CN115884491A - 连接结构及其制作方法 - Google Patents
连接结构及其制作方法 Download PDFInfo
- Publication number
- CN115884491A CN115884491A CN202110909975.6A CN202110909975A CN115884491A CN 115884491 A CN115884491 A CN 115884491A CN 202110909975 A CN202110909975 A CN 202110909975A CN 115884491 A CN115884491 A CN 115884491A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- groove
- copper foil
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 153
- 229910052802 copper Inorganic materials 0.000 claims abstract description 63
- 239000010949 copper Substances 0.000 claims abstract description 63
- 230000008054 signal transmission Effects 0.000 claims abstract description 61
- 238000007747 plating Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000009713 electroplating Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000011889 copper foil Substances 0.000 claims description 90
- 230000005540 biological transmission Effects 0.000 claims description 64
- 229910000679 solder Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 310
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- -1 polypropylene Polymers 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000004721 Polyphenylene oxide Substances 0.000 description 4
- 239000004743 Polypropylene Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920006380 polyphenylene oxide Polymers 0.000 description 4
- 229920001155 polypropylene Polymers 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Abstract
本申请提出一种具有信号导通的连接结构的制作方法，包括以下步骤：提供覆铜基板，所述覆铜基板中设有第一通孔；在所述第一通孔的内壁上电镀以形成接地层；在所述第一通孔中填充第一材料以形成第一填充层，并使所述第一填充层相对的两表面分别与所述第一镀铜层和所述第二镀铜层齐平；在所述第一填充层中开设第二通孔，且所述第二通孔与所述第一通孔同轴设置；在所述第二通孔的内壁上电镀以形成信号传输层；以及在所述信号传输层上分别连接第一待连接件和第二待连接件，从而得到所述连接结构。本申请制作的连接结构具有较高阻抗匹配性且信号泄漏风险较小。本申请还提供一种由所述方法制备的连接结构。
Description
技术领域
本申请涉及信号传输技术领域，尤其涉及一种具有信号导通的连接结构及其制作方法。
背景技术
连接器(interposer)是用来连接和固定两个待连接件的电子器件，使两个待连接件之间通过该连接器实现信号的传输。然而，传统连接器中的信号传输线的阻抗值易变化，且阻抗的连续性较差，降低该连接器与两个待连接件之间的阻抗匹配性。此外，在两个待连接件通过该连接器传输信号的过程中，信号存在泄漏的风险。
发明内容
有鉴于此，本申请提供一种具有较高阻抗匹配性且信号泄漏风险较小的连接结构的制作方法。
另，还有必要提供一种上述制作方法制作的连接结构。
本申请一实施例提供一种具有信号导通的连接结构的制作方法，包括以下步骤：
提供覆铜基板，所述覆铜基板包括第一绝缘层以及分别设于所述第一绝缘层相对两表面上的第一铜箔层以及第二铜箔层，所述覆铜基板中设有第一通孔；
在所述第一铜箔层、所述第二铜箔层和所述第一通孔的内壁上电镀以分别形成第一镀铜层、第二镀铜层和接地层；
在所述第一通孔中填充第一材料以形成第一填充层，并使所述第一填充层相对的两表面分别与所述第一镀铜层和所述第二镀铜层齐平；
在所述第一镀铜层上依次形成第二绝缘层和第三铜箔层，以及在所述第二镀铜层上依次形成第三绝缘层和第四铜箔层，得到线路基板；
在所述线路基板中开设第二通孔，其中，所述第二通孔贯穿所述第一填充层，且所述第二通孔与所述第一通孔同轴设置；
在所述第三铜箔层、所述第四铜箔层和所述第二通孔的内壁上电镀以分别形成第三镀铜层、第四镀铜层和信号传输层；
在所述第二通孔中填充第二材料以形成第二填充层，得到中间体；
在所述中间体中开设第一凹槽以及第二凹槽，其中，所述第一凹槽依次贯穿所述第三镀铜层、所述第三铜箔层和所述第二绝缘层，且所述第一凹槽的底部对应所述信号传输层和所述第二填充层，所述第二凹槽依次贯穿所述第四镀铜层、所述第四铜箔层和所述第三绝缘层，且所述第二凹槽的底部对应所述信号传输层和所述第二填充层；
在所述第一凹槽的底部和所述第二凹槽的底部上分别形成第一传输垫和第二传输垫；以及
在所述第一传输垫和所述第二传输垫上分别连接第一待连接件和第二待连接件，从而得到所述连接结构。
本申请一实施例还提供一种具有信号导通的连接结构，包括：
覆铜基板，所述覆铜基板包括第一绝缘层以及分别设于所述第一绝缘层相对两表面上的第一铜箔层以及第二铜箔层，所述覆铜基板中设有第一通孔；
第一镀铜层、第二镀铜层和接地层，分别位于所述第一铜箔层、所述第二铜箔层和所述第一通孔的内壁上；
第一填充层，位于所述第一通孔中，且所述第一填充层相对的两表面分别与所述第一镀铜层和所述第二镀铜层齐平，所述第一填充层中开设有第二通孔，且所述第二通孔与所述第一通孔同轴设置；
第二绝缘层和第三铜箔层，依次位于所述第一镀铜层上；
第三绝缘层和第四铜箔层，依次位于所述第二镀铜层上；
第三镀铜层、第四镀铜层和信号传输层，分别位于所述第三铜箔层、所述第四铜箔层和所述第二通孔的内壁上；
第二填充层，位于所述第二通孔中；
其中，所述连接结构中开设有第一凹槽以及第二凹槽，其中，所述第一凹槽依次贯穿所述第三镀铜层、所述第三铜箔层和所述第二绝缘层，且所述第一凹槽的底部对应所述信号传输层和所述第二填充层，所述第二凹槽依次贯穿所述第四镀铜层、所述第四铜箔层和所述第三绝缘层，且所述第二凹槽的底部对应所述信号传输层和所述第二填充层，所述第一凹槽的底部和所述第二凹槽的底部上分别设有第一传输垫和第二传输垫；以及
第一待连接件和第二待连接件，分别与所述第一传输垫和所述第二传输垫连接。
本申请在所述第一通孔的内壁上形成所述接地层，在所述第二通孔的内壁上形成所述信号传输层，并在沿所述第一绝缘层厚度的方向上，使得所述信号传输层和所述接地层的长度相等，以使所述信号传输层处于同一环境下，以避免所述信号传输层的阻抗值发生变化，并保证了所述信号传输层阻抗的连续性，从而提高了所述信号传输层与所述第一待连接件以及所述第二待连接件之间的阻抗匹配性。另外，本申请将所述接地层“包裹”所述信号传输层，并使所述信号传输层和所述接地层的长度相等，增加了所述信号传输层与外界的隔离度，减少了信号在传输过程中的泄露，并降低了传输损耗。
附图说明
图1是本申请一实施例提供的覆铜基板的结构示意图。
图2是在图1所示的覆铜基板中开设第一通孔后的结构示意图。
图3是在图2所示的第一铜箔层、第二铜箔层和第一通孔的内壁上分别形成第一镀铜层、第二镀铜层和接地层后的结构示意图。
图4是在图3所示的第一通孔中形成第一填充层后的结构示意图。
图5是在图4所示的第一镀铜层上依次形成第二绝缘层和第三铜箔层，以及在第二镀铜层上依次形成第三绝缘层和第四铜箔层后的结构示意图。
图6是在图5所示的线路基板中开设第二通孔后的结构示意图。
图7是在图6所示的第三铜箔层、第四铜箔层和第二通孔的内壁上分别形成第三镀铜层、第四镀铜层和信号传输层后的结构示意图。
图8是在图7所示的第二通孔中形成第二填充层后的结构示意图。
图9是在图8所示的中间体中开设第一凹槽以及第二凹槽后的结构示意图。
图10是在图9所示的第一凹槽的内壁以及第一凹槽的底部上形成第一金属层，以及在第二凹槽的内壁以及第二凹槽的底部上形成第二金属层后的结构示意图。
图11是将图10所示的第一金属层以及第二金属层蚀刻后的结构示意图。
图12是在图11所示的第一连接垫和第二连接垫上分别连接第一待连接件和第二待连接件后得到的连接结构的结构示意图。
主要元件符号说明
连接结构 100
覆铜基板 10
第一绝缘层 101
第一铜箔层 102
第二铜箔层 103
第一通孔 11
接地层 22
第一镀铜层 20
第二镀铜层 21
第一填充层 30
第二绝缘层 40
第三绝缘层 41
第三铜箔层 50
第四铜箔层 51
线路基板 52
第二通孔 521
第三镀铜层 60
第四镀铜层 61
信号传输层 62
第二填充层 70
中间体 71
第一凹槽 711
第二凹槽 712
第一金属层 72
第二金属层 73
第一传输垫 74
第二传输垫 75
第一锡球 76
第二锡球 77
第一待连接件 80
第一线路板 801
第一焊垫 802
第一保护层 803
第一开口 8031
第二待连接件 90
第二线路板 901
第二焊垫 902
第二保护层 903
第二开口 9031
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
为能进一步阐述本申请达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本申请作出如下详细说明。
本申请一实施例提供一种具有信号导通的连接结构的制作方法，包括如下步骤：
步骤S11，请参阅图1，提供覆铜基板10。
在一实施例中，所述覆铜基板10包括第一绝缘层101以及分别设于所述第一绝缘层101相对两表面上的第一铜箔层102和第二铜箔层103。
所述第一绝缘层101的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、液晶高分子聚合物(Liquid Crystal Polymer，LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。在本实施例中，所述第一绝缘层101的材质为聚酰亚胺。
步骤S12，请参阅图2，在所述覆铜基板10中开设第一通孔11。
其中，所述第一通孔11依次贯穿所述第一铜箔层102、所述第一绝缘层101以及所述第二铜箔层103。
在一实施例中，所述第一通孔11可通过激光钻孔的方式形成。
步骤S13，请参阅图3，在所述第一铜箔层102、所述第二铜箔层103和所述第一通孔11的内壁上电镀以分别形成第一镀铜层20、第二镀铜层21和接地层22。
步骤S14，请参阅图4，在具有所述接地层22的所述第一通孔11中填充第一材料以形成第一填充层30，并使所述第一填充层30相对的两表面分别与所述第一镀铜层20和所述第二镀铜层21齐平。
具体地，在所述第一通孔11中填充所述第一材料后研磨，以使所述第一填充层30相对的两表面分别与所述第一镀铜层20和所述第二镀铜层21齐平。
其中，所述第一材料为绝缘材料。即所述第一填充层30的材质为绝缘材料。具体地，所述绝缘材料可为聚乙烯。
步骤S15，请参阅图5，在所述第一镀铜层20上依次形成第二绝缘层40和第三铜箔层50，以及在所述第二镀铜层21上依次形成第三绝缘层41和第四铜箔层51，得到线路基板52。
在本实施例中，所述第二绝缘层40和所述第三绝缘层41的材质均可与所述第一绝缘层101的材质相同，具体可参照所述第一绝缘层101的材质，在此不再详述。
步骤S16，请参阅图6，在所述线路基板52中开设第二通孔521。
其中，所述第二通孔521与所述第一通孔11同轴设置。在本实施例中，所述第二通孔521依次贯穿所述第三铜箔层50、所述第二绝缘层40、所述第一填充层30、所述第三绝缘层41以及所述第四铜箔层51。
其中，所述第二通孔521的内径小于所述第一通孔11的内径。
在一实施例中，所述第二通孔521可通过激光钻孔的方式形成。
步骤S17，请参阅图7，在所述第三铜箔层50、所述第四铜箔层51和所述第二通孔521的内壁上电镀以分别形成第三镀铜层60、第四镀铜层61和信号传输层62。
步骤S18，请参阅图8，在具有所述信号传输层62的所述第二通孔521中填充第二材料以形成第二填充层70，得到中间体71。
具体地，在所述第二通孔521中填充所述第二材料后研磨，以使所述第二填充层70相对的两表面分别与所述第三镀铜层60和所述第四镀铜层61齐平。
其中，所述第二材料为绝缘材料或导电材料。即所述第二填充层70的材质为绝缘材料或导电材料。
步骤S19，请参阅图9，在所述中间体71中开设第一凹槽711以及第二凹槽712。
在本实施例中，所述第一凹槽711依次贯穿所述第三镀铜层60、所述第三铜箔层50和所述第二绝缘层40，且所述第一凹槽711的底部对应所述第一填充层30、所述信号传输层62和所述第二填充层70，所述第二凹槽712依次贯穿所述第四镀铜层61、所述第四铜箔层51和所述第三绝缘层41，且所述第二凹槽712的底部对应所述信号传输层62和所述第二填充层70。具体地，所述第一凹槽711的底部与所述第一镀铜层20远离所述第一铜箔层102的表面齐平，所述第二凹槽712底部与所述第二镀铜层21远离所述第二铜箔层103的表面齐平。如图9所示，所述信号传输层62的一端暴露于所述第一凹槽711，所述信号传输层62的另一端暴露于所述第二凹槽712。
可以理解，在沿所述第一绝缘层101厚度的方向上，使得所述信号传输层62和所述接地层22的长度相等。
在一实施例中，所述第一凹槽711和所述第二凹槽712均可通过控深钻孔的方式形成。
步骤S20，请参阅图10，在所述第一凹槽711的内壁以及所述第一凹槽711的底部上电镀以形成第一金属层72，以及在所述第二凹槽712的内壁以及所述第二凹槽712的底部上电镀以形成第二金属层73。
步骤S21，请参阅图11，蚀刻所述第一金属层72以形成第一传输垫74，以及蚀刻所述第二金属层73以形成第二传输垫75。
具体地，蚀刻所述第一凹槽711内壁上的所述第一金属层72和部分所述第一凹槽711底部上的所述第一金属层72，以形成所述第一传输垫74，以及蚀刻所述第二凹槽712内壁上的所述第二金属层73和部分所述第二凹槽712底部上的所述第二金属层73，以形成所述第二传输垫75。
其中，所述第一传输垫74和所述第二传输垫75分别位于所述第一凹槽711和所述第二凹槽712的底部，且所述第一传输垫74和所述第二传输垫75均和所述信号传输层62电性连接。
步骤S22，请参阅图12，提供第一待连接件80和第二待连接件90，并将所述第一待连接件80通过第一锡球76与所述第一传输垫74电性连接，以及将所述第二待连接件90通过第二锡球77与所述第二传输垫75电性连接，从而得到所述连接结构100。
其中，所述第一待连接件80将信号依次经过所述第一传输垫74、所述信号传输层62以及所述第二传输垫75传输到所述第二待连接件90，从而实现所述连接结构100信号的内部传输。
其中，在连接所述第一待连接件80和所述第二待连接件90时，所述第一凹槽711以及所述第二凹槽712分别增加了所述第一锡球76和所述第二锡球77的植入空间，避免所述第一锡球76和所述第二锡球77压扁以及外溢等不良现象。
在一实施例中，所述第一待连接件80可为线路板、芯片或者电子元件。在本实施例中，所述第一待连接件80为线路板。具体地，所述第一待连接件80包括第一线路板801、第一焊垫802以及第一保护层803。其中，所述第一焊垫802和所述第一保护层803均设于所述第一线路板801上。所述第一保护层803中设有第一开口8031，且所述第一焊垫802还设于所述第一开口8031中。其中，所述第一焊垫802通过所述第一锡球76与所述第一传输垫74电性连接，从而使得所述第一待连接件80与所述第一传输垫74电性连接。其中，所述信号传输层62通过所述第一锡球76和所述第一焊垫802与所述第一线路板801电性连接。其中，所述第一线路板801可为单层线路板或多层线路板。
在一实施例中，所述第二待连接件90可为线路板、芯片或者电子元件。在本实施例中，所述第二待连接件90为线路板。具体地，所述第二待连接件90包括第二线路板901、第二焊垫902以及第二保护层903。其中，所述第二焊垫902和所述第二保护层903均设于所述第二线路板901上。所述第二保护层903中设有第二开口9031，且所述第二焊垫902还设于所述第二开口9031中。其中，所述第二焊垫902通过所述第二锡球77与所述第二传输垫75电性连接，从而使得所述第二待连接件90与所述第二传输垫75电性连接。其中，所述信号传输层62通过所述第二锡球77和所述第二焊垫902与所述第二线路板901电性连接。其中，所述第二线路板901可为单层线路板或多层线路板。
请参阅图12，本申请一实施例还提供一种具有信号导通的连接结构100，所述连接结构100包括覆铜基板10、第一镀铜层20、第二镀铜层21、接地层22、第一填充层30、第二绝缘层40、第三铜箔层50、第三绝缘层41、第四铜箔层51、第三镀铜层60、第四镀铜层61、信号传输层62、第二填充层70、第一待连接件80和第二待连接件90。
在一实施例中，所述覆铜基板10包括第一绝缘层101以及分别设于所述第一绝缘层101相对两表面上的第一铜箔层102和第二铜箔层103。
所述第一绝缘层101的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、液晶高分子聚合物(Liquid Crystal Polymer，LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。在本实施例中，所述第一绝缘层101的材质为聚酰亚胺。
所述覆铜基板10中开设有第一通孔11。其中，所述第一通孔11依次贯穿所述第一铜箔层102、所述第一绝缘层101以及所述第二铜箔层103。
所述第一镀铜层20、所述第二镀铜层21和所述接地层22分别位于所述第一铜箔层102、所述第二铜箔层103和所述第一通孔11的内壁上。
所述第一填充层30位于具有所述接地层22的所述第一通孔11中，且所述第一填充层30相对的两表面分别与所述第一镀铜层20和所述第二镀铜层21齐平。其中，所述第一填充层30的材质为绝缘材料。具体地，所述绝缘材料可为聚乙烯。
所述第一填充层30中开设有第二通孔521。其中，所述第二通孔521与所述第一通孔11同轴设置。其中，所述第二通孔521的内径小于所述第一通孔11的内径。
所述第二绝缘层40和所述第三铜箔层50依次位于所述第一镀铜层20上，所述第三绝缘层41和所述第四铜箔层51依次位于所述第二镀铜层21上。在本实施例中，所述第二绝缘层40和所述第三绝缘层41的材质均可与所述第一绝缘层101的材质相同，具体可参照所述第一绝缘层101的材质，在此不再详述。
所述第三镀铜层60、所述第四镀铜层61和所述信号传输层62分别位于所述第三铜箔层50、所述第四铜箔层51和所述第二通孔521的内壁上。
所述第二填充层70位于具有所述信号传输层62的所述第二通孔521中。其中，所述第二填充层70为绝缘材料或导电材料。即所述第二填充层70的材质为绝缘材料或导电材料。
所述连接结构100中开设有第一凹槽711以及第二凹槽712。在本实施例中，所述第一凹槽711依次贯穿所述第三镀铜层60、所述第三铜箔层50和所述第二绝缘层40，且所述第一凹槽711的底部对应所述第一填充层30、所述信号传输层62和所述第二填充层70，所述第二凹槽712依次贯穿所述第四镀铜层61、所述第四铜箔层51和所述第三绝缘层41，且所述第二凹槽712的底部对应所述信号传输层62和所述第二填充层70。具体地，所述第一凹槽711的底部与所述第一镀铜层20远离所述第一铜箔层102的表面齐平，所述第二凹槽712底部与所述第二镀铜层21远离所述第二铜箔层103的表面齐平。如图9所示，所述信号传输层62的一端暴露于所述第一凹槽711，所述信号传输层62的另一端暴露于所述第二凹槽712。
可以理解，在沿所述第一绝缘层101厚度的方向上，使得所述信号传输层62和所述接地层22的长度相等。
其中，所述第一凹槽711的底部和所述第二凹槽712的底部上分别设有第一传输垫74和第二传输垫75，且所述第一传输垫74和所述第二传输垫75均和所述信号传输层62电性连接。
所述第一待连接件80通过第一锡球76与所述第一传输垫74电性连接，所述第二待连接件90通过第二锡球77与所述第二传输垫75电性连接。
其中，所述第一待连接件80将信号依次经过所述第一传输垫74、所述信号传输层62以及所述第二传输垫75传输到所述第二待连接件90，从而实现所述连接结构100信号的内部传输。
其中，在连接所述第一待连接件80和所述第二待连接件90时，所述第一凹槽711以及所述第二凹槽712分别增加了所述第一锡球76和所述第二锡球77的植入空间，避免所述第一锡球76和所述第二锡球77压扁以及外溢等不良现象。
在一实施例中，所述第一待连接件80可为线路板、芯片或者电子元件。在本实施例中，所述第一待连接件80为线路板。具体地，所述第一待连接件80包括第一线路板801、第一焊垫802以及第一保护层803。其中，所述第一焊垫802和所述第一保护层803均设于所述第一线路板801上。所述第一保护层803中设有第一开口8031，且所述第一焊垫802还设于所述第一开口8031中。其中，所述第一焊垫802通过所述第一锡球76与所述第一传输垫74电性连接，从而使得所述第一待连接件80与所述第一传输垫74电性连接。其中，所述信号传输层62通过所述第一锡球76和所述第一焊垫802与所述第一线路板801电性连接。其中，所述第一线路板801可为单层线路板或多层线路板。
在一实施例中，所述第二待连接件90可为线路板、芯片或者电子元件。在本实施例中，所述第二待连接件90为线路板。具体地，所述第二待连接件90包括第二线路板901、第二焊垫902以及第二保护层903。其中，所述第二焊垫902和所述第二保护层903均设于所述第二线路板901上。所述第二保护层903中设有第二开口9031，且所述第二焊垫902还设于所述第二开口9031中。其中，所述第二焊垫902通过所述第二锡球77与所述第二传输垫75电性连接，从而使得所述第二待连接件90与所述第二传输垫75电性连接。其中，所述信号传输层62通过所述第二锡球77和所述第二焊垫902与所述第二线路板901电性连接。其中，所述第二线路板901可为单层线路板或多层线路板。
本申请在所述第一通孔11的内壁上形成所述接地层22，在所述第二通孔521的内壁上形成所述信号传输层62，并在沿所述第一绝缘层101厚度的方向上，使得所述信号传输层62和所述接地层22的长度相等，以使所述信号传输层62处于同一环境下，以避免所述信号传输层62的阻抗值发生变化，并保证了所述信号传输层62阻抗的连续性，从而提高了所述信号传输层62与所述第一待连接件80以及所述第二待连接件90之间的阻抗匹配性。另外，本申请将所述接地层22“包裹”所述信号传输层62，并使所述信号传输层62和所述接地层22的长度相等，增加了所述信号传输层62与外界的隔离度，减少了信号在传输过程中的泄露，并降低了传输损耗。
以上说明仅仅是对本申请一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。
Claims (10)
1.一种具有信号导通的连接结构的制作方法，其特征在于，包括以下步骤：
提供覆铜基板，所述覆铜基板包括第一绝缘层以及分别设于所述第一绝缘层相对两表面上的第一铜箔层以及第二铜箔层，所述覆铜基板中设有第一通孔；
在所述第一铜箔层、所述第二铜箔层和所述第一通孔的内壁上电镀以分别形成第一镀铜层、第二镀铜层和接地层；
在所述第一通孔中填充第一材料以形成第一填充层，并使所述第一填充层相对的两表面分别与所述第一镀铜层和所述第二镀铜层齐平；
在所述第一镀铜层上依次形成第二绝缘层和第三铜箔层，以及在所述第二镀铜层上依次形成第三绝缘层和第四铜箔层，得到线路基板；
在所述线路基板中开设第二通孔，其中，所述第二通孔贯穿所述第一填充层，且所述第二通孔与所述第一通孔同轴设置；
在所述第三铜箔层、所述第四铜箔层和所述第二通孔的内壁上电镀以分别形成第三镀铜层、第四镀铜层和信号传输层；
在所述第二通孔中填充第二材料以形成第二填充层，得到中间体；
在所述中间体中开设第一凹槽以及第二凹槽，其中，所述第一凹槽依次贯穿所述第三镀铜层、所述第三铜箔层和所述第二绝缘层，且所述第一凹槽的底部对应所述信号传输层和所述第二填充层，所述第二凹槽依次贯穿所述第四镀铜层、所述第四铜箔层和所述第三绝缘层，且所述第二凹槽的底部对应所述信号传输层和所述第二填充层；
在所述第一凹槽的底部和所述第二凹槽的底部上分别形成第一传输垫和第二传输垫；以及
在所述第一传输垫和所述第二传输垫上分别连接第一待连接件和第二待连接件，从而得到所述连接结构。
2.如权利要求1所述的连接结构的制作方法，其特征在于，在所述第一传输垫和所述第二传输垫上分别连接第一待连接件和第二待连接件的步骤包括：
在所述第一传输垫上形成第一锡球；以及
在所述第二传输垫上形成第二锡球；
其中，所述第一待连接件通过所述第一锡球与所述第一传输垫连接，所述第二待连接件通过所述第二锡球与所述第二传输垫连接。
3.如权利要求1所述的连接结构的制作方法，其特征在于，所述第一待连接件为线路板、芯片或者电子元件，所述第二待连接件为线路板、芯片或者电子元件。
4.如权利要求1所述的连接结构的制作方法，其特征在于，在所述第一凹槽的底部和所述第二凹槽的底部上分别形成第一传输垫和第二传输垫的步骤包括：
在所述第一凹槽的内壁以及所述第一凹槽的底部上电镀以形成第一金属层；
在所述第二凹槽的内壁以及所述第二凹槽的底部上电镀以形成第二金属层；
蚀刻所述第一金属层以形成所述第一传输垫；以及
蚀刻所述第二金属层以形成所述第二传输垫。
5.如权利要求1所述的连接结构的制作方法，其特征在于，所述第一材料为绝缘材料，所述第二材料为绝缘材料或导电材料。
6.一种具有信号导通的连接结构，其特征在于，包括：
覆铜基板，所述覆铜基板包括第一绝缘层以及分别设于所述第一绝缘层相对两表面上的第一铜箔层以及第二铜箔层，所述覆铜基板中设有第一通孔；
第一镀铜层、第二镀铜层和接地层，分别位于所述第一铜箔层、所述第二铜箔层和所述第一通孔的内壁上；
第一填充层，位于所述第一通孔中，且所述第一填充层相对的两表面分别与所述第一镀铜层和所述第二镀铜层齐平，所述第一填充层中开设有第二通孔，且所述第二通孔与所述第一通孔同轴设置；
第二绝缘层和第三铜箔层，依次位于所述第一镀铜层上；
第三绝缘层和第四铜箔层，依次位于所述第二镀铜层上；
第三镀铜层、第四镀铜层和信号传输层，分别位于所述第三铜箔层、所述第四铜箔层和所述第二通孔的内壁上；
第二填充层，位于所述第二通孔中；
其中，所述连接结构中开设有第一凹槽以及第二凹槽，其中，所述第一凹槽依次贯穿所述第三镀铜层、所述第三铜箔层和所述第二绝缘层，且所述第一凹槽的底部对应所述信号传输层和所述第二填充层，所述第二凹槽依次贯穿所述第四镀铜层、所述第四铜箔层和所述第三绝缘层，且所述第二凹槽的底部对应所述信号传输层和所述第二填充层，所述第一凹槽的底部和所述第二凹槽的底部上分别设有第一传输垫和第二传输垫；以及
第一待连接件和第二待连接件，分别与所述第一传输垫和所述第二传输垫连接。
7.如权利要求6所述的连接结构，其特征在于，还包括：
第一锡球，位于所述第一传输垫上；以及
第二锡球，位于所述第二传输垫上；
其中，所述第一锡球用于连接所述第一待连接件与所述第一传输垫，所述第二锡球用于连接所述第二待连接件与所述第二传输垫。
8.如权利要求7所述的连接结构，其特征在于，所述第一待连接件包括第一线路板、第一焊垫以及第一保护层，所述第一焊垫和所述第一保护层均设于所述第一线路板上，所述第一保护层中设有第一开口，且所述第一焊垫还设于所述第一开口中，所述第一焊垫通过所述第一锡球与所述第一传输垫电性连接。
9.如权利要求6所述的连接结构，其特征在于，所述第一待连接件为线路板、芯片或者电子元件，所述第二待连接件为线路板、芯片或者电子元件。
10.如权利要求6所述的连接结构，其特征在于，所述第一填充层的材质为绝缘材料，所述第二填充层的材质为绝缘材料或导电材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110909975.6A CN115884491A (zh) | 2021-08-09 | 2021-08-09 | 连接结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110909975.6A CN115884491A (zh) | 2021-08-09 | 2021-08-09 | 连接结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115884491A true CN115884491A (zh) | 2023-03-31 |
Family
ID=85762150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110909975.6A Pending CN115884491A (zh) | 2021-08-09 | 2021-08-09 | 连接结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115884491A (zh) |
-
2021
- 2021-08-09 CN CN202110909975.6A patent/CN115884491A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7033934B2 (en) | Method of production of semiconductor package | |
| US7280372B2 (en) | Stair step printed circuit board structures for high speed signal transmissions | |
| US11800636B2 (en) | Electronic substrate having differential coaxial vias | |
| EP3442314A1 (en) | Ic package | |
| WO2004094314A2 (en) | Conductor-within-a-via microwave launch | |
| US20120180312A1 (en) | Core via for chip package and interconnect | |
| US20060273816A1 (en) | Circuit board having a reverse build-up structure | |
| US10187971B2 (en) | Wiring board and method of manufacturing wiring board | |
| CN109803481B (zh) | 多层印刷电路板及制作多层印刷电路板的方法 | |
| US20200367357A1 (en) | Flat-wire copper vertical launch microwave interconnection method | |
| US11457529B2 (en) | Circuit board, apparatus and method for forming via hole structure | |
| CN115884491A (zh) | 连接结构及其制作方法 | |
| US20220232695A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
| CN218450661U (zh) | 电路板、封装结构及电子设备 | |
| CN110831318A (zh) | 一种pcb板及电子设备 | |
| CN115708396A (zh) | 电路板及其制作方法与电子装置 | |
| CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
| CN111132469B (zh) | 微波基板与同轴连接器互联设计方法及互联设备 | |
| CN114828384A (zh) | 电路板及其制作方法与电子装置 | |
| TWI835074B (zh) | 電路板及其製作方法與電子裝置 | |
| WO2008103752A1 (en) | High-speed memory package | |
| US11895773B2 (en) | Circuit board structure | |
| US11818833B2 (en) | Circuit board structure | |
| US11737206B2 (en) | Circuit board structure | |
| US11785707B2 (en) | Circuit board and manufacturing method thereof and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |