CN115881778A - 横向双扩散场效应晶体管、制作方法、芯片及电路 - Google Patents
横向双扩散场效应晶体管、制作方法、芯片及电路 Download PDFInfo
- Publication number
- CN115881778A CN115881778A CN202310056870.XA CN202310056870A CN115881778A CN 115881778 A CN115881778 A CN 115881778A CN 202310056870 A CN202310056870 A CN 202310056870A CN 115881778 A CN115881778 A CN 115881778A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- extension
- drift
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路,涉及半导体技术领域。晶体管包括:衬底;阱区,形成于衬底;体区和漂移区,形成于阱区;漂移延伸区,形成于漂移区的上表面,漂移延伸区包括第一延伸层和层叠设置于第一延伸层之上的第二延伸层,第一延伸层与第二延伸层具有不同的导电类型,第一延伸层与漂移区具有相同的导电类型;氧化介质层,形成于漂移区的上表面,位于漂移延伸区的两侧;栅极,形成于体区上;源极,形成于体区;漏极,形成于漂移区。通过本发明提供的晶体管,能够改善晶体管的自热效应,避免载流子迁移率下降,降低热载流子效应,提高击穿电压,提高器件性能和可靠性。
Description
技术领域
本发明涉及半导体技术领域,具体地,涉及一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路。
背景技术
横向双扩散场效应晶体管(LateralDouble-Diffused MOSFET,LDMOS)作为一种横向功率器件,其电极均位于器件表面,易于通过内部连接实现与低压信号电路以及其它器件的单片集成,同时又具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点,如今已被广泛应用于功率集成电路中,尤其是低功耗和高频电路。
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高的集成度的方向发展,为了缩小芯片尺寸,横向双扩散场效应晶体管的尺寸做的越来越小,带来的结果就是晶体管的击穿电压减小,而且载流子通过漂移区时,都是沿着漂移区的表面流通,漂移区热量也不易发散,容易引起横向双扩散场效应晶体管的负阻效应,降低了器件的可靠性。
发明内容
针对现有技术中容易引起横向双扩散场效应晶体管的负阻效应,且热电子效应强,器件可靠性低的技术问题,本发明提供了一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路,采用该方法制备出的横向双扩散场效应晶体管能够改善晶体管的自热效应,避免载流子迁移率下降,降低热载流子效应,提高击穿电压,提高器件性能和可靠性。
为实现上述目的,本发明一方面提供一种横向双扩散场效应晶体管,包括:衬底;阱区,形成于所述衬底;体区和漂移区,形成于所述阱区;漂移延伸区,形成于所述漂移区的上表面,所述漂移延伸区包括第一延伸层和层叠设置于所述第一延伸层之上的第二延伸层,所述第一延伸层与所述第二延伸层具有不同的导电类型,所述第一延伸层与所述漂移区具有相同的导电类型;氧化介质层,形成于所述漂移区的上表面,位于漂移延伸区的两侧;栅极,形成于所述体区上;源极,形成于所述体区;漏极,形成于所述漂移区。
进一步地,所述横向双扩散场效应晶体管还包括:调节层,形成于所述第二延伸层上,所述调节层与所述第二延伸层具有相同的导电类型,且所述调节层为离子重掺杂。
进一步地,所述横向双扩散场效应晶体管还包括:多晶硅层,形成于所述氧化介质层上,所述多晶硅层与所述氧化介质层构成场板。
进一步地,所述第一延伸层的掺杂浓度大于所述漂移区的掺杂浓度。
进一步地,所述横向双扩散场效应晶体管还包括:浅槽隔离,形成于所述漂移区与所述阱区之间,以及所述阱区与所述衬底之间。
进一步地,所述横向双扩散场效应晶体管还包括:保护环,分别形成于所述衬底、所述阱区和所述体区。
本发明第二方面提供一种横向双扩散场效应晶体管制作方法,所述横向双扩散场效应晶体管制作方法包括:提供衬底;在所述衬底形成阱区;在所述阱区形成体区和漂移区;在所述漂移区的上表面形成漂移延伸区,所述漂移延伸区包括第一延伸层和层叠设置于第一延伸层之上的第二延伸层,所述第一延伸层与所述第二延伸层具有不同的导电类型,所述第一延伸层与所述漂移区具有相同的导电类型;在所述漂移区的上表面形成氧化介质层,所述氧化介质层位于所述漂移延伸区的两侧;在所述体区上形成栅极;在所述体区上形成源极,并且在所述漂移区上形成漏极。
进一步地,所述方法还包括:在所述第二延伸层上形成调节层,所述调节层与所述第二延伸层具有相同的导电类型,且所述调节层为离子重掺杂。
进一步地,所述方法还包括:在所述氧化介质层上形成多晶硅层,所述多晶硅层与所述氧化介质层构成场板。
进一步地,所述第一延伸层的掺杂浓度大于所述漂移区的掺杂浓度。
进一步地,所述方法还包括:在所述漂移区与所述阱区之间以及在所述阱区与所述衬底之间形成浅槽隔离。
进一步地,所述方法还包括:在所述衬底、所述阱区和所述体区形成保护环。
本发明第三方面提供一种芯片,该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路,该电路包括上文所述的横向双扩散场效应晶体管。
通过本发明提供的技术方案,本发明至少具有如下技术效果:
本发明的横向双扩散场效应晶体管包括一衬底,阱区形成于衬底,体区和漂移区形成于阱区,漂移延伸区形成于漂移区的上表面,漂移延伸区包括第一延伸层和层叠设置于第一延伸层之上的第二延伸层,第一延伸层与第二延伸层具有不同的导电类型,第一延伸层与漂移区具有相同的导电类型,氧化介质层形成于漂移区的上表面,且位于漂移延伸区的两侧,栅极形成于体区上,源极形成于体区,漏极形成于漂移区。通过本发明提供的横向双扩散场效应晶体管,漂移延伸区扩大了漂移区的纵向面积,有利于漂移区散热,第一延伸层能够分担漂移区的一部分载流子,降低漂移区表面的载流子浓度,从而减轻漂移区表面载流子的聚集,改善自热效应,避免载流子迁移率下降,降低热载流子效应,提高器件的性能和可靠性;第一延伸层和第二延伸层形成反向PN结,能够承担一部分漏极电压,提高击穿电压。
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明实施例,但并不构成对本发明实施例的限制。在附图中:
图1为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的衬底的结构示意图;
图2为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的体区、漂移区和阱区的结构示意图;
图3为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的浅槽隔离的结构示意图;
图4为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的二氧化硅的结构示意图;
图5为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的第一延伸层和第二延伸层的结构示意图;
图6为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的氧化介质层的结构示意图;
图7为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的栅极和多晶硅层的结构示意图;
图8为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的横向双扩散场效应晶体管的结构示意图;
图9为本发明实施例提供的横向双扩散场效应晶体管制作方法的流程图。
附图标记说明
1-衬底;2-阱区;3-体区;4-漂移区;5-浅槽隔离;6-第一延伸层;7-第二延伸层;8-氧化介质层;9-栅极;10-多晶硅层;11-源极;12-漏极;13-保护环;14-调节层。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明实施例,并不用于限制本发明实施例。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
在本发明中,在未作相反说明的情况下,使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的或者是针对竖直、垂直或重力方向上而言的各部件相互位置关系描述用词。
下面将参考附图并结合实施例来详细说明本发明。
请参考图8,本发明实施例第一方面提供一种横向双扩散场效应晶体管,所述横向双扩散场效应晶体管包括:衬底1;阱区2,形成于所述衬底1;体区3和漂移区4,形成于所述阱区2;漂移延伸区,形成于所述漂移区4的上表面,所述漂移延伸区包括第一延伸层6和层叠设置于所述第一延伸层6之上的第二延伸层7,所述第一延伸层6与所述第二延伸层7具有不同的导电类型,所述第一延伸层6与所述漂移区4具有相同的导电类型;氧化介质层8,形成于所述漂移区4的上表面,位于漂移延伸区的两侧;栅极9,形成于所述体区3上;源极11,形成于所述体区3;漏极12,形成于所述漂移区4。
具体地,本发明实施方式中,横向双扩散场效应晶体管包括衬底1,衬底1为硅衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底其中的一种。在本实施例中,衬底1为硅衬底。本领域的技术人员可以根据待形成的半导体器件性能选择衬底的类型,因此衬底的类型不应过分限制本发明的保护范围。
阱区2形成于衬底1,体区3和漂移区4形成于阱区2。漂移延伸区形成于漂移区4的上表面,漂移延伸区包括第一延伸层6和层叠设置于第一延伸层6之上的第二延伸层7,第一延伸层6与第二延伸层7具有不同的导电类型,第一延伸层6与漂移区4具有相同的导电类型。具有不同导电类型的第一延伸层6与第二延伸层7能够形成反向PN结,承担一部分漏极电压,提高击穿电压。漂移延伸区在纵向方向增加了漂移区4的面积,有利于漂移区4散热,且载流子进入漂移区4之后,有一部分载流子能够进入第一延伸层6,减少漂移区4表面的载流子浓度,从而减轻漂移区4表面载流子的聚集,改善自热效应,避免载流子迁移率下降,降低热载流子效应,提高器件的性能和可靠性。氧化介质层8形成于漂移区4的上表面,且位于漂移延伸区的两侧,起隔离作用。栅极9形成于体区3上,源极11形成于体区3,漏极12形成于漂移区4。
根据本发明提供的横向双扩散场效应晶体管,能够改善晶体管的自热效应,避免载流子迁移率下降,降低热载流子效应,提高击穿电压,提高器件性能和可靠性。
进一步地,所述横向双扩散场效应晶体管还包括:调节层14,形成于所述第二延伸层7上,所述调节层14与所述第二延伸层7具有相同的导电类型,且所述调节层14为离子重掺杂。
具体地,本发明实施方式中,在第二延伸层7上形成有调节层14,调节层14与第二延伸层7具有相同的导电类型,且调节层14为离子重掺杂。调节层14接小于工作电压或漏极电压的较低的电压,比如0-5V电压,可以进一步提高击穿电压。而且可以根据需求调节层14的接电电压的大小,改变耗尽层的宽度,从而灵活调节击穿电压。
根据本发明提供的横向双扩散场效应晶体管,能够进一步提高击穿电压,而且可以灵活调节击穿电压的大小,提高横向双扩散场效应晶体管的适应性。
进一步地,所述横向双扩散场效应晶体管还包括:多晶硅层10,形成于所述氧化介质层8上,所述多晶硅层10与所述氧化介质层8构成场板。
具体地,本发明实施方式中,氧化介质层8上形成有多晶硅层10,多晶硅层10与氧化介质层8构成场板,能够使漂移区4的平均电场增加,减小电场峰值,从而抑制热载流子效应,提高击穿电压。
进一步地,所述第一延伸层6的掺杂浓度大于所述漂移区4的掺杂浓度。
具体地,本发明实施方式中,第一延伸层6的掺杂浓度大于漂移区4的掺杂浓度,这样第一延伸层6能够吸引更多的载流子,进一步减小漂移区4表面的载流子浓度,从而减轻漂移区4表面载流子的聚集,改善自热效应。
进一步地,所述第二延伸层7的掺杂浓度小于所述漂移区4的掺杂浓度。
具体地,本发明实施方式中,第二延伸层7的掺杂浓度小于漂移区4的掺杂浓度,且小于第一延伸层6的掺杂浓度,耗尽层主要分布在第二延伸层7,能够减小对漂移区4的影响,不影响导通电阻。
进一步地,第一延伸层6的厚度介于0.5-3um,第二延伸层7的厚度介于0.5-3um,如果第一延伸层6和第二延伸层7的厚度过厚,则第一延伸层6和第二延伸层7形成的台阶过高,在光刻二氧化硅形成第一延伸层6与第二延伸层7的外延凹槽时,外延凹槽的深度过大,增加了光刻难度。
进一步地,所述横向双扩散场效应晶体管还包括:浅槽隔离5,形成于所述漂移区4与所述阱区2之间,以及所述阱区2与所述衬底1之间。该浅槽隔离5用于进行隔离。
进一步地,所述横向双扩散场效应晶体管还包括:保护环13,分别形成于所述衬底1、所述阱区2和所述体区3。
具体地,本发明实施方式中,在体区3远离漂移区4一侧、衬底1远离漂移区4一侧,以及阱区2的两个浅槽隔离5之间均形成有保护环13,保护环13能够外接电压,对横向双扩散场效应晶体管进行电压保护。
请参考图1-9,本发明第二方面提供一种横向双扩散场效应晶体管制作方法,所述横向双扩散场效应晶体管制作方法包括:提供衬底1;在所述衬底1形成阱区2;在所述阱区2形成体区3和漂移区4;在所述漂移区4的上表面形成漂移延伸区,所述漂移延伸区包括第一延伸层6和层叠设置于第一延伸层6之上的第二延伸层7,所述第一延伸层6与所述第二延伸层7具有不同的导电类型,所述第一延伸层6与所述漂移区4具有相同的导电类型;在所述漂移区4的上表面形成氧化介质层8,所述氧化介质层8位于所述漂移延伸区的两侧;在所述体区3上形成栅极9;在所述体区3上形成源极11,并且在所述漂移区4上形成漏极12。
首先执行步骤S101:提供衬底1。
具体地,本发明实施方式中,提供的横向双扩散场效应晶体管即能为N型横向双扩散场效应晶体管,也能为P型横向双扩散场效应晶体管。当该横向双扩散场效应晶体管为N型横向双扩散场效应晶体管时,第一掺杂类型为P型,第二掺杂类型为N型;当该横向双扩散场效应晶体管为P型横向双扩散场效应晶体管时,第一掺杂类型为N型,第二掺杂类型为P型,本发明对此不作限制,如图1所示,下文本实施例中仅以N型横向双扩散场效应晶体管为例进行说明。
接着执行步骤S102:在所述衬底1形成阱区2。
接着执行步骤S103:在所述阱区2形成体区3和漂移区4。
进一步地,所述方法还包括:在所述漂移区4与所述阱区2之间以及在所述阱区2与所述衬底1之间形成浅槽隔离5。
具体地,本发明实施方式中,在P型硅衬底1表面氧化一层薄的二氧化硅,以对衬底1进行保护,然后在衬底1表面形成光刻胶,并对光刻胶进行刻蚀形成阱区2的注入窗口,然后进行P型离子注入形成阱区2,如图2所示。然后在表面形成光刻胶,光刻形成注入窗口,通过注入窗口进行P型离子注入,形成体区3。在表面形成光刻胶,光刻形成注入窗口,通过注入窗口进行N型离子注入,形成漂移区4,去除表面光刻胶,形成图2所示的结构。
然后去除薄的二氧化硅,再次氧化一层厚的二氧化硅(图中未示出),气象沉积氮化硅,进行光刻,干法刻蚀氮化硅和二氧化硅,干法刻蚀衬底,在衬底1与阱区2之间,以及阱区2与漂移区4之间形成浅槽隔离5的沟槽。高密度等离子体化学气相沉积二氧化硅介质,高温退火,化学机械抛光去除表面的二氧化硅介质,湿法去除氮化硅和厚的二氧化硅,形成如图3所示的浅槽隔离5。
接着执行步骤S104:在所述漂移区4的上表面形成漂移延伸区,所述漂移延伸区包括第一延伸层6和层叠设置于第一延伸层6之上的第二延伸层7,所述第一延伸层6与所述第二延伸层7具有不同的导电类型,所述第一延伸层6与所述漂移区4具有相同的导电类型。
具体地,本发明实施方式中,再次氧化一层薄的二氧化硅,化学气相沉积一层厚的二氧化硅,在二氧化硅表面形成光刻胶,对光刻胶进行刻蚀,去除漂移区4表面的部分二氧化硅,如图4所示。然后外延一层N型硅,在同一台设备换一个反应腔,外延一层P型硅。然后化学机械抛光二氧化硅表面多余的硅,形成如图5所示的第一延伸层6和第二外延层7。
接着执行步骤S105:在所述漂移区4的上表面形成氧化介质层8,所述氧化介质层8位于所述漂移延伸区的两侧。
具体地,本发明实施方式中,在晶体管表面形成一层光刻胶,对光刻胶进行刻蚀形成刻蚀窗口,通过刻蚀窗口对二氧化硅进行刻蚀,保留漂移延伸区的两侧的二氧化硅,形成如图6所示的氧化介质层8。然后热氧化栅氧,在晶体管表面形成一层氧化层。
接着执行步骤S106:在所述体区3上形成栅极9。
进一步地,所述方法还包括:在所述氧化介质层8上形成多晶硅层10,所述多晶硅层10与所述氧化介质层8构成场板。
具体地,本发明实施方式中,低压化学气相沉积一层N型重掺杂的多晶硅,在多晶硅上形成光刻胶,对光刻胶进行刻蚀形成刻蚀窗口,通过刻蚀窗口对多晶硅进行刻蚀,保留氧化介质层8上的多晶硅10,以及体区3和漂移区4相邻位置表面的多晶硅,如图7所示。体区3和漂移区4相邻位置表面的多晶硅与下方的栅氧化层构成栅极9,多晶硅层10与氧化介质层8构成场板。
最后执行步骤S107:在所述体区3上形成源极11,并且在所述漂移区4上形成漏极12。
进一步地,所述方法还包括:在所述衬底1、所述阱区2和所述体区3形成保护环13。
进一步地,所述方法还包括:在所述第二延伸层7上形成调节层14,所述调节层14与所述第二延伸层7具有相同的导电类型,且所述调节层14为离子重掺杂。
具体地,本发明实施方式中,进行N型重掺杂离子注入,在体区3上形成源极11,并且在漂移区4上形成漏极12。进行P型重掺杂离子注入,在第二延伸层7上形成调节层14,在衬底1远离体区3一侧、两个浅槽隔离5之间、以及体区3远离漂移区4一侧形成保护环13,对横向双扩散场效应晶体管进行电压保护。
进一步地,所述第一延伸层6的掺杂浓度大于所述漂移区4的掺杂浓度。
本发明第三方面提供一种芯片,该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路,该电路包括上文所述的横向双扩散场效应晶体管。
以上结合附图详细描述了本发明的优选实施方式,但是,本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种简单变型,这些简单变型均属于本发明的保护范围。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。
此外,本发明的各种不同的实施方式之间也可以进行任意组合,只要其不违背本发明的思想,其同样应当视为本发明所公开的内容。
Claims (14)
1.一种横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管包括:
衬底;
阱区,形成于所述衬底;
体区和漂移区,形成于所述阱区;
漂移延伸区,形成于所述漂移区的上表面,所述漂移延伸区包括第一延伸层和层叠设置于所述第一延伸层之上的第二延伸层,所述第一延伸层与所述第二延伸层具有不同的导电类型,所述第一延伸层与所述漂移区具有相同的导电类型;
氧化介质层,形成于所述漂移区的上表面,位于漂移延伸区的两侧;
栅极,形成于所述体区上;
源极,形成于所述体区;
漏极,形成于所述漂移区。
2.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
调节层,形成于所述第二延伸层上,所述调节层与所述第二延伸层具有相同的导电类型,且所述调节层为离子重掺杂。
3.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
多晶硅层,形成于所述氧化介质层上,所述多晶硅层与所述氧化介质层构成场板。
4.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述第一延伸层的掺杂浓度大于所述漂移区的掺杂浓度。
5.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
浅槽隔离,形成于所述漂移区与所述阱区之间,以及所述阱区与所述衬底之间。
6.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
保护环,分别形成于所述衬底、所述阱区和所述体区。
7.一种横向双扩散场效应晶体管制作方法,其特征在于,所述横向双扩散场效应晶体管制作方法包括:
提供衬底;
在所述衬底形成阱区;
在所述阱区形成体区和漂移区;
在所述漂移区的上表面形成漂移延伸区,所述漂移延伸区包括第一延伸层和层叠设置于第一延伸层之上的第二延伸层,所述第一延伸层与所述第二延伸层具有不同的导电类型,所述第一延伸层与所述漂移区具有相同的导电类型;
在所述漂移区的上表面形成氧化介质层,所述氧化介质层位于所述漂移延伸区的两侧;
在所述体区上形成栅极;
在所述体区上形成源极,并且在所述漂移区上形成漏极。
8.根据权利要求7所述的横向双扩散场效应晶体管制作方法,其特征在于,所述方法还包括:
在所述第二延伸层上形成调节层,所述调节层与所述第二延伸层具有相同的导电类型,且所述调节层为离子重掺杂。
9.根据权利要求7所述的横向双扩散场效应晶体管制作方法,其特征在于,所述方法还包括:
在所述氧化介质层上形成多晶硅层,所述多晶硅层与所述氧化介质层构成场板。
10.根据权利要求7所述的横向双扩散场效应晶体管制作方法,其特征在于,所述第一延伸层的掺杂浓度大于所述漂移区的掺杂浓度。
11.根据权利要求7所述的横向双扩散场效应晶体管制作方法,其特征在于,所述方法还包括:
在所述漂移区与所述阱区之间以及在所述阱区与所述衬底之间形成浅槽隔离。
12.根据权利要求7所述的横向双扩散场效应晶体管制作方法,其特征在于,所述方法还包括:
在所述衬底、所述阱区和所述体区形成保护环。
13.一种芯片,其特征在于,该芯片包括权利要求1-6中任一项所述的横向双扩散场效应晶体管。
14.一种电路,其特征在于,该电路包括权利要求1-6中任一项所述的横向双扩散场效应晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310056870.XA CN115881778B (zh) | 2023-01-19 | 2023-01-19 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310056870.XA CN115881778B (zh) | 2023-01-19 | 2023-01-19 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115881778A true CN115881778A (zh) | 2023-03-31 |
CN115881778B CN115881778B (zh) | 2023-05-05 |
Family
ID=85758665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310056870.XA Active CN115881778B (zh) | 2023-01-19 | 2023-01-19 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115881778B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103035671A (zh) * | 2012-08-20 | 2013-04-10 | 上海华虹Nec电子有限公司 | Ldmos器件及其制造方法 |
CN103035674A (zh) * | 2012-10-22 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
CN103413830A (zh) * | 2013-08-16 | 2013-11-27 | 电子科技大学 | 一种横向高压mosfet及其制造方法 |
US20140203358A1 (en) * | 2013-01-23 | 2014-07-24 | Freescale Semiconductor, Inc. | Semiconductor device with enhanced 3d resurf |
CN108831924A (zh) * | 2018-05-02 | 2018-11-16 | 浙江大学 | 一种适用于集成电路的碳化硅平面型功率场效应晶体管 |
CN109244142A (zh) * | 2018-09-29 | 2019-01-18 | 深圳市南硕明泰科技有限公司 | 一种ldmos及其制造方法 |
CN109545854A (zh) * | 2018-11-08 | 2019-03-29 | 德淮半导体有限公司 | Ldmos器件及其制备方法 |
CN115064582A (zh) * | 2022-08-08 | 2022-09-16 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
CN115528117A (zh) * | 2022-11-16 | 2022-12-27 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
-
2023
- 2023-01-19 CN CN202310056870.XA patent/CN115881778B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103035671A (zh) * | 2012-08-20 | 2013-04-10 | 上海华虹Nec电子有限公司 | Ldmos器件及其制造方法 |
CN103035674A (zh) * | 2012-10-22 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
US20140203358A1 (en) * | 2013-01-23 | 2014-07-24 | Freescale Semiconductor, Inc. | Semiconductor device with enhanced 3d resurf |
CN103413830A (zh) * | 2013-08-16 | 2013-11-27 | 电子科技大学 | 一种横向高压mosfet及其制造方法 |
CN108831924A (zh) * | 2018-05-02 | 2018-11-16 | 浙江大学 | 一种适用于集成电路的碳化硅平面型功率场效应晶体管 |
CN109244142A (zh) * | 2018-09-29 | 2019-01-18 | 深圳市南硕明泰科技有限公司 | 一种ldmos及其制造方法 |
CN109545854A (zh) * | 2018-11-08 | 2019-03-29 | 德淮半导体有限公司 | Ldmos器件及其制备方法 |
CN115064582A (zh) * | 2022-08-08 | 2022-09-16 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
CN115528117A (zh) * | 2022-11-16 | 2022-12-27 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Also Published As
Publication number | Publication date |
---|---|
CN115881778B (zh) | 2023-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10910478B1 (en) | Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance | |
CN115064582B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN115642182B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
WO2012131768A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN114420760B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN115528117B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
JP2008028263A (ja) | 半導体装置 | |
KR101912030B1 (ko) | 결합된 게이트 및 소스 트렌치 형성 및 관련 구조 | |
CN117542880B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN115863397B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
US10615079B2 (en) | Semiconductor device and method for manufacturing the same | |
CN116525659B (zh) | 纵向栅ldmosfet器件及制造方法、功率芯片 | |
WO2015111177A1 (ja) | 半導体装置,パワーモジュール,電力変換装置,および鉄道車両 | |
CN115881778B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
CN114373800A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN118248738B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN118263328B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
JP2009147181A (ja) | Soi基板を用いた半導体装置及びその製造方法 | |
CN114429987B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN114093948B (zh) | 场板沟槽场效应晶体管及其制造方法 | |
CN116635984B (zh) | 半导体装置及其制造方法 | |
CN113410281B (zh) | 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |