CN115865572A - 一种高速并行接收机数据重构系统及方法 - Google Patents

Abstract

本发明提供一种高速并行接收机数据重构系统及方法，所述系统包括：依次连接的数据延迟扩展模块、N点FFT模块、频域旋转模块、N点IFFT模块和数据整理输出模块，以及与频域旋转模块连接的旋转系数生成模块；通过数据延迟扩展模块将N路并行信号进行延迟扩展，再经过N点FFT后，通过频域旋转模块完成频域数据重构，再经过N点IFFT后送入数据整理输出模块，得到重构后的N/2路并行时域信号，完成了输入信号的重构。本发明的实现结构简单且所需资源少。

Description

一种高速并行接收机数据重构系统及方法

技术领域

本发明涉及通信技术领域，具体而言，涉及一种高速并行接收机数据重构系统及方法。

背景技术

随着我国航空、航天事业的蓬勃发展，人类开发利用太空的进程加快，空间飞行器的数目快速增长，所承载的业务类型越来越多，空间与地面站之间需要传输数据速率要求也越来越高。随着高速数据传输技术在航天测控、遥感、卫星通信等领域受到高度的重视，近年来发展速度极快，市场需求也在不断地提高。

而在整个高速数据传输系统中，高速调制解调器将接收到的模拟信号进行高速采样，载波同步、位同步与译码等操作，恢复出原始发送端数字信号，在整个通信系统中起着举足轻重的作用。随着各个领域对信息量及信息的需求量越来越大，军用/民用的星间、星地、空空、空地之间的数据传输对速率的要求也从数十Mbps、数百Mbps激增至数Gbps，甚至数十Gbps。传统的低速接收机通常采用串行的处理方式，而随着传输速率的逐渐提高，由于硬件处理速率的限制，高速接收机必须采用全并行的结构，才能完成高速数字信号处理。

在全并行接收机中，由于采样的起始点是随机的，从而导致信号的起始点可能在并行多路中的任意一路，为了后端处理的便利性，通常需要将信号的起始点移动至并行的第一路，即并行接收机的数据重构。传统的并行数据重构通常采用选择开关进行选择，而在FPGA硬件处理中，选择开关将大大降低系统的时序性能，降低系统的处理效率。因此，如何设计出适用于FPGA处理的并行接收机数据重构方法成为高速调制解调器的一大难点。

发明内容

本发明旨在提供一种高速并行接收机数据重构系统及方法，以解决现有高速并行接收机技术存在的问题。

本发明提供的一种高速并行接收机数据重构系统，包括：依次连接的数据延迟扩展模块、N点FFT模块、频域旋转模块、N点IFFT模块和数据整理输出模块，以及与频域旋转模块连接的旋转系数生成模块。

本发明还提供一种高速并行接收机数据重构方法，包括如下步骤：

数据延迟扩展模块首先对输入的信号进行一个时钟节拍的延迟，再将延迟后的信号与原始信号重新构建一个N路并行延时扩展数据；

N点FFT模块对N路并行延时扩展数据进行快速傅里叶变换；

旋转系数生成模块根据输入的需要旋转次数生成对应的旋转系数；

频域旋转模块将输入的N路并行延时扩展数据的快速傅里叶变换数据与旋转系数生成模块生成的旋转系数进行点乘，得到N路并行频域旋转数据；

N点IFFT模块对N路并行频域旋转数据进行快速傅里叶反变换，得到旋转后的N路并行的时域信号；

将旋转后的N路并行的时域信号送入数据整理输出模块，得到经过数据重构后重新排列正确的N/2路并行数据。

可选的，N点FFT模块利用蝶形算法对N路并行延时扩展数据进行快速傅里叶变换。

可选的，N点IFFT模块利用蝶形算法对N路并行频域旋转数据进行快速傅里叶反变换。

进一步的，旋转系数生成模块根据输入的需要旋转次数生成对应的旋转系数的计算公式为：

其中，R(k)表示旋转系数，k＝0,1,2,...,N；m表示需要旋转次数。

可选的，N＝8。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

本发明的实现结构简单。本发明在高速并行接收机中构建一个数据延迟扩展模块、N点FFT模块、旋转系数生成模块、频域旋转模块、N点IFFT模块与数据整理输出模块，通过数据延迟扩展模块将N路并行信号进行延迟扩展，再经过N点FFT后，通过频域旋转模块完成频域数据重构，再经过N点IFFT后送入数据整理输出模块，得到重构后的N/2路并行的时域信号，完成了输入信号的重构，实现结构简单。

本发明所需资源少。本发明利用FPGA可以构造一个具有开放性、标准化、模块化的通用硬件平台，利用旋转系数生成模块生成频域旋转系数，再与经过FFT运算得到的频域数据相乘，然后再经过IFFT运算，实现数据的旋转重排序。计算量大为减少，实现效率高，其意义在于工程上易于实现，能高效的进行实时信号的处理。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例中高速并行接收机数据重构系统及方法的原理图。

图2为本发明实施例中数据延迟扩展模块示意图。

图3为本发明实施例中8点FFT模块示意图。

图4为本发明实施例中频域旋转模块示意图。

图5为本发明实施例中8点IFFT模块示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例

如图1所示，本实施例提出一种高速并行接收机数据重构系统，依次连接的数据延迟扩展模块、N点FFT模块、频域旋转模块、N点IFFT模块和数据整理输出模块，以及与频域旋转模块连接的旋转系数生成模块。

基于所述高速并行接收机数据重构系统，实现一种高速并行接收机数据重构方法，包括如下步骤：

数据延迟扩展模块首先对输入的信号进行一个时钟节拍的延迟，再将延迟后的信号与原始信号重新构建一个N路并行延时扩展数据；

N点FFT模块对N路并行延时扩展数据进行快速傅里叶变换；

旋转系数生成模块利用FFT的圆周移位性质，根据输入的需要旋转次数生成对应的旋转系数；

频域旋转模块将输入的N路并行延时扩展数据的快速傅里叶变换数据与旋转系数生成模块生成的旋转系数进行点乘，得到N路并行频域旋转数据；

N点IFFT模块对N路并行频域旋转数据进行快速傅里叶反变换，得到旋转后的N路并行的时域信号；

将旋转后的N路并行的时域信号送入数据整理输出模块，得到经过数据重构后重新排列正确的N/2路并行数据。

以N＝8为例，对上述高速并行接收机数据重构系统的一种高速并行接收机数据重构方法进行详述，具体包括：

输入信号DIN_A、DIN_B、DIN_C、DIN_D受限通过数据延迟扩展模块，得到8路并行延时扩展数据DIN_A、DIN_B、DIN_C、DIN_D、DIN_A1、DIN_B1、DIN_C1与DIN_D1；再将8路并行延时扩展数据通过8点FFT模块做8点FFT，得到对应的频域信号X1_A、X1_B、X1_C、X1_D、X1_E、X1_F、X1_G、X1_H；利用FFT的圆周移位性质，可根据输入的需要旋转次数m得到旋转系数向量[R(0)R(1)R(2)R(3)R(4)R(5)R(6)R(7)]；将生成的旋转系数向量[R(0)R(1)R(2)R(3)R(4)R(5)R(6)R(7)]与频域信号[X1_A X1_B X1_C X1_D X1_E X1_F X1_G X1_H]进行点乘，即可得到8路并行频域旋转数据X2_A、X2_B、X2_C、X2_D、X2_E、X2_F、X2_G、X2_H；再将其送入8点IFFT模块进行IFFT运算，即可得到旋转后的8路并行的时域信号X3_A、X3_B、X3_C、X3_D、X3_E、X3_F、X3_G、X3_H；再将旋转后的8路并行的时域信号送入数据整理输出模块，取前四个输出信号，便可得到重构后重新排列正确的4路路并行数据DOUT_A、DOUT_B、DOUT_C、DOUT_D。

旋转系数R(k)(k＝0，1…，7)可根据公式

得到，其中，m表示输入的需要旋转次数，即m＝0代表不旋转，m＝1代表旋转1次，m＝2代表旋转2次，m＝3代表旋转3次。m＝0时，[R(0) R(1) R(2) R(3) R(4) R(5) R(6) R(7)]＝[1 1 1 1 1 1 1 1]；m＝1时，[R(0) R(1) R(2) R(3) R(4) R(5) R(6) R(7)]＝[1 0.7071+0.7071i i -0.7071+0.7071i -1 -0.7071-0.7071i -i 0.7071-0.7071i]；m＝2时，[R(0) R(1) R(2) R(3) R(4) R(5) R(6) R(7)]＝[1 i -1 –i 1 i -1 –i]；m＝3时，[R(0) R(1) R(2) R(3) R(4) R(5) R(6) R(7)]＝[1 -0.7071+0.7071i -i 0.7071+0.7071i -1 0.7071-0.7071i i -0.7071- 0.7071i]。

如图2所示，假设当前时刻k的输入信号为DIN_A、DIN_B、DIN_C、DIN_D，时刻k+1的输入信号为DIN_A1、DIN_B1、DIN_C1、DIN_D1，时刻k+2的输入信号为DIN_A2、DIN_B2、DIN_C2、DIN_D2，时刻k+3的输入信号为DIN_A3、DIN_B3、DIN_C3、DIN_D3。首先通过数据延迟扩展模块将输入的信号进行一个时钟节拍的延迟，则延迟后的时刻k+1的信号为DIN_A、DIN_B、DIN_C、DIN_D，时刻k+2的输入信号为DIN_A1、DIN_B1、DIN_C1、DIN_D1，时刻k+3的输入信号为DIN_A2、DIN_B2、DIN_C2、DIN_D2；延迟后的信号再与原始信号拼接在一起，得到8路并行延迟扩展数据：k+1时刻的信号为DIN_A、DIN_B、DIN_C、DIN_D，DIN_A1、DIN_B1、DIN_C1、DIN_D1，k+2时刻的信号为DIN_A1、DIN_B1、DIN_C1、DIN_D1，DIN_A2、DIN_B2、DIN_C2、DIN_D2，k+3时刻的信号为DIN_A2、DIN_B2、DIN_C2、DIN_D2，DIN_A3、DIN_B3、DIN_C3、DIN_D3。

如图3所示，整个8点FFT模块可以通过以下三步完成8点的FFT运算：首先将输入信号按照[DIN_A DIN_A1 DIN_C DIN_C1 DIN_B DIN_B1 DIN_D DIN_D1]的顺序排列，再根据公式x_1,1＝DIN_A+DIN_A1，x_1,2＝DIN_A-DIN_A1，x_1,3＝DIN_C+DIN_C1，x_1,4＝DIN_C-DIN_C1，x_1,5＝DIN_B+DIN_B1，x_1,6＝DIN_B-DIN_B1，x_1,7＝DIN_D+DIN_D1，x_1,8＝DIN_D-DIN_D1计算得到x_1,1，x_1,2，x_1,3，x_1,4，x_1,5，x_1,6，x_1,7与x_1,8；再根据公式x_2,1＝x_1,1+x_1,3，x_2,2＝x_1,2-1i×x_1,4，x_2,3＝x_1,1-x_1,3，x_2,4＝x_1,2+1i×x_1,4，x_2,5＝x_1,5+x_1,7，x_2,6＝x_1,6-1i×x_1,8，x_2,7＝x_1,5-x_1,7，x_2,8＝x_1,6+1i×x_1,8计算得到x_2,1，x_2,2，x_2,3，x_2,4，x_2,5，x_2,6，x_2,7与x_2,8；最后根据公式X1_A＝x_2,1+x_2,5，X1_B＝x_2,2+(0.7071-0.7071i)×x_2,6，X1_C＝x_2,3+(-i)×x_2,7，X1_D＝x_2,4+(-0.7071-0.7071i)×x_2,8，X1_E＝x_2,1-x_2,5，X1_F＝x_2,2-(0.7071-0.7071i)×x_2,6，X1_G＝x_2,3+i×x_2,7，X1_H＝x_2,4-(-0.7071-0.7071i)×x_2,8计算得到X1_A，X1_B，X1_C，X1_D，X1_E，X1_F，X1_G，X1_H。即得到输入信号DIN_A、DIN_B、DIN_C、DIN_D，DIN_A1、DIN_B1、DIN_C1、DIN_D1的8点FFT变换X1_A，X1_B，X1_C，X1_D，X1_E，X1_F，X1_G，X1_H。

如图4所示，频域旋转模块通过将频域变换后的输入信号与旋转系数生成模块生成的旋转系数进行相乘，得到频域旋转数据。频域旋转模块的输入信号是8点FFT模块的输出信号X1_A，X1_B，X1_C，X1_D，X1_E，X1_F，X1_G，X1_H与旋转系数生成模块生成的旋转系数R(0)，R(1)，R(2)，R(3)，R(4)，R(5)，R(6)与R(7)。输出信号可根据以下公式计算得到：X2_A＝X1_A×R(0)，X2_B＝X1_B×R(1)，X2_C＝X1_C×R(2)，X2_D＝X1_D×R(3)，X2_E＝X1_E×R(4)，X2_F＝X1_F×R(5)，X2_G＝X1_G×R(6)，X2_H＝X1_H×R(7)。

如图5所示，同8点FFT模块类似，整个8点IFFT模块可以通过以下三步完成8点的IFFT运算，首先将输入信号按照[X2_A X2_E X2_C X2_G X2_B X2_F X2_D X2_H]的顺序排列，再根据公式X_1,1＝X2_A+X2_E，X_1,2＝X2_A-X2_E，X_1,3＝X2_C+X2_G，X_1,4＝X2_C-X2_G，X_1,5＝X2_B+X2_F，X_1,6＝X2_B-X2_F，X_1,7＝X2_D+X2_H，X_1,8＝X2_D-X2_H计算得到X_1,1，X_1,2，X_1,3，X_1,4，X_1,5，X_1,6，X_1,7与X_1,8；再根据公式X_2,1＝X_1,1+X_1,3，X_2,2＝X_1,2+1i×X_1,4，X_2,3＝X_1,1-X_1,3，X_2,4＝X_1,2-1i×X_1,4，X_2,5＝X_1,5+X_1,7，X_2,6＝X_1,6+1i×X_1,8，X_2,7＝X_1,5-X_1,7，X_2,8＝X_1,6-1i×X_1,8计算得到X_2,1，X_2,2，X_2,3，X_2,4，X_2,5，X_2,6，X_2,7与X_2,8；最后根据公式

/>

计算得到8点IFFT计算结果X3_A，X3_B，X3_C，X3_D，X3_E，X3_F，X3_G，X3_H。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种高速并行接收机数据重构系统，其特征在于，包括：依次连接的数据延迟扩展模块、N点FFT模块、频域旋转模块、N点IFFT模块和数据整理输出模块，以及与频域旋转模块连接的旋转系数生成模块。

2.根据权利要求1所述的高速并行接收机数据重构系统，其特征在于，N＝8。

3.一种高速并行接收机数据重构方法，其特征在于，包括如下步骤：

数据延迟扩展模块首先对输入的信号进行一个时钟节拍的延迟，再将延迟后的信号与原始信号重新构建一个N路并行延时扩展数据；

N点FFT模块对N路并行延时扩展数据进行快速傅里叶变换；

旋转系数生成模块根据输入的需要旋转次数生成对应的旋转系数；

频域旋转模块将输入的N路并行延时扩展数据的快速傅里叶变换数据与旋转系数生成模块生成的旋转系数进行点乘，得到N路并行频域旋转数据；

N点IFFT模块对N路并行频域旋转数据进行快速傅里叶反变换，得到旋转后的N路并行的时域信号；

将旋转后的N路并行的时域信号送入数据整理输出模块，得到经过数据重构后重新排列正确的N/2路并行数据。

4.根据权利要求3所述的高速并行接收机数据重构方法，其特征在于，N点FFT模块利用蝶形算法对N路并行延时扩展数据进行快速傅里叶变换。

5.根据权利要求4所述的高速并行接收机数据重构方法，其特征在于，N点IFFT模块利用蝶形算法对N路并行频域旋转数据进行快速傅里叶反变换。

6.根据权利要求3所述的高速并行接收机数据重构方法，其特征在于，旋转系数生成模块根据输入的需要旋转次数生成对应的旋转系数的计算公式为：

其中，R(k)表示旋转系数，k＝0,1,2,...,N；m表示需要旋转次数。

7.根据权利要求3-6任一项所述的高速并行接收机数据重构方法，其特征在于，N＝8。

Images