CN115862546A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板，像素电路包括驱动模块、数据写入模块、补偿模块和发光模块；补偿模块包括串联的第一晶体管和第二晶体管，第一晶体管和第二晶体管依次串联连接于驱动模块的控制端和第一端之间，驱动模块包括晶体管，第一晶体管的类型与驱动模块包括的晶体管的类型相同，且与第二晶体管的类型不同。在补偿模块关断时，第一晶体管早于第二晶体管关断。以驱动模块的晶体管为P型晶体管为例，在进行黑画面显示时，驱动模块的控制端需写入高电平以关断驱动模块，第一晶体管早于第二晶体管关断，可以避免拉低驱动模块的控制端的电位，同时第一晶体管关断时还能抬升驱动模块的控制端的电位，有利于降低功耗。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及像素电路及其驱动方法、显示面板。

背景技术

近年来，有源矩阵有机发光二极体(Active-matrix organic light emittingdiode，AMOLED)为了追求低功耗，普遍采用低温多晶硅和氧化物的显示面板。此类显示面板包括的像素电路中包括两种类型的晶体管，即低温多晶硅晶体管和氧化物晶体管，充分利用低温多晶硅晶体管的高迁移率和氧化物的低漏电的特性，同时实现高刷新率和低刷新率的显示。

但是当上述显示面板进行黑画面显示时，需要写入更高的数据电压，导致显示面板的功耗上升。

发明内容

本发明提供了一种像素电路及其驱动方法、显示面板，以在进行黑画面显示时，降低功耗。

根据本发明的一方面，提供了一种像素电路，包括：驱动模块、数据写入模块、补偿模块和发光模块；

所述驱动模块用于根据自身控制端的电压输出驱动电流，驱动所述发光模块发光；

所述数据写入模块用于将数据电压传输至所述驱动模块；

所述补偿模块包括串联的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管依次串联连接于所述驱动模块的控制端和第一端之间，所述驱动模块包括晶体管，所述第一晶体管的类型与所述驱动模块包括的晶体管的类型相同，所述第二晶体管的类型与所述第一晶体管的类型不同，所述补偿模块用于将含有驱动模块的阈值电压信息的数据电压传输至所述驱动模块的控制端，且在所述补偿模块关断过程中，所述第一晶体管早于所述第二晶体管关断。

可选的，在显示的一帧内，在所述补偿模块导通的阶段，所述第二晶体管的导通时间大于所述第一晶体管的导通时间。

可选的，所述像素电路还包括存储模块、第一发光控制模块、第二发光控制模块和第一初始化模块，所述存储模块连接所述驱动模块，用于存储所述数据电压；

所述第一发光控制模块、所述驱动模块、所述第二发光控制模块和所述发光模块依次连接于第一电源线和第二电源线之间；

所述第一初始化模块用于根据第一扫描线上的信号将第一初始化信号线提供的第一初始化电压写入所述驱动模块的控制端。

可选的，所述存储模块包括存储电容，所述第一发光控制模块包括第三晶体管，所述第二发光控制模块包括第四晶体管，所述第一初始化模块包括第五晶体管；

所述第三晶体管的第一极连接所述第一电源线，所述第三晶体管的第二极连接所述驱动模块的第二端，所述第三晶体管的栅极连接所述发光控制信号线；

所述第四晶体管的第一极连接所述驱动模块的第一端，所述第四晶体管的第二极连接所述发光模块的第一端，所述第四晶体管的栅极连接所述发光控制信号线，所述发光模块的第二端连接所述第二电源线；

所述第五晶体管的第一极与所述第一初始化信号线连接，所述第五晶体管的第二极与所述驱动模块的控制端连接，所述第五晶体管的栅极与所述第一扫描线连接；

所述存储电容的第一端与所述第一电源线连接，所述存储电容的第二端与所述驱动模块的控制端连接。

可选的，所述像素电路还包括：第二初始化模块和第三初始化模块，所述第二初始化模块连接于第二初始化信号线和所述发光模块的第一端之间，所述第二初始化模块用于根据第二扫描线的信号将所述第二初始化信号线提供的第二初始化电压写入所述发光模块的第一端；

所述第三初始化模块连接于第三初始化信号线和所述驱动模块的第二端之间，所述第三初始化模块用于根据所述第二扫描线的信号将所述第三初始化信号线提供的第三初始化电压写入所述驱动模块的第二端。

可选的，所述第二初始化模块包括第六晶体管，所述第三初始化模块包括第七晶体管；

所述第六晶体管的第一极连接第二初始化信号线，所述第六晶体管的第二极连接所述发光模块的第一端，所述第六晶体管的栅极连接所述第二扫描线；

所述第七晶体管的第一极连接所述第三初始化信号线，所述第七晶体管的第二极连接所述驱动模块的第二端，所述第七晶体管的栅极连接所述第二扫描线。

可选的，所述数据写入模块包括第八晶体管，所述驱动模块包括第九晶体管；

所述第八晶体管的第一极连接数据线，所述第八晶体管的第二极连接所述第九晶体管的第一极，所述第八晶体管的栅极连接第三扫描线；

所述第九晶体管的第二极连接所述第二晶体管的第一极，所述第二晶体管的第二极连接所述第一晶体管的第一极，所述第二晶体管的栅极连接第四扫描线，所述第一晶体管的第二极连接所述第九晶体管的栅极，所述第一晶体管的栅极连接所述第三扫描线。

根据本发明的另一方面，提供了一种像素电路的驱动方法，用于驱动上一方面所述的像素电路；所述像素电路的工作过程包括数据写入和阈值补偿阶段、发光阶段；

所述像素电路的驱动方法包括：

在数据写入和阈值补偿阶段，控制所述数据写入模块、所述第一晶体管和所述第二晶体管导通，以将数据电压传输至所述驱动模块，并将含有驱动模块的阈值电压信息的数据电压传输至所述驱动模块的控制端，且在所述数据写入和阈值补偿阶段结束时，控制所述第一晶体管早于所述第二晶体管关断；

在发光阶段，控制所述第一晶体管、所述第二晶体管关断和数据写入模块关断；所述发光模块根据所述数据电压发光。

可选的，所述第一晶体管的栅极连接第三扫描线，所述第二晶体管的栅极连接第四扫描线；所述像素电路的驱动方法包括：

所述驱动模块包括的晶体管为P型晶体管时，在显示的一帧内，所述第三扫描线的下降沿和上升沿均位于所述第四扫描线的信号为高电平的时段内；

所述驱动模块包括的晶体管为N型晶体管时，在显示的一帧内，所述第三扫描线的下降沿和上升沿均位于所述第四扫描线的信号为低电平的时段内。

所述第一晶体管的栅极连接第三扫描线，所述第二晶体管的栅极连接第四扫描线；所述像素电路的驱动方法包括：

在显示的一帧内，所述第三扫描线的下降沿和上升沿均位于所述第四扫描线的信号为高电平的时段内。

根据本发明的另一方面，提供了一种显示面板，包括第一方面所述的像素电路。

本发明实施例提供的像素电路包括驱动模块、数据写入模块、补偿模块和发光模块；驱动模块用于根据自身控制端的电压输出驱动电流，驱动发光模块发光；数据写入模块用于将数据电压传输至驱动模块；补偿模块包括串联的第一晶体管和第二晶体管，第一晶体管和第二晶体管依次串联连接于驱动模块的控制端和第一端之间，驱动模块包括晶体管，第一晶体管的类型与驱动模块包括的晶体管的类型相同，第二晶体管的类型与第一晶体管的类型不同，补偿模块用于将含有驱动模块的阈值电压信息的数据电压传输至驱动模块的控制端，且在补偿模块关断过程中，第一晶体管早于第二晶体管关断。以驱动模块的晶体管为P型晶体管、第一晶体管为P型晶体管、第二晶体管为N型晶体管为例，第二晶体管为N型晶体管，可以降低驱动模块的控制端的漏电，维持控制端电位的稳定。且，因第二晶体管关断时，第一晶体管已关断，将第二晶体管与驱动模块的控制端之间的连接断开，使得第二晶体管关断时，第二晶体管的栅极由高电平跳变为低电平时，不会拉低驱动模块的控制端的电位。同时，第一晶体管关断时，其栅极由低电平跳变为高电平，电位跳变将驱动模块的控制端的电位抬高。因在进行黑画面显示时，驱动模块的控制端需写入高电平以关断驱动模块，第一晶体管早于第二晶体管关断，可以避免拉低驱动模块的控制端的电位，同时第一晶体管关断时还能抬升驱动模块的控制端的电位，有利于降低功耗。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一种像素电路的结构示意图；

图2是本发明实施例提供的一种像素电路的结构示意图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的另一种像素电路的结构示意图；

图5是本发明实施例提供的一种像素电路的驱动时序图；

图6是本发明实施例提供的一种像素电路的驱动方法的流程图；

图7是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术所述，显示面板进行黑画面显示时，需要写入更高的数据电压，导致显示面板的功耗上升。结合显示面板包括的像素电路的结构进行说明。图1为一种像素电路的结构示意图，像素电路包括第一晶体管T1、第二晶体管T2和第三晶体管T3，第三晶体管T3连接于数据线Vdata与第一晶体管T1的第一极之间，第三晶体管T3用于向第一晶体管T1传输数据电压。第二晶体管T2连接在第一晶体管T1的第二极和栅极之间，第二晶体管T2的栅极连接第一扫描线S1，第二晶体管T2用于将含有第一晶体管阈值电压信息的数据电压写入第一晶体管T1的栅极。值得注意的是，本实施例中仅示出了部分像素电路的结构。第一晶体管T1和第三晶体管T3为P型晶体管，具体可以为低温多晶硅晶体管，第二晶体管T2为N型晶体管，具体可以为氧化物晶体管。因低温多晶硅晶体管迁移率高，可在高刷新频率下，以较短的时间将数据电压写入第一晶体管T1。氧化物晶体管漏电较小，使得在低刷新频率下，降低第一晶体管T1栅极的漏电，有利于显示的均一性。图1所示电路适用于低刷新率和高刷新率，图1所示像素电路在进行黑画面显示时，因第一晶体管T1为N型晶体管，因此向第一晶体管T1的栅极写入的数据电压为高电平以关断第一晶体管T1，以使第一晶体管T1无法将驱动电流传输至发光模块，实现黑画面显示。而在向第一晶体管T1的栅极写入数据电压之前，且在数据电压和补偿电压写入完成后，需关断第二晶体管T2。在关断第二晶体管T2时，第一扫描线S1上的信号由高电平跳变为低电平，电位的跳变会拉低第一晶体管T1的栅极电位，导致关断第一晶体管T1时，需写入更大的数据电压，功耗上升。

针对上述技术问题，本发明实施例提供了一种新型的像素电路，图2为本发明实施例提供的一种像素电路的结构示意图，参考图2，像素电路包括：驱动模块1、数据写入模块2、补偿模块3和发光模块4；

驱动模块1用于根据自身控制端的电压输出驱动电流，驱动发光模块4发光；

数据写入模块2用于将数据电压传输至驱动模块1；

补偿模块3包括串联的第一晶体管T1和第二晶体管T2，第一晶体管T1和第二晶体管T2依次串联连接于驱动模块1的控制端和第一端之间，驱动模块1包括晶体管，第一晶体管T1的类型与驱动模块1包括的晶体管的类型相同，第二晶体管T2的类型与第一晶体管T1的类型不同，补偿模块3用于将含有驱动模块1的阈值电压信息的数据电压传输至驱动模块1的控制端，且在补偿模块3关断过程中，第一晶体管T1早于第二晶体管T2关断。

可选的，像素电路还包括第一发光控制模块5和第二发光控制模块6，第一发光控制模块5、驱动模块1、第二发光控制模块6和发光模块4依次连接于第一电源线Vdd和第二电源线Vss之间。发光模块4包括发光二极管，发光二极管根据驱动模块1输出的驱动电流发光。数据写入模块2、第一发光控制模块5和第二发光控制模块6还分别连接控制信号线，以控制自身导通或关断。第一晶体管T1的栅极连接第三扫描线S3，第二晶体管T2的栅极连接第四扫描线S4，第一晶体管T1在第三扫描线S3上的信号的控制下导通或关断，第二晶体管T2在第四扫描线S4上的信号的控制下导通或关断。示例性的，驱动模块1包括的晶体管为P型晶体管，如低温多晶硅晶体管时，第一晶体管T1为P型晶体管，第二晶体管T2为N型晶体管，如氧化物晶体管，氧化物晶体管漏电流较小，可以降低驱动模块1的控制端的漏电，有利于维持控制端电位的稳定，提高显示的均一性。驱动模块1包括的晶体管为N型晶体管时，第一晶体管T1也为N型晶体管，第二晶体管T2为P型晶体管。本发明以驱动模块1包括的晶体管为P型晶体管、第一晶体管T1为P型晶体管、第二晶体管T2为N型晶体管为例进行说明。

像素电路的工作过程可以包括数据写入和阈值补偿阶段、发光阶段。在数据写入和阈值补偿阶段，控制数据写入模块2、第一晶体管T1和第二晶体管T2导通，控制第一发光控制模块5和第二发光控制模块6关断，导通的数据写入模块2将数据线Vdata提供的数据电压传输至驱动模块1，导通的第一晶体管T1和第二晶体管T2将含有驱动模块1的阈值电压信息的数据电压传输至驱动模块1的控制端。驱动模块1的控制端最终写入的电压等于数据电压与驱动模块1包括的晶体管的阈值电压之差。

在数据写入和阈值补偿阶段结束后，需关断数据写入模块2和补偿模块3。在关断补偿模块3的过程中，第三扫描线S3控制第一晶体管T1关断之后，第四扫描线S4再控制第二晶体管T2关断。第二晶体管T2为N型晶体管，高电平导通，低电平关断，因此，在关断第二晶体管T2时，第二晶体管T2的栅极存在高电平到低电平的跳变。第一晶体管T1关断之后，切断第二晶体管T2与驱动模块1的控制端的连接，使得第二晶体管T2栅极电位由高电平到低电平跳变时，不会拉低驱动模块1的控制端的电位。且在第一晶体管T1关断时，其栅极由低电平跳变为高电平，会抬升驱动模块的控制端的电位。因此，在向驱动模块1的控制端写入高电平以关断驱动模块1而实现黑画面显示时，第一晶体管T1早于第二晶体管T2关断，不仅可以避免第二晶体管T2关断时拉低驱动模块1控制端的电位，还可以通过关断第一晶体管T1抬升驱动模块1控制端的电位，进而使得在关断驱动模块1时，写入的数据电压不会过高，降低功耗。

在发光阶段，控制数据写入模块2和补偿模块3关断，控制第一发光控制模块5和第二发光控制模块6导通，导通的第一发光控制模块5将第一电源线Vdd提供的第一电源电压写入驱动模块1的第二端，驱动模块1根据其控制端和第二端的电压生成驱动电流，驱动发光模块4发光。值得注意的是，如果在发光阶段进行的是黑画面的显示，则在数据写入和阈值补偿阶段通过写入的数据电压关断驱动模块1，使得驱动模块1在发光阶段无法向发光模块4传输驱动电流，发光模块4不发光，实现黑画面显示。

第二晶体管T2为N型晶体管，可以降低驱动模块1的控制端的漏电，维持驱动模块1控制端电位的稳定。且，因第二晶体管T2关断时，第一晶体管T1已关断，将第二晶体管T2与驱动模块1的控制端之间的连接断开，使得第二晶体管T2关断时，第二晶体管T2的栅极由高电平跳变为低电平时，不会拉低驱动模块1的控制端的电位。同时，第一晶体管T1关断时，其栅极由低电平跳变为高电平，电位跳变将驱动模块1的控制端的电位抬高。因在进行黑画面显示时，驱动模块1的控制端需写入高电平以关断驱动模块1，第一晶体管T1早于第二晶体管T2关断，可以避免拉低驱动模块1的控制端的电位，同时第一晶体管T1关断时还能抬升驱动模块1的控制端的电位，有利于降低功耗。

上述以驱动模块1包括的晶体管为P型晶体管为例，当驱动模块1包括的晶体管为N型晶体管时，与上述过程的原理相同。具体的，驱动模块1包括的晶体管为N型晶体管时，第一晶体管T1为N型晶体管，第二晶体管T2为P型晶体管。第一晶体管T1为N型晶体管，可以降低驱动模块1的控制端的漏电，维持驱动模块1控制端电位的稳定。且，因第二晶体管T2关断时，第一晶体管T1已关断，将第二晶体管T2与驱动模块1的控制端之间的连接断开，使得第二晶体管T2关断时，第二晶体管T2的栅极由低电平跳变为高电平时，不会抬高驱动模块1的控制端的电位。同时，第一晶体管T1关断时，其栅极由高电平跳变为低电平，电位跳变将驱动模块1的控制端的电位降低。因在进行黑画面显示时，驱动模块1的控制端需写入低电平以关断驱动模块，第一晶体管T1早于第二晶体管T2关断，可以避免抬高驱动模块1的控制端的电位，同时第一晶体管T1关断时还能降低驱动模块1的控制端的电位，有利于降低功耗。

继续参考图2，可选的，在显示的一帧内，在补偿模块3导通的阶段，第二晶体管T2的导通时间大于第一晶体管T1的导通时间。

在补偿模块3导通的阶段，即上述所述的数据写入和阈值补偿阶段，第一晶体管T1和第二晶体管T2均需导通，以使导通的第一晶体管T1和第二晶体管T2将含有阈值电压信息的数据电压传输至驱动模块1的控制端。而在显示的一帧内，第一晶体管T1早于第二晶体管T2关断，可设置在第一晶体管T1关断后的设定时间后关断第二晶体管T2。因此，设定第二晶体管T2的导通时间大于第一晶体管T1的导通时间，可以使得第一晶体管T1完全关断后，再关断第二晶体管T2，避免关断第二晶体管T2时对驱动模块1的控制端的电位的影响。

图3为本发明实施例提供的另一种像素电路的结构示意图，参考图3，可选的，像素电路还包括存储模块7和第一初始化模块8，存储模块7连接驱动模块1，用于存储数据电压；

第一初始化模块8用于根据第一扫描线S1上的信号将第一初始化信号线Vref1提供的第一初始化电压写入驱动模块1的控制端。

第一发光控制模块5连接于第一电源线Vdd和驱动模块1的第二端之间，第二发光控制模块6连接于驱动模块1的第一端与发光模块4的第一端之间。第一发光控制模块5和第二发光控制模块6的控制端连接发光控制信号线EM。第一发光控制模块5和第二发光控制模块6用于根据发光控制信号线EM上的信号导通或关断。第一初始化模块8连接于第一初始化信号线Vref1和驱动模块1的控制端之间，第一初始化模块8的控制端连接第一扫描线S1，第一初始化模块8用于根据第一扫描线S1上的信号导通或关断,并在导通时，将第一初始化信号线Vref1与驱动模块1的控制端之间连通，以将第一初始化电压写入驱动模块1的控制端，实现对驱动模块1的初始化。

继续参考图3，可选的，像素电路还包括第二初始化模块9和第三初始化模块10，第二初始化模块9连接于第二初始化信号线Vref2和发光模块4的第一端之间，第二初始化模块9用于根据第二扫描线S2的信号将第二初始化信号线Vref2提供的第二初始化电压写入发光模块4的第一端；

第三初始化模块10连接于第三初始化信号线Vref3和驱动模块1的第二端之间，第三初始化模块10用于根据第二扫描线S2的信号将第三初始化信号线Vref3提供的第三初始化电压写入驱动模块1的第二端。

第二初始化模块9用于根据第二扫描线S2的信号导通或关断，并在导通时将第二初始化信号线Vref2和发光模块4的第一端之间连通，以将第二初始化电压写入发光模块4的第一端，实现对发光模块4的初始化。第三初始化模块10用于根据第二扫描线S2的信号导通或关断，并在导通时，将第三初始化信号线Vref3和驱动模块1的第二端之间连通，以将第三初始化电压写入驱动模块1的第二端。

本发明实施例还提供了一种像素电路的具体结构，图4为本发明实施例提供的另一种像素电路的结构示意图，图4对应为图3的一种具体结构，参考图3和图4，可选的，存储模块7包括存储电容Cst，第一发光控制模块5包括第三晶体管T3，第二发光控制模块6包括第四晶体管T4，第一初始化模块8包括第五晶体管T5；

第三晶体管T3的第一极连接第一电源线Vdd，第三晶体管T3的第二极连接驱动模块1的第二端，第三晶体管T3的栅极连接发光控制信号线EM；

第四晶体管T4的第一极连接驱动模块1的第一端，第四晶体管T4的第二极连接发光模块4的第一端，第四晶体管T4的栅极连接发光控制信号线EM，发光模块4的第二端连接第二电源线Vss；

第五晶体管T5的第一极与第一初始化信号线Vref1连接，第五晶体管T5的第二极与驱动模块1的控制端连接，第五晶体管T5的栅极与第一扫描线S1连接；

存储电容Cst的第一端与第一电源线Vdd连接，存储电容Cst的第二端与驱动模块1的控制端连接。

第三晶体管T3和第四晶体管T4可以为N型晶体管，可以为P型晶体管。示例性的，第三晶体管T3和第四晶体管T4均为P型晶体管，发光控制信号线EM的信号为低电平时，控制第三晶体管T3和第四晶体管T4导通，发光控制信号线EM的信号为高电平时，控制第三晶体管T3和第四晶体管T4关断。第五晶体管T5可以为N型晶体管，也可以为P型晶体管，本实施例中为N型晶体管，可以为氧化物晶体管，降低漏电，有利于维持驱动模块1的控制端电位的稳定。第一扫描线S1上的信号为高电平，控制第五晶体管T5导通，第一扫描线S1上的信号为低电平，控制第五晶体管T5关断。

继续参考图3和图4，可选的，第二初始化模块9包括第六晶体管T6，第三初始化模块10包括第七晶体管T7；

第六晶体管T6的第一极连接第二初始化信号线Vref2，第六晶体管T6的第二极连接发光模块4的第一端，第六晶体管T6的栅极连接第二扫描线S2；

第七晶体管T7的第一极连接第三初始化信号线Vref3，第七晶体管T7的第二极连接驱动模块1的第二端，第七晶体管T7的栅极连接第二扫描线S2。

第六晶体管T6可以为N型晶体管，也可以为P型晶体管。第七晶体管T7可以为N型晶体管，也可以为P型晶体管。本实施例中示例性示出，第六晶体管T6和第七晶体管T7均为P型晶体管。第二扫描线S2上的信号为低电平时，控制第六晶体管T6和第七晶体管T7导通，第二扫描线S2上的信号为高电平时，控制第六晶体管T6和第七晶体管T7关断。

数据写入模块2包括第八晶体管T8，驱动模块1包括第九晶体管T9；

第八晶体管T8的第一极连接数据线Vdata，第八晶体管T8的第二极连接第九晶体管T9的第一极，第八晶体管T8的栅极连接第三扫描线S3；

第九晶体管T9的第二极连接第二晶体管T2的第一极，第二晶体管T2的第二极连接第一晶体管T1的第一极，第二晶体管T2的栅极连接第四扫描线S4，第一晶体管T1的第二极连接第九晶体管T9的栅极，第一晶体管T1的栅极连接第三扫描线S3。

第九晶体管T9的第一极作为驱动模块1的第二端，第九晶体管T9的第二极作为驱动模块1的第二端，第九晶体管T9的栅极作为驱动模块1的控制端。第八晶体管T8和第九晶体管可以为N型晶体管，可以为P型晶体管，本实施例中示例性示出第八晶体管T8和第九晶体管T9均为P型晶体管,第三扫描线S3上的信号为高电平时，控制第八晶体管T8和第一晶体管T1关断，第三扫描线S3上的信号为低电平时，控制第八晶体管T8和第一晶体管T1关断。第四扫描线S4上的信号为高电平时，控制第一晶体管T1导通，第四扫描线S4上的信号为低电平时，控制第二晶体管T2关断，第四扫描线S4上的信号为高电平时，控制第二晶体管T2导通。

图5为本发明实施例提供的一种像素电路的驱动时序图，图5所示的驱动时序图适用于图3和图4的像素电路，参考图3-图5，像素电路的工作过程包括第一初始化阶段t1、数据写入和阈值补偿阶段t2、第二初始化阶段t3和发光阶段t4。

在第一初始化阶段t1，发光控制信号线EM、第一扫描线S1、第二扫描线S2和第三扫描线S3上的信号为高电平，第四扫描线S4上的信号为低电平。发光控制信号线EM上的信号控制第一发光控制模块5也即第三晶体管T3、第二发光控制模块6也即第四晶体管T4关断。第二扫描线S2上的信号控制第二初始化模块9也即第六晶体管T6和第三初始化模块10也即第七晶体管T7关断。第三扫描线S3上的信号控制数据写入模块2也即第八晶体管T8、第一晶体管T1关断。第四扫描线S4上的信号控制第二晶体管T2关断。第一扫描线S1上的信号控制第一初始化模块8也即第五晶体管T5导通，导通的第五晶体管T5将第一初始化电压传输至第九晶体管T9的栅极，实现对第九晶体管T9栅极的初始化。

在数据写入和阈值补偿阶段t2，发光控制信号线EM上的信号、第二扫描线S2上的信号和第四扫描线S4上的信号为高电平，第一扫描线S1上的信号和第三扫描线S3上的信号为低电平。发光控制信号线EM上的信号控制第一发光控制模块5也即第三晶体管T3、第二发光控制模块6也即第四晶体管T4关断。第一扫描线S1上的信号控制第一初始化模块8也即第五晶体管T5关断。第二扫描线S2上的信号控制第二初始化模块9也即第六晶体管T6和第三初始化模块10也即第七晶体管T7关断。第三扫描线S3上的信号控制数据写入模块2也即第八晶体管T8、第一晶体管T1导通。第四扫描线S4上的信号控制第二晶体管T2导通。导通的第八晶体管T8将数据电压传输至第九晶体管T9的第一极。第九晶体管T9的第一极的电压向自身第二极充电。导通的第一晶体管T1和第二晶体管T2将第九晶体管T9第二极的电压传输至第九晶体管T9的栅极，直至第九晶体管T9的栅极电压充电至数据电压与第九晶体管T9的阈值电压之差。第八晶体管T8为P型晶体管，具体可以为低温多晶硅晶体管，可以加速数据写入的速率，有利于高刷新频率的实现。第二晶体管T2为N型晶体管，具体为氧化物晶体管，可以减小第九晶体管T9栅极的漏电，有利于实现低刷新频率的显示，进而使得本实施例中像素电路可实现高刷新频率和低刷新频率的显示。

在数据写入和阈值补偿阶段t2结束时刻，第三扫描线S3上的信号为高电平控制第一晶体管T1关断，第四扫描线S4上的信号为高电平控制第二晶体管T2导通，第一晶体管T1早于第二晶体管T2关断。第二晶体管T2关断时，其栅极发生高电平至低电平的跳变，若此时第一晶体管T1导通，第二晶体管T2栅极电位的跳变会拉低第九晶体管T9的栅极电压，导致在显示黑画面关断第九晶体管T9时，需要更高的数据电压。而本实施例中，第一晶体管T1早于第二晶体管T2关断，可以避免第二晶体管T2栅极电位的跳变对第九晶体管T9的栅极电位的影响，且第二晶体管T2关断时，其栅极电位从低电平跳变至高电平，进而抬高第九晶体管T9的栅极电位，进一步减小关断第九晶体管T9时所需写入的数据电压的大小，降低功耗。

在第二初始化阶段t3，发光控制信号线EM上的信号和第三扫描线S3上的信号为高电平，第一扫描线S1上的信号、第二扫描线S2上的信号和第四扫描线S4上的信号为低电平。发光控制信号线EM上的信号控制第一发光控制模块5也即第三晶体管T3、第二发光控制模块6也即第四晶体管T4关断。第一扫描线S1上的信号控制第一初始化模块8也即第五晶体管T5关断。第三扫描线S3上的信号控制数据写入模块2也即第八晶体管T8、第一晶体管T1关断。第四扫描线S4上的信号控制第二晶体管T2关断。第二扫描线S2上的信号控制第二初始化模块9也即第六晶体管T6和第三初始化模块10也即第七晶体管T7导通，导通的第六晶体管T6将第二初始化电压传输至发光模块4的第一端，实现对发光模块4的初始化，避免上一帧存留的电荷对本帧发光的影响。导通的第七晶体管T7将第三初始化电压传输至第九晶体管T9的第一极，实现对第九晶体管T9第一极的初始化。

在发光阶段t4，第二扫描线S2上的信号和第三扫描线S3上的信号为高电平，发光控制信号线EM上的信号、第一扫描线S1上的信号和第四扫描线S4上的信号为低电平。第一扫描线S1上的信号控制第一初始化模块8也即第五晶体管T5关断。第二扫描线S2上的信号控制第二初始化模块9也即第六晶体管T6和第三初始化模块10也即第七晶体管T7关断。第三扫描线S3上的信号控制数据写入模块2也即第八晶体管T8、第一晶体管T1关断。第四扫描线S4上的信号控制第二晶体管T2关断。发光控制信号线EM上的信号控制第一发光控制模块5也即第三晶体管T3、第二发光控制模块6也即第四晶体管T4导通，导通的第三晶体管T3将第一电源线Vdd提供的第一电源电压传输至第九晶体管T9的第一极，第九晶体管T9根据其第一极和栅极的电压生成驱动电流，并经导通的第四晶体管T4传输至发光模块4的第一端，驱动发光模块4发光。

本发明实施例还提供了一种像素电路的驱动方法，图6为本发明实施例提供的一种像素电路的驱动方法的流程图，参考图6，像素电路的驱动方法，用于驱动上述的像素电路；像素电路的工作过程包括数据写入和阈值补偿阶段、发光阶段；

像素电路的驱动方法包括：

S10：在数据写入和阈值补偿阶段，控制数据写入模块、第一晶体管和第二晶体管导通，以将数据电压传输至驱动模块，并将含有驱动模块的阈值电压信息的数据电压传输至驱动模块的控制端，且在数据写入和阈值补偿阶段结束时，控制第一晶体管早于第二晶体管关断。

以图2所示的像素电路为例，在数据写入和阈值补偿阶段，控制数据写入模块2导通，导通的数据写入模块2将数据电压传输至驱动模块1的第二端。驱动模块1的第一端向自身第二端充电。且控制第一晶体管T1和第二晶体管T2导通，以将驱动模块1的第二端的电压传输至驱动模块1的控制端。在数据写入和阈值补偿阶段结束时，控制第一晶体管T1早于第二晶体管关断T2，可以避免第二晶体管T2关断时，其栅极电位的跳变拉低驱动模块1的控制端的电位。

S20：在发光阶段，控制第一晶体管、第二晶体管和数据写入模块关断；发光模块4根据数据电压发光。

驱动模块1根据数据电压生成驱动电流，驱动发光模块4发光。

像素电路的驱动方法具备的有益效果与像素电路具备的有益效果相同，在此不再赘述。

可选的，参考图3和图5，第一晶体管T1的栅极连接第三扫描线S3，第二晶体管T2的栅极连接第四扫描线S4；像素电路的驱动方法包括：

驱动模块1包括的晶体管为P型晶体管时，在显示的一帧内，第三扫描线S3的下降沿和上升沿均位于第四扫描线S4的信号为高电平的时段内；

驱动模块1包括的晶体管为N型晶体管时，在显示的一帧内，第三扫描线S3的下降沿和上升沿均位于第四扫描线S4的信号为低电平的时段内。

以驱动模块1包括的晶体管为P型晶体管为例，第一晶体管T1为P型晶体管，第二晶体管T2为N型晶体管。第三扫描线S3的下降沿位于第四扫描线S4的信号为高电平的时段内，也即控制第二晶体管T2早于第一晶体管T1导通，提前导通第二晶体管T2，以便在数据写入和阈值补偿阶段t2，可以经导通的第一晶体管T1和第二晶体管T2向驱动模块1的控制端传输补偿电压。第三扫描线S3的上升沿位于第四扫描线S4的信号为高电平的时段内，也即控制第一晶体管T1早于第二晶体管T2关断，可以避免第二晶体管T2关断时，其栅极电位的跳变拉低驱动模块1的控制端的电位。

可选的，在像素电路还包括第一初始化模块，第二初始化模块和第三初始化模块，第一初始化模块连接于第一初始化信号线和驱动模块的控制端之间，第二初始化模块连接于第二初始化信号线和发光模块的第一端之间，第三初始化模块连接于第三初始化信号线和驱动模块的第二端之间。像素电路的工作过程还包第一初始化阶段和第二初始化阶段，其中，第一初始化阶段位于数据写入和阈值补偿阶段之前，第二初始化阶段位于数据写入和阈值补偿阶段、发光阶段之间，像素电路的驱动方法还包括：

在第一初始化阶段，控制第一初始化模块导通，以将第一初始化电压写入驱动模块的控制端；

在第二初始化阶段，控制第二初始化模块导通，以将第二初始化电压写入发光模块的第一端，控制第三初始化模块导通，以将第三初始化电压写入驱动模块的第二端。

本发明实施例还提供了一种显示面板，包括上述的像素电路。显示面板具备的有益效果与像素电路具备的有益效果相同，在此不再赘述。

本发明实施例还提供了一种显示装置，图7为发明实施例提供的一种显示装置的结构示意图，参考图7，显示装置01包括上述的显示面板02，显示装置01可以为图7所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本发明实施例对此不作特殊限定。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动模块、数据写入模块、补偿模块和发光模块；

所述驱动模块用于根据自身控制端的电压输出驱动电流，驱动所述发光模块发光；

所述数据写入模块用于将数据电压传输至所述驱动模块；

所述补偿模块包括串联的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管依次串联连接于所述驱动模块的控制端和第一端之间，所述驱动模块包括晶体管，所述第一晶体管的类型与所述驱动模块包括的晶体管的类型相同，所述第二晶体管的类型与所述第一晶体管的类型不同，所述补偿模块用于将含有驱动模块的阈值电压信息的数据电压传输至所述驱动模块的控制端，且在所述补偿模块关断过程中，所述第一晶体管早于所述第二晶体管关断。

2.根据权利要求1所述的像素电路，其特征在于，在显示的一帧内，在所述补偿模块导通的阶段，所述第二晶体管的导通时间大于所述第一晶体管的导通时间。

3.根据权利要求1所述的像素电路，其特征在于，还包括存储模块、第一发光控制模块、第二发光控制模块和第一初始化模块，所述存储模块连接所述驱动模块，用于存储所述数据电压；

所述第一发光控制模块、所述驱动模块、所述第二发光控制模块和所述发光模块依次连接于第一电源线和第二电源线之间；

所述第一初始化模块用于根据第一扫描线上的信号将第一初始化信号线提供的第一初始化电压写入所述驱动模块的控制端。

4.根据权利要求3所述的像素电路，其特征在于，所述存储模块包括存储电容，所述第一发光控制模块包括第三晶体管，所述第二发光控制模块包括第四晶体管，所述第一初始化模块包括第五晶体管；

所述第三晶体管的第一极连接所述第一电源线，所述第三晶体管的第二极连接所述驱动模块的第二端，所述第三晶体管的栅极连接所述发光控制信号线；

所述第四晶体管的第一极连接所述驱动模块的第一端，所述第四晶体管的第二极连接所述发光模块的第一端，所述第四晶体管的栅极连接所述发光控制信号线，所述发光模块的第二端连接所述第二电源线；

所述第五晶体管的第一极与所述第一初始化信号线连接，所述第五晶体管的第二极与所述驱动模块的控制端连接，所述第五晶体管的栅极与所述第一扫描线连接；

所述存储电容的第一端与所述第一电源线连接，所述存储电容的第二端与所述驱动模块的控制端连接。

5.根据权利要求1-4中任一项所述的像素电路，其特征在于，还包括：第二初始化模块和第三初始化模块，所述第二初始化模块连接于第二初始化信号线和所述发光模块的第一端之间，所述第二初始化模块用于根据第二扫描线的信号将所述第二初始化信号线提供的第二初始化电压写入所述发光模块的第一端；

所述第三初始化模块连接于第三初始化信号线和所述驱动模块的第二端之间，所述第三初始化模块用于根据所述第二扫描线的信号将所述第三初始化信号线提供的第三初始化电压写入所述驱动模块的第二端。

6.根据权利要求5所述的像素电路，其特征在于，所述第二初始化模块包括第六晶体管，所述第三初始化模块包括第七晶体管；

所述第六晶体管的第一极连接第二初始化信号线，所述第六晶体管的第二极连接所述发光模块的第一端，所述第六晶体管的栅极连接所述第二扫描线；

所述第七晶体管的第一极连接所述第三初始化信号线，所述第七晶体管的第二极连接所述驱动模块的第二端，所述第七晶体管的栅极连接所述第二扫描线。

7.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块包括第八晶体管，所述驱动模块包括第九晶体管；

所述第八晶体管的第一极连接数据线，所述第八晶体管的第二极连接所述第九晶体管的第一极，所述第八晶体管的栅极连接第三扫描线；

所述第九晶体管的第二极连接所述第二晶体管的第一极，所述第二晶体管的第二极连接所述第一晶体管的第一极，所述第二晶体管的栅极连接第四扫描线，所述第一晶体管的第二极连接所述第九晶体管的栅极，所述第一晶体管的栅极连接所述第三扫描线。

8.一种像素电路的驱动方法，其特征在于，用于驱动权利要求1-7任一项所述的像素电路；所述像素电路的工作过程包括数据写入和阈值补偿阶段、发光阶段；

所述像素电路的驱动方法包括：

在数据写入和阈值补偿阶段，控制所述数据写入模块、所述第一晶体管和所述第二晶体管导通，以将数据电压传输至所述驱动模块，并将含有驱动模块的阈值电压信息的数据电压传输至所述驱动模块的控制端，且在所述数据写入和阈值补偿阶段结束时，控制所述第一晶体管早于所述第二晶体管关断；

在发光阶段，控制所述第一晶体管、所述第二晶体管关断和数据写入模块关断；所述发光模块根据所述数据电压发光。

9.根据权利要求8所述的像素电路的驱动方法，其特征在于，所述第一晶体管的栅极连接第三扫描线，所述第二晶体管的栅极连接第四扫描线；所述像素电路的驱动方法包括：

所述驱动模块包括的晶体管为P型晶体管时，在显示的一帧内，所述第三扫描线的下降沿和上升沿均位于所述第四扫描线的信号为高电平的时段内；

所述驱动模块包括的晶体管为N型晶体管时，在显示的一帧内，所述第三扫描线的下降沿和上升沿均位于所述第四扫描线的信号为低电平的时段内。

10.一种显示面板，其特征在于，包括权利要求1-7任一项所述的像素电路。

Images