CN114882837A - 像素驱动电路、控制方法、显示屏及显示设备 - Google Patents

Abstract

本申请实施例公开了一种像素驱动电路、控制方法、显示屏及显示设备，该电路包括驱动晶体管，包括控制极、第一极及第二极；第一初始化晶体管，第一初始化晶体管的第一极与驱动晶体管的控制极连接，响应于数据刷新阶段的导通信号，对驱动晶体管的控制极进行初始化；第二初始化晶体管，第二初始化晶体管的第一极与驱动晶体管的第一极连接，响应于数据刷新阶段的第一初始化电压信号，对驱动晶体管的第一极进行初始化；第三初始化晶体管，第三初始化晶体管的第二极与驱动晶体管的第二极连接，响应于数据刷新阶段的第二初始化电压信号，对驱动晶体管的第二极进行初始化。实施该电路，有效缓解了显示屏在数据刷新阶段的拖影与短残问题。

Description

像素驱动电路、控制方法、显示屏及显示设备

技术领域

本申请涉及显示技术领域，尤其涉及一种像素驱动电路、控制方法、显示屏及显示设备。

背景技术

通常情况下，显示屏在显示上一帧画面时，每一行的驱动晶体管的电压往往皆不尽相同，从而导致每一行的驱动晶体管的状态不一致，这往往会使得显示屏在数据刷新阶段存在拖影与短残的问题。

发明内容

本申请实施例提供了一种像素驱动电路、控制方法、显示屏及显示设备，可以有效缓解显示屏在数据刷新阶段的拖影与短残的问题。

本申请实施例第一方面提供了一种像素驱动电路，所述像素驱动电路包括：

驱动晶体管，包括控制极、第一极及第二极；

第一初始化晶体管，所述第一初始化晶体管的第一极与所述驱动晶体管的控制极连接，响应于数据刷新阶段的导通信号，对所述驱动晶体管的控制极进行初始化；

第二初始化晶体管，所述第二初始化晶体管的第一极与所述驱动晶体管的第一极连接，响应于所述数据刷新阶段的第一初始化电压信号，对所述驱动晶体管的第一极进行初始化；

第三初始化晶体管，所述第三初始化晶体管的第二极与所述驱动晶体管的第二极连接，响应于所述数据刷新阶段的第二初始化电压信号，对所述驱动晶体管的第二极进行初始化。

本申请实施例第二方面提供了一种像素驱动电路的控制方法，应用于像素驱动电路，所述方法包括：

在所述像素驱动电路处于数据刷新阶段的过程中，分别向第二初始化晶体管和第三初始化晶体管输入第一初始化电压信号和第二初始化电压信号，以使得所述第二初始化晶体管根据所述第一初始化电压信号对驱动晶体管的第一极进行初始化，以及所述第三初始化晶体管根据所述第二初始化电压信号对所述驱动晶体管的第二极进行初始化，以及控制所述第一初始化晶体管导通，以利用流经所述第二初始化晶体管的所述第一初始化电压信号或者，流经所述第三初始化晶体管的所述第二初始化电压信号，对所述驱动晶体管的控制极进行初始化。

本申请实施例第三方面提供了一种显示屏，包括：

如第一方面公开的所述的像素驱动电路；

发光器件，与所述像素驱动电路连接，用于接收所述像素驱动电路输出的驱动电流，并在所述驱动电流的控制下发光。

本申请实施例第四方面提供了一种显示设备，所述显示设备包括第三方面所述的显示屏。

从以上技术方案可以看出，本申请实施例具有以下优点：

本申请实施例公开的像素驱动电路包括驱动晶体管，包括控制极、第一极及第二极；第一初始化晶体管，第一初始化晶体管的第一极与驱动晶体管的控制极连接，响应于数据刷新阶段的导通信号，对驱动晶体管的控制极进行初始化；第二初始化晶体管，第二初始化晶体管的第一极与驱动晶体管的第一极连接，响应于数据刷新阶段的第一初始化电压信号，对驱动晶体管的第一极进行初始化；第三初始化晶体管，第三初始化晶体管的第二极与驱动晶体管的第二极连接，响应于数据刷新阶段的第二初始化电压信号，对驱动晶体管的第二极进行初始化。在数据刷新阶段通过第一初始化晶体管、第二初始化晶体管及第三初始化晶体管，对驱动晶体管的第一极、第二极及控制极进行初始化，使得每行的各个驱动晶体管的状态尽可能的保持一致，可以有效缓解显示屏在数据刷新阶段的拖影与短残的问题。

附图说明

为了更清楚地说明本申请实施例技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，还可以根据这些附图获得其它的附图。

图1是本申请实施例公开的像素驱动电路的一种示意图；

图2是本申请实施例公开的像素驱动电路的另一种示意图；

图3是一行中的任两个驱动晶体管T0的缺陷态变化图示；

图4是本申请实施例公开的像素驱动电路的又一种示意图；

图5A是本申请实施例公开的像素驱动电路在数据刷新阶段的一种时序图；

图5B是本申请实施例公开的像素驱动电路在数据刷新阶段的另一种时序图；

图5C是本申请实施例公开的一种显示设备的工作模式的示意图；

图5D是刷新率为40Hz，未初始化驱动晶体管T0时发光器件OLED的亮度变化图示；

图5E是刷新率为40Hz，初始化驱动晶体管T0后发光器件OLED的亮度变化图示；

图5F是本申请实施例公开的像素驱动电路在数据保持阶段的一种时序图。

具体实施方式

为了便于理解本申请实施例，下面将参照相关附图对本申请实施例进行更全面的描述。附图中给出了本申请实施例的首选实施例。但是，本申请实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请实施例的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请实施例的技术领域的技术人员通常理解的含义相同。本文中在本申请实施例的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请实施例。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在本申请实施例的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一初始化晶体管称为第二初始化晶体管，且类似地，可将第二初始化晶体管称为第一初始化晶体管。第一初始化晶体管和第二初始化晶体管两者都是晶体管，但其不是同一晶体管。

本申请的说明书和权利要求书中的“连接”均为电性连接，本申请所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本申请实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本申请实施例的像素驱动电路用于驱动显示设备中的发光器件发光，以使显示设备显示画面。显示设备可以为智能手机、平板电脑、游戏设备、增强现实(AugmentedReality，AR)设备、笔记本、桌面计算设备、可穿戴设备等。为了方便理解，下面以显示设备为手机进行举例说明。

本申请实施例中的发光器件可以是但不限于有机发光二极管(Organic light-emitting diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)和微米级发光二极管(Micro LED)、亚毫米发光二极管(mini LED)等。需要说明的是，本申请各实施例均以发光器件为有机发光二极管OLED为例进行说明。

本申请实施例中的数据刷新阶段指的是显示屏更新显示画面的阶段，数据保持阶段指的是驱动晶体管T0继续保持数据刷新阶段时输出的驱动电流，驱动发光器件OLED稳定发光的阶段。

本申请实施例公开的数据刷新阶段可以包括针对化驱动晶体管T0的初始化阶段、数据写入阶段及发光阶段。其中，该初始化阶段用于对驱动晶体管T0的第一极、第二极及控制极进行初始化。数据写入阶段处于针对化驱动晶体管T0的初始化阶段之后，用于存储发光阶段所需的数据信号电压。发光阶段处于数据写入阶段之后，用于利用驱动晶体管T0输出的驱动电流驱动发光器件OLED发光。

需要说明的是，关于像素驱动电路在数据刷新阶段(初始化阶段、数据写入阶段、发光阶段)及数据保持阶段的具体工作状态，请详细参照下述描述。

请参阅图1，图1是本申请实施例公开的像素驱动电路的一种示意图。如图1所示像素驱动电路包括驱动晶体管T0、第一初始化晶体管T1、第二初始化晶体管T2、第三初始化晶体管T3及发光器件OLED。其中，驱动晶体管T0的控制极连接第一初始化晶体管T1的第一极，驱动晶体管T0的第一极分别连接第一初始化晶体管T1的第二极、第二初始化晶体管T2的第一极及发光器件OLED的阳极，驱动晶体管T0的第二极连接第三初始化晶体管T3的第二极，发光器件OLED的阴极接地ELVSS。

驱动晶体管T0的第一极，用于在数据刷新阶段和数据保持阶段，将生成的驱动电流输入至发光器件OLED的阳极，以使发光器件OLED发光。

其中，驱动晶体管T0的第一极在数据刷新阶段，将生成的驱动电流输入至发光器件OLED的阳极，指的是驱动晶体管T0的第一极在发光阶段，将生成的驱动电流输入至发光器件OLED的阳极。

下面结合图1，对上述初始化阶段进行详细说明：

第二初始化晶体管T2，响应于数据刷新阶段的第一初始化电压信号vint1，对驱动晶体管T0的第一极进行初始化。

需要说明的是，第二初始化晶体管T2的第二极在数据刷新阶段接收第一初始化电压信号vint1，同时，第二初始化晶体管T2的控制极在第一扫描信号scan1的作用下产生导通信号，以使第二初始化晶体管T2的第一极和第二极导通，这样，第一初始化电压信号vint1可以从第二初始化晶体管T2的第二极到达第二初始化晶体管T2的第一极，也即驱动晶体管T0的第一极，从而实现了对驱动晶体管T0的第一极的初始化。

第三初始化晶体管T3，响应于数据刷新阶段的第二初始化电压信号vint2，对驱动晶体管T0的第二极进行初始化。

需要说明的是，第三初始化晶体管T3的第一极可以在数据刷新阶段接收第二初始化电压信号vint2，同时，第三初始化晶体管T3的控制极在第三扫描信号scan3的作用下产生导通信号，以使第三初始化晶体管T3的第一极和第二极导通，这样第二初始化电压信号vint2可以由第三初始化晶体管T3的第一极到达第三初始化晶体管T3的第二极，也即驱动晶体管T0的第二极，从而实现了对驱动晶体管T0的第二极的初始化。

可选的，第二初始化电压信号vint为0V或5V。

第一初始化晶体管T1，响应于数据刷新阶段的导通信号，对驱动晶体管T0的控制极进行初始化。

需要说明的是，在数据刷新阶段，第一初始化晶体管T1的控制极在第二扫描信号scan2的作用下产生导通信号，以使第一初始化晶体管T1的第一极和第二极导通，这样，可以在流经驱动晶体管T0的第一极的第一初始化电压信号vint1的作用；或者，在流经驱动晶体管T0的第二极的第一初始化电压信号vint2的作用下，实现对驱动晶体管T0的控制极的初始化。

通过实施图1公开的像素驱动电路，在数据刷新阶段通过第一初始化晶体管、第二初始化晶体管及第三初始化晶体管，对驱动晶体管的第一极、第二极及控制极进行初始化，使得每行的各个驱动晶体管的状态尽可能的保持一致，可以有效缓解显示屏在数据刷新阶段的拖影与短残问题。

请参阅图2，图2是本申请实施例公开的像素驱动电路的另一种示意图。如图2所示的像素驱动电路是对图1所示的像素驱动电路的优化。图2所示的像素驱动电路除了如图1所示的器件之外，还包括第四初始化晶体管T4，第四初始化晶体管T4的第一极连接发光器件OLED的阳极。

第四初始化晶体管T4，响应于数据刷新阶段的第三初始化电压信号vint3，对发光器件OLED的阳极进行初始化。

其中，第四初始化晶体管T4的第二极接收第三初始化电压信号vint3，同时，第四初始化晶体管T4的控制极在第四扫描信号scan4的作用下产生导通信号，以使第四初始化晶体管T4的第二极和第一极导通，这样，第三初始化电压信号vint3可以由第四初始化晶体管T4的第二极到达第四初始化晶体管T4的第一极，也即发光器件OLED的阳极，从而实现对发光器件OLED的阳极的初始化，可以提高数据刷新阶段显示屏上各行对应的发光器件OLED的阳极电荷的一致性，有利于提高各行对应的发光器件OLED亮度的可靠性。

可选的，第四初始化晶体管T4响应于数据刷新阶段的第三初始化电压信号vint3，对发光器件OLED的阳极进行初始化指的可以是，第四初始化晶体管T4响应于上述初始化阶段的第三初始化电压信号vint3，对发光器件OLED的阳极进行初始化。可以理解的是，针对发光器件OLED的初始化可以与驱动晶体管T0的初始化同步进行，有利于节省像素驱动电路初始化的时间。

在一些实施例中，第三初始化电压信号vint3为-2V-7V。

在一些实施例中，上述初始化阶段可包括第一初始化阶段和第二初始化阶段，第二初始化阶段处于第一初始化阶段之后。

第二初始化晶体管T2，用于响应于第二初始化阶段的第一初始化电压信号vint1，对驱动晶体管T0的第一极进行初始化；

第一初始化晶体管T1，用于响应于第一初始化阶段和第二初始化阶段的导通信号，对驱动晶体管T0的控制极进行初始化；

第三初始化晶体管T3，用于响应于第一初始化阶段和第二初始化阶段的第二初始化电压信号vint2，对驱动晶体管T0的第二极进行初始化。

下面结合图2所示的像素驱动电路，对第一初始化阶段和第二初始化阶段分别进行说明：

在第一初始化阶段像素驱动电路的工作状态为：第一初始化晶体管T1、驱动晶体管T0及第三初始化晶体管T3均导通。此时，驱动晶体管T0的第二极的电压为第三初始化晶体管T3接收到的第二初始化电压信号vint2，同时，驱动晶体管T0处于二极管工作状态，驱动晶体管T0的第一极和控制极的电压均可为第一目标电压，从而完成了对驱动晶体管T0初始化。其中，第一目标电压由第二初始化电压信号vint2加上驱动晶体管T0的阈值电压得到。需要说明的是，经过第一初始化阶段，可以使显示屏上各行的驱动晶体管T0的缺陷态的一致性更高。

在第二初始化阶段像素驱动电路的工作状态为：第一初始化晶体管T1、第二初始化晶体管T2、驱动晶体管T0及第三初始化晶体管T3均导通。此时，驱动晶体管T0的第二极的电压为第三初始化晶体管T3接收到的第二初始化电压信号vint2，驱动晶体管T0的第一极和控制极的电压均为第二初始化晶体管T2接收到的第一初始化电压信号vint1。需要说明的是，在第一初始化阶段的基础上，继续在第二初始化阶段再次初始化驱动晶体管T0，可以进一步降低各行的驱动晶体管T0的缺陷态的数量，从而进一步有效缓解显示屏在数据刷新阶段的拖影与短残的问题。

在一些实施例中，第一初始化电压信号vint1的电压为-2V-6V。

下面结合图3，以一行中的任两个驱动晶体管T0的缺陷态变化为例进行说明。由于在显示上一帧画面时这两个驱动晶体管T0的驱动电流不同，因此这两个驱动晶体管T0的缺陷态情况存在差异。经过第一初始化阶段之后，这两个驱动晶体管T0的缺陷态情况可以保持一致，再经过第二初始化阶段之后，这两个驱动晶体管T0的缺陷态的状况可以极大的被改善。

在一些实施例中，第四初始化晶体管T4，响应于第一初始化阶段和第二初始化阶段的第三初始化电压信号vint3，对发光器件OLED的阳极进行初始化。可以理解的是，第四初始化晶体管T4在第一初始化阶段和第二初始化阶段均导通，以初始化发光器件OLED的阳极。

进一步的，在第一初始化阶段像素驱动电路的工作状态为：第一初始化晶体管T1、驱动晶体管T0、第三初始化晶体管T3及第四初始化晶体管T4均导通。在第二初始化阶段像素驱动电路的工作状态为：第一初始化晶体管T1、第二初始化晶体管T2、驱动晶体管T0、第三初始化晶体管T3及第四初始化晶体管T4均导通。

在一些实施例中，第三初始化晶体管T3和第四初始化晶体管T4可在同一或不同扫描信号的作用下导通或关断。也即，第三扫描信号scan3和第四扫描信号scan4可以为同一扫描信号，也可为不同扫描信号。

通过实施图2所示的像素驱动电路，一方面，在数据刷新阶段通过第一初始化晶体管、第二初始化晶体管及第三初始化晶体管，对驱动晶体管的第一极、第二极及控制极进行初始化，使得每行的各个驱动晶体管的状态尽可能的保持一致，可以有效缓解显示屏在数据刷新阶段的拖影与短残问题。另一方面，还可以在数据刷新阶段对发光器件的阳极的初始化，以提高显示屏各行对应的发光器件的阳极电荷的一致性，有利于保证发光器件亮度的可靠性。

请参阅图4，图4是本申请实施例公开的像素驱动电路的又一种示意图。如图4所示的像素驱动电路还可以包括第五晶体管T5、存储电容C、第六晶体管T6以及第七晶体管T7。

其中，第五晶体管T5的第一极连接驱动晶体管T0的第二极，第五晶体管T5，响应于数据写入阶段的数据写入信号，将数据信号data写入驱动晶体管T0的第二极。

需要说明的是，在数据写入阶段，第五晶体管T5的第二极接收数据信号data，且第五晶体管T5的控制极在第五扫描信号scan5的作用下产生导通信号，以使第五晶体管T5的第一极和第二极导通，这样数据信号data可以由第五晶体管T5的第二极到达第五晶体管T5的第一极，也即驱动晶体管T0的第二极。

存储电容C的第一端用于获取电源电压ELVDD，存储电容C的第二端连接驱动晶体管T0的控制极及第一初始化晶体管T1的第一极。存储电容C，用于在数据写入阶段存储电荷，且存储的电荷量与数据信号的电压正相关。其中，存储电容C存储的电荷量与数据信号对应的电荷量相同。

下面结合图4所示像素驱动电路对数据写入阶段进行说明。在数据写入阶段像素驱动电路的工作状态为：第一初始化晶体管T1、驱动晶体管T0以及第五晶体管均导通。其中，数据信号data可以由第五晶体管T5的第二极达到第五晶体管T5的第一极(也即驱动晶体管T0的第二极)，此刻，驱动晶体管T0在处于二极管工作状态，可以使得驱动晶体管T0的第一极和第二极的电压均为第二目标电压，第二目标电压由数据信号data的电压加上驱动晶体管T0的阈值电压。由于存储电容C的第二端连接驱动晶体管T0，所以，数据信号data也可写入存储电容C，以使存储电容C实现对与数据信号对应的电荷量的存储。

在本申请实施例中，第六晶体管T6的第一极用于获取电源电压，且与存储电容C的第一端连接，第六晶体管T6的第二极与驱动晶体管T0的第二极连接。第六晶体管T6，响应于发光阶段的导通信号，以使驱动晶体管T0在存储电压的电荷和电源电压的作用下，生成驱动电流；

第七晶体管T7的第一极连接驱动晶体管T0的第一极，第七晶体管T7的第二极连接发光器件OLED的阳极，第七晶体管T7，响应于发光阶段的导通信号，以使驱动晶体管T0输出的驱动电流输入至发光器件OLED的阳极。

在一些实施例中，第六晶体管T6的控制极和第七晶体管T7的控制极均可受控于发光控制信号EM。可以理解的是，在发光阶段，第六晶体管T6的第一极和第二极在发光控制信号EM的作用下导通，第七晶体管T7的第一极和第二极也在发光控制信号EM的作用下导通。

下面结合图4所示像素驱动电路对发光阶段进行说明。在发光阶段像素驱动电路的工作状态为：驱动晶体管T0、第六晶体管T6及第七晶体管T7导通。驱动晶体管T0可以接收到存储电容放出的存储电荷对应的电压以及电源电压，并在存储电荷的电压和电源电压的作用下，生成驱动电流，该驱动电流可以通过第七晶体管T7输入至发光器件的阳极。

在一些实施例中，驱动晶体管T0、第一初始化晶体管T1、第二初始化晶体管T2、第三初始化晶体管T3、第四初始化晶体管T4、第五晶体管、第六晶体管及第七晶体管可以均为低温多晶硅薄膜晶体管。低温多晶硅薄膜晶体管的使能方式为高电平关断，低电平导通，且具备反应快的优势，所以，若图4所示的像素驱动电路中的晶体管均为低温多晶硅薄膜晶体管，则有利于提高整个电路的反应效率。

在一些实施例中，第一初始化晶体管T1和第四初始化晶体管T4中的至少一个为氧化物薄膜晶体管，驱动晶体管T0、第二初始化晶体管T2、第三初始化晶体管T3、第五晶体管、第六晶体管及第七晶体管均为低温多晶硅薄膜晶体管。氧化物薄膜晶体管的使能方式为低电平关断，高电平导通，且具备抑制漏电的优势，所以，若图4所示的像素驱动电路中，第一初始化晶体管T1和第四初始化晶体管T4中的至少一个为氧化物薄膜晶体管，则可以有效防止像素驱动电路漏电。

在一些实施例中，在第一初始化晶体管T1和第四初始化晶体管T4均为低温多晶硅薄膜晶体管，或者，第一初始化晶体管T1为氧化物薄膜晶体管，第四初始化晶体管T4为低温多晶硅薄膜晶体管时，第三扫描信号scan3和第四扫描信号scan4可以为同一扫描信号。

一些实施例中，第一初始化晶体管T1和第四初始化晶体管T4可以均为氧化物薄膜晶体管，第四扫描信号scan4可以为发光控制信号EM。

通过实施上述电路，利用同一扫描信号，同步控制多个晶体管，可以简化扫描信号的控制逻辑。

请参阅图5A-图5B，图5A-图5B均是本申请实施例公开的像素驱动电路在数据刷新阶段的时序图。在图5A-图5B对应的像素驱动电路中，第三初始化晶体管T3和第四初始化晶体管T4均在第三扫描信号scan3的控制下导通或关断。

其中，图5A-图5B所示的时序图均包括第一初始化阶段t1，第一初始化阶段t2、数据写入阶段t3以及发光阶段t4。在图5A对应的像素驱动电路中，第一初始化晶体管T1和第四初始化晶体管T4均为低温多晶硅薄膜晶体管。在图5B对应的像素驱动电路中，第一初始化晶体管T1为氧化物薄膜晶体管，第四初始化晶体管T4为低温多晶硅薄膜晶体管。

下面结合图5A所示的时序图，对图4所示的像素驱动电路在数据刷新阶段的工作状态进行说明：

第一初始化阶段t1：第二扫描信号scan2和第三扫描信号scan3均为低电平，使得驱动晶体管T0、第三初始化晶体管T3及第一初始化晶体管T1均导通。

第二初始化阶段t2：第一扫描信号scan1、第二扫描信号scan2及第三扫描信号scan3均为低电平，使得驱动晶体管T0、第二初始化晶体管T2、第三初始化晶体管T3及第一初始化晶体管T1均导通。

数据写入阶段t3：第二扫描信号scan2和第五扫描信号scan5为低电平，使得第一初始化晶体管T1、驱动晶体管T0及第五晶体管T5均导通。

发光阶段：发光控制信号EM为低电平，使得第六晶体管T6、第七晶体管T7及驱动晶体管T0均导通。

下面结合图5B所示的时序图，对图4所示的像素驱动电路在数据刷新阶段的工作状态进行说明：

第一初始化阶段t1：第二扫描信号scan2为高电平，第三扫描信号scan3均为低电平，使得驱动晶体管T0、第三初始化晶体管T3及第一初始化晶体管T1均导通。

第二初始化阶段t2：第二扫描信号scan2为高电平，第一扫描信号scan1、和第三扫描信号scan3均为低电平，使得驱动晶体管T0、第二初始化晶体管T2、第三初始化晶体管T3及第一初始化晶体管T1均导通。

数据写入阶段t3：第二扫描信号scan2为高电平，第五扫描信号scan5为低电平，使得第一初始化晶体管T1、驱动晶体管T0及第五晶体管T5均导通。

发光阶段：发光控制信号EM为低电平，使得第六晶体管T6、第七晶体管T7及驱动晶体管T0均导通。

目前，显示设备的显示模式可包括高频显示模式和低频显示模式。其中，高频显示模式指的可以是刷新率大于或等于120Hz(赫兹)的显示模式，在高频显示模式下，每个像素不超过0.0083秒更新一次数据信号，显示设备持续处于数据刷新阶段。低频显示模式指的可以是刷新率小于120Hz的显示模式，在低频显示模式下，每个像素超过0.0083秒更新一次数据信号，显示设备周期性处于数据刷新阶段和数据保持阶段。请参阅图5C，图5C是本申请实施例公开的一种显示设备的工作模式的示意图。如图5C所示的示意图包括刷新率为120Hz的显示模式、刷新率为60Hz的显示模式及刷新率为40Hz的显示模式。

需要说明的是，在数据保持阶段中，驱动晶体管T0不接收数据信号Data，并保持此时的驱动电流与在数据刷新阶段时的驱动电流相同，以持续驱动发光器件OLED稳定发光。但是，在数据保持阶段，驱动晶体管T0外部的电压会使驱动晶体管T0的输出特性曲线发生漂移，相应地，发光器件OLED的亮度也会发生变化，在用户看来，即发生了闪烁现象，影响用户的观看体验。

为解决这一问题，第三初始化晶体管T3，响应于数据保持阶段的第四初始化电压信号vint4，对驱动晶体管T0的第二极进行初始化，可以有效补偿驱动晶体管T0的输出特性的漂移，有利于缓解闪烁现象。

在一些实施例中，第四初始化电压信号vint4为4V-7V。

请参阅图5D-图5E，其中，图5D是刷新率为40Hz，未初始化驱动晶体管T0时发光器件OLED的亮度变化图示。图5E是刷新率为40Hz，初始化驱动晶体管T0后发光器件OLED的亮度变化图示。

在一些实施例中，第四初始化晶体管T4，响应于数据保持阶段的第三初始化电压信号vint3，对发光器件OLED的阳极进行初始化，可以保证数据保持阶段发光器件的亮度的稳定性。

综上所述，在数据保持阶段，第三初始化晶体管T3和第四初始化晶体管T4均可导通，以实现对驱动晶体管T0和发光器件OLED的阳极的初始化。

请参阅图5F，图5F是本申请实施例公开的像素驱动电路在数据保持阶段的时序图。需要说明的是，图5F所示的像素驱动电路可以与图5A/5B对应的像素驱动电路相同。

下面结合图5F所示的时序图，对图4所示的像素驱动电路在数据保持阶段的工作状态进行说明：

发光控制信号EM在一个周期内先处于高电平，后处于低电平。第三扫描信号scan3在发光控制信号EM为高电平时，其为低电平，第三扫描信号scan3在发光控制信号EM为低电平时，其为高电平。具体的，在发光控制信号EM为高电平，第三扫描信号scan3为低电平时，第六晶体管T6和第七晶体管T7均不导通，而第三初始化晶体管T3和第四初始化晶体管T4导通。在发光控制信号EM为低电平时，第三扫描信号scan3为高电平时，第六晶体管T6、第七晶体管T7及驱动晶体管T0均导通，而第三初始化晶体管T3和第四初始化晶体管T4不导通。

通过实施图4所示的像素驱动电路，一方面，在数据刷新阶段的初始化阶段，通过第一初始化晶体管、第二初始化晶体管及第三初始化晶体管，对驱动晶体管的第一极、第二极及控制极进行初始化，使得每行的各个驱动晶体管的状态尽可能的保持一致，可以有效缓解显示屏在数据刷新阶段的拖影与短残的问题。另一方面，还可以在数据刷新阶段的初始化阶段对发光器件OLED的阳极的初始化，以提高显示屏各行对应的发光器件OLED的阳极电荷的一致性，有利于保证发光器件OLED亮度的可靠性。又一方面，可在数据保持阶段对驱动晶体管和发光器件的阳极进行初始化，可以有效补偿驱动晶体管T0的输出特性的漂移，有利于缓解闪烁现象。

本申请实施例公开了一种像素驱动电路的控制方法，该控制方法可以包括：在像素驱动电路处于数据刷新阶段的过程中，分别向第二初始化晶体管和第三初始化晶体管输入第一初始化电压信号vint1和第二初始化电压信号vint2，以使得第二初始化晶体管根据第一初始化电压信号vint1对驱动晶体管的第一极进行初始化，以及第三初始化晶体管根据第二初始化电压信号vint2对驱动晶体管的第二极进行初始化，以及第一初始化晶体管根据流经第二初始化晶体管的第一初始化电压信号vint1，或者根据流经第三初始化晶体管的第二初始化电压信号vint2对驱动晶体管的控制极进行初始化。

本申请实施例公开了一种显示屏，包括上述实施例公开的像素驱动电路和发光器件，发光器件与像素驱动电路连接，用于接收像素驱动电路输出的驱动电流，并在驱动电流的控制下发光。

本申请实施例公开了一种显示设备，该显示设备包括上述显示屏。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请实施例构思的前提下，还可以做出若干变形和改进，这些都属于本申请实施例的保护范围。因此，本申请实施例专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：

驱动晶体管，包括控制极、第一极及第二极；

第一初始化晶体管，所述第一初始化晶体管的第一极与所述驱动晶体管的控制极连接，响应于数据刷新阶段的导通信号，对所述驱动晶体管的控制极进行初始化；

第二初始化晶体管，所述第二初始化晶体管的第一极与所述驱动晶体管的第一极连接，响应于所述数据刷新阶段的第一初始化电压信号，对所述驱动晶体管的第一极进行初始化；

第三初始化晶体管，所述第三初始化晶体管的第二极与所述驱动晶体管的第二极连接，响应于所述数据刷新阶段的第二初始化电压信号，对所述驱动晶体管的第二极进行初始化。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述数据刷新阶段包括第一初始化阶段和第二初始化阶段，所述第二初始化阶段处于所述第一初始化阶段之后；

所述第一初始化晶体管，用于响应于所述第一初始化阶段和所述第二初始化阶段的导通信号，对所述驱动晶体管的控制极进行初始化；

所述第二初始化晶体管，用于响应于所述第二初始化阶段的第一初始化电压信号，对所述驱动晶体管的第一极进行初始化；

所述第三初始化晶体管，用于响应于所述第一初始化阶段和所述第二初始化阶段的第二初始化电压信号，对所述驱动晶体管的第二极进行初始化。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：

第四初始化晶体管，所述第四初始化晶体管的第一极与发光器件的阳极连接，响应于所述数据刷新阶段的第三初始化电压信号，对所述发光器件的阳极进行初始化。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述第三初始化晶体管和所述第四初始化晶体管均在同一扫描信号的控制下导通或关断。

5.根据权利要求1-4任一项所述的像素驱动电路，其特征在于，所述数据刷新阶段还包括数据写入阶段，所述数据写入阶段处于初始化所述驱动晶体管之后，所述像素驱动电路还包括：

第五晶体管，所述第五晶体管的第一极与所述驱动晶体管的第二极连接，响应于所述数据写入阶段的数据写入信号，将数据信号写入所述驱动晶体管的第二极；

存储电容，所述存储电容的第一端用于获取电源电压，所述存储电容的第二端分别与所述驱动晶体管的控制极及所述第一初始化晶体管的第一极连接，用于在所述数据写入阶段存储电荷，且存储的电荷量与所述数据信号的电压正相关。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述数据刷新阶段还包括发光阶段，所述发光阶段处于所述数据写入阶段之后；所述像素驱动电路还包括：

第六晶体管，所述第六晶体管的第一极用于获取所述电源电压，且与所述存储电容的第一端连接，所述第六晶体管的第二极与所述驱动晶体管的第二极连接，响应于所述发光阶段的导通信号，以使所述驱动晶体管在所述存储电荷的电压和所述电源电压的作用下，生成驱动电流；

第七晶体管，所述第七晶体管的第一极与所述驱动晶体管的第一极连接，所述第七晶体管的第二极与所述发光器件的阳极连接，响应于所述发光阶段的导通信号，以使所述驱动晶体管输出的所述驱动电流输入至所述发光器件的阳极。

7.根据权利要求1-4任一项所述的像素驱动电路，其特征在于，所述第二初始化电压信号为0V或5V。

8.根据权利要求1-4任一项所述的像素驱动电路，其特征在于，所述第三初始化晶体管，响应于数据保持阶段的第四初始化电压信号，对所述驱动晶体管的第二极进行初始化。

9.根据权利要求8所述的像素驱动电路，其特征在于，所述第四初始化电压信号为4V至7V。

10.一种像素驱动电路的控制方法，其特征在于，应用于像素驱动电路，所述方法包括：

在所述像素驱动电路处于数据刷新阶段的过程中，分别向第二初始化晶体管和第三初始化晶体管输入第一初始化电压信号和第二初始化电压信号，以使得所述第二初始化晶体管根据所述第一初始化电压信号对驱动晶体管的第一极进行初始化，以及所述第三初始化晶体管根据所述第二初始化电压信号对所述驱动晶体管的第二极进行初始化，以及控制所述第一初始化晶体管导通，以利用流经所述第二初始化晶体管的所述第一初始化电压信号或者，流经所述第三初始化晶体管的所述第二初始化电压信号，对所述驱动晶体管的控制极进行初始化。

11.一种显示屏，其特征在于，包括：

如权利要求1至9任一项所述的像素驱动电路；

发光器件，与所述像素驱动电路连接，用于接收所述像素驱动电路输出的驱动电流，并在所述驱动电流的控制下发光。

12.一种显示设备，其特征在于，所述显示设备包括如权利要求11所述的显示屏。

Images