CN115831058A - 一种像素驱动电路、方法及显示设备 - Google Patents

Abstract

本申请实施例提供了一种像素驱动电路、方法及显示设备，电路包括：复位模块、驱动模块、高频数据写入模块、低频数据写入模块；复位模块，用于在接收到复位信号的情况下，将第一初始信号端输入的第一初始电压信号提供至驱动模块；高频数据写入模块，用于在高刷新频率驱动模式下，将数据信号端的数据电压信号以第一频率提供至驱动模块；低频数据写入模块，用于在低刷新频率驱动模式下，将数据信号端的数据电压信号以第二频率提供至所述驱动模块，其中，所述第一频率大于所述第二频率；驱动模块，用于响应于输入的电压信号驱动发光器件。实现高刷新频率驱动模式和低刷新频率驱动模式的切换。

Description

一种像素驱动电路、方法及显示设备

技术领域

本申请涉及OLED驱动电路技术领域，特别是涉及一种像素驱动电路、方法及显示设备。

背景技术

现阶段，OLED(Organic Light Emitting Diode，有机发光二极管)显示屏进入低频显示节能时代，市场对于动态视频、游戏画面要求刷新频率高，对于静态画面或刷新频率要求不高的场景，常常需要切换至低刷新频率驱动模式，进而实现节省能耗的目的。

发明内容

本申请实施例的目的在于提供一种像素驱动电路、方法及显示设备，以实现高刷新频率驱动模式与低刷新频率驱动模式的切换。具体技术方案如下：

第一方面，本申请实施例提供了一种像素驱动电路，所述电路包括：

复位模块、驱动模块、高频数据写入模块、低频数据写入模块，所述复位模块、所述高频数据写入模块、所述低频数据写入模块分别与所述驱动模块连接，所述驱动模块与发光器件连接；

所述复位模块，用于在接收到复位信号的情况下，将第一初始信号端输入的第一初始电压信号提供至所述驱动模块；

所述高频数据写入模块，用于在高刷新频率驱动模式下，将数据信号端的数据电压信号以第一频率提供至所述驱动模块；

所述低频数据写入模块，用于在低刷新频率驱动模式下，将数据信号端的数据电压信号以第二频率提供至所述驱动模块，其中，所述第一频率大于所述第二频率；

所述驱动模块，用于响应于输入的电压信号驱动所述发光器件。

在一种可能的实施方式中，所述复位模块包括：第一电容、第一晶体管、第二晶体管；

所述第一电容的第一端与电源正极连接，所述第一电容的第二端分别与所述第一晶体管的第二端、所述第二晶体管的第一端、所述驱动模块连接；

所述第一晶体管的栅极连接复位信号端，所述第一晶体管的第一端连接所述第一初始信号端，其中，所述复位信号端接入所述复位信号；

所述第二晶体管的栅极连接第一扫描线，所述第二晶体管的第二端与所述驱动模块连接。

在一种可能的实施方式中，所述复位模块包括：第一电容、第一晶体管、第二晶体管；

所述第一电容的第一端与电源正极连接，所述第一电容的第二端分别与所述第一晶体管的第二端、所述第二晶体管的第一端、所述驱动模块连接；

所述第一晶体管的栅极连接复位信号端，所述第一晶体管的第一端连接所述第一初始信号端，其中，所述复位信号端接入所述复位信号；

所述第二晶体管的栅极连接第三扫描线，所述第二晶体管的第二端与所述驱动模块连接。

在一种可能的实施方式中，所述驱动模块包括：第五晶体管、第三晶体管、第六晶体管；

所述第五晶体管的栅极与发光控制端连接，所述第五晶体管的第一端与所述电源正极连接，所述第五晶体管的第二端分别与所述第三晶体管的第二端、所述高频数据写入模块、所述低频数据写入模块连接；

所述第三晶体管的栅极与所述第一电容的第二端连接，所述第三晶体管的第一端分别与所述第二晶体管的第二端、所述第六晶体管的第一端连接；

所述第六晶体管的栅极与所述发光控制端连接，所述第六晶体管的第二端与所述发光器件的阳极连接，所述发光器件的阴极与电源负极连接。

在一种可能的实施方式中，所述高频数据写入模块包括：第四晶体管；

所述第四晶体管的栅极连接所述第一扫描线，所述第四晶体管的第一端连接所述第五晶体管的第二端，所述第四晶体管的第二端连接所述数据信号端。

在一种可能的实施方式中，所述低频数据写入模块包括：第八晶体管、第九晶体管、第二电容；

所述第八晶体管的栅极连接第二扫描线，所述第八晶体管的第一端连接所述第五晶体管的第二端，所述第八晶体管的第二端分别与所述第九晶体管的第一端、所述第二电容的第一端连接；

所述第九晶体管的栅极连接所述第一扫描线，所述第九晶体管的第二端连接所述数据信号端；

所述第二电容的第二端与开源信号端连接。

在一种可能的实施方式中，所述电路还包括：阳极电位控制模块；

所述阳极电位控制模块，用于在所述第二扫描线的控制下，将第二初始信号端的第二初始电压信号提供至所述发光器件的阳极。

在一种可能的实施方式中，所述阳极电位控制模块包括：第七晶体管；

所述第七晶体管的栅极连接所述第二扫描线，所述第七晶体管的第一端连接所述发光器件的阳极，所述第七晶体管的第二端连接所述第二初始信号端。

本申请实施例提供了一种像素驱动方法，应用于上述任一所述的像素驱动电路，所述方法包括：

在高刷新频率驱动模式下，控制高频数据写入模块将数据信号端的数据电压信号以第一频率提供至驱动模块；

在低刷新频率驱动模式下，控制低频数据写入模块将数据信号端的数据电压信号以第二频率提供至所述驱动模块，其中，所述第一频率大于所述第二频率。

在一种可能的实施方式中，应用于上述所述的像素驱动电路，在低刷新频率驱动模式下，在每次刷新过程中：

在刷新帧时，第一扫描线接收第一电平信号，第二扫描线接收第一电平信号，使得所述数据电压信号写入到所述驱动模块和所述低频数据写入模块；

在保持帧时，第一扫描线接收第二电平信号，第二扫描线接收第一电平信号，使得所述低频数据写入模块为所述驱动模块提供数据电压信号；其中，所述第一电平信号与所述第二电平信号为高低电平相反的信号。

在一种可能的实施方式中，所述方法包括：

在刷新帧时，在发光控制端接收第二电平信号的状态下，复位信号端接收第一电平信号，第一扫描线接收第一电平信号，第二扫描线接收第一电平信号；

在保持帧时，在发光控制端接收第二电平信号的状态下，复位信号端接收第二电平信号，第一扫描线接收第二电平信号，第二扫描线接收第一电平信号。

在一种可能的实施方式中，所述方法包括：

在刷新帧时，在发光控制端接收第二电平信号的状态下，复位信号端接收第一电平信号，第一扫描线接收第一电平信号，第二扫描线接收第一电平信号，第三扫描线接收第一电平信号；

在保持帧时，在发光控制端接收第二电平信号的状态下，复位信号端接收第二电平信号，第一扫描线接收第二电平信号，第二扫描线接收第一电平信号，第三扫描线接收第二电平信号。

本申请实施例提供了一种显示设备，包括第一方面任一所述的像素驱动电路。

本申请实施例有益效果：

本申请实施例提供的一种像素驱动电路、方法及显示设备，所述电路包括：复位模块、驱动模块、高频数据写入模块、低频数据写入模块，所述复位模块、所述高频数据写入模块、所述低频数据写入模块分别与所述驱动模块连接，所述驱动模块与发光器件连接；所述复位模块，用于在接收到复位信号的情况下，将第一初始信号端输入的第一初始电压信号提供至所述驱动模块；所述高频数据写入模块，用于在高刷新频率驱动模式下，将数据信号端的数据电压信号以第一频率提供至所述驱动模块；所述低频数据写入模块，用于在低刷新频率驱动模式下，将数据信号端的数据电压信号以第二频率提供至所述驱动模块，其中，所述第一频率大于所述第二频率；所述驱动模块，用于响应于输入的电压信号驱动所述发光器件。由于本申请在高频数据写入模块的基础上增加低频数据写入模块，使得在不同的驱动模式下，将数据信号端的数据电压信号以不同频率提供至驱动模块。实现高刷新频率驱动模式和低刷新频率驱动模式的切换。

当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。

图1为相关技术中像素驱动电路图；

图2为本申请实施例的像素驱动电路的第一种示意图；

图3为本申请实施例的像素驱动电路中复位模块的一种示意图；

图4为本申请实施例的像素驱动电路中驱动模块的一种示意图；

图5为本申请实施例的像素驱动电路中高频数据写入模块的一种示意图；

图6为本申请实施例的像素驱动电路中低频数据写入模块的一种示意图；

图7为本申请实施例的像素驱动电路中阳极电位控制模块的一种示意图；

图8为本申请实施例的像素驱动电路的第二种示意图；

图9为本申请实施例的像素驱动电路的第三种示意图；

图10为本申请实施例的像素驱动方法的一种示意图；

图11为本申请实施例的像素驱动方法的第一种时序图；

图12为本申请实施例的像素驱动方法的第二种时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。

相关技术中OLED显示屏的像素驱动电路通常采用7T1C结构，7T1C结构由7个TFT(Thin Film Transistor，薄膜晶体管)和1个电容组成，参见图1，在高刷新频率驱动模式时，scan(扫描线)和EM(发光控制端)信号的刷新频率一致，在每一帧EM信号开启时，N2点的电压被复位到DATA电压；在低刷新频率驱动模式时，scan未刷新时，N2点的电压与VDD一致，因此在高刷新频率驱动模式和低刷新频率驱动模式下的N2点的电压出现偏差，由于N3点的电压与N2点一致，也同样存在偏差。

由于高刷新频率驱动模式和低刷新频率驱动模式切换时，刷新频率差异大，会导致N1点的电压和N2/N3点的电压一致性控制难度极大。针对N1点电压的控制，主要是要求T10、T11有较高的电压保持率，目前行业常用的方法是使用Oxide TFT(氧化物薄膜晶体管)可以极大降低漏电流，提高N1点电压保持率；针对N2/N3点的电压复位，在高刷新频率驱动模式下，N2/N3点的电压被复位到DATA电压，在低刷新频率驱动模式下，N2/N3点的电压被复位到VDD电压，因此在高刷新频率驱动模式和低刷新频率驱动模式下的N2/N3点的电压出现偏差，呈现出显示屏的亮度有偏差，在高刷新频率驱动模式和低刷新频率驱动模式切换时，屏幕有闪烁，带来较差的客户体验。

为了实现高刷新频率驱动模式与低刷新频率驱动模式的切换，本申请实施例提供了一种像素驱动电路，参见图2，所述电路包括：

复位模块11、驱动模块12、高频数据写入模块13、低频数据写入模块14，所述复位模块11、所述高频数据写入模块13、所述低频数据写入模块14分别与所述驱动模块12连接，所述驱动模块12与发光器件连接；

所述复位模块11，用于在接收到复位信号的情况下，将第一初始信号端输入的第一初始电压信号提供至所述驱动模块；

所述高频数据写入模块13，用于在高刷新频率驱动模式下，将数据信号端的数据电压信号以第一频率提供至所述驱动模块；

所述低频数据写入模块14，用于在低刷新频率驱动模式下，将数据信号端的数据电压信号以第二频率提供至所述驱动模块，其中，所述第一频率大于所述第二频率；

所述驱动模块12，用于响应于输入的电压信号驱动所述发光器件。

高刷新频率驱动模式和低刷新频率驱动模式，可以是通过对阵列基板行驱动信号的刷新频率进行变更来实现的，而发光控制信号的刷新频率可以保持高刷新频率不变。

第一频率与第二频率均可以根据实际的显示要求进行设置，例如，第一频率可以为144Hz、120Hz或60Hz等，第二频率可以为10Hz、5Hz或1Hz等，第一频率对应高刷新频率，第二频率对应低刷新频率，第一频率大于第二频率。一个例子中，高刷新频率驱动模式下，高频数据写入模块将数据信号端的数据电压信号DATA以120Hz的频率提供至驱动模块。一个例子中，低刷新频率驱动模式下，低频数据写入模块将数据信号端的数据电压信号DATA以1Hz的频率提供至驱动模块。

在本申请实施例中，通过在高频数据写入模块的基础上增加低频数据写入模块，实现高刷新频率驱动模式与低刷新频率驱动模式的切换。

在一种可能的实施方式中，参见图3，所述复位模块11包括：第一电容C1、第一晶体管T1、第二晶体管T2；

所述第一电容C1的第一端与电源正极VDD连接，所述第一电容C1的第二端分别与所述第一晶体管T1的第二端、所述第二晶体管T2的第一端、所述驱动模块12连接；

所述第一晶体管T1的栅极连接复位信号端，所述第一晶体管T1的第一端连接所述第一初始信号端，其中，所述复位信号端接入所述复位信号Reset；

所述第二晶体管的栅极连接第一扫描线scan1，所述第二晶体管T2的第二端与所述驱动模块12连接。

第一初始信号端接入第一初始电压信号Vinit 1。

针对任一个晶体管，该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)，具体可以根据实际情况自行选择N型TFT，也可以选择P型TFT。一个例子中，针对本申请的像素驱动电路中的各晶体管均可以为MOS管，MOS管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择。

在本申请实施例中，复位模块在接收到复位信号的情况下，将第一初始信号端输入的第一初始电压信号提供至驱动模块。

在一种可能的实施方式中，参见图4，所述驱动模块12包括：第五晶体管T5、第三晶体管T3、第六晶体管T6；

所述第五晶体管T5的栅极与发光控制端EM连接，所述第五晶体管T5的第一端与所述电源正极VDD连接，所述第五晶体管T5的第二端分别与所述第三晶体管T3的第二端、所述高频数据写入模块13、所述低频数据写入模块14连接；

所述第三晶体管T3的栅极与所述第一电容C1的第二端连接，所述第三晶体管T3的第一端分别与所述第二晶体管T2的第二端、所述第六晶体管T6的第一端连接；

所述第六晶体管T6的栅极与所述发光控制端EM连接，所述第六晶体管T6的第二端与所述发光器件EL的阳极连接，所述发光器件EL的阴极与电源负极VSS连接。

针对任一个晶体管，该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)，具体可以根据实际情况自行选择N型TFT，也可以选择P型TFT。一个例子中，针对本申请的像素驱动电路中的各晶体管均可以为MOS管，MOS管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择。

在本申请实施例中，驱动模块响应于输入的电压信号驱动发光器件进行发光。

在一种可能的实施方式中，参见图5，所述高频数据写入模块13包括：第四晶体管T4；

所述第四晶体管T4的栅极连接所述第一扫描线scan1，所述第四晶体管T4的第一端连接所述第五晶体管T5的第二端，所述第四晶体管T4的第二端连接所述数据信号端。

数据信号端接入数据电压信号DATA。

一个例子中，高刷新频率驱动模式下，第一扫描线scan1的刷新频率为120Hz，高频数据写入模块将数据信号端的数据电压信号DATA以120Hz的频率提供至驱动模块。

针对任一个晶体管，该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)，具体可以根据实际情况自行选择N型TFT，也可以选择P型TFT。一个例子中，针对本申请的像素驱动电路中的各晶体管均可以为MOS管，MOS管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择。

在本申请实施例中，高频数据写入模块在高刷新频率驱动模式下，第一扫描线scan1使得第四晶体管T4开启，并将数据信号端的数据电压信号以第一频率提供至驱动模块。

在一种可能的实施方式中，参见图6，所述低频数据写入模块14包括：第八晶体管T8、第九晶体管T9、第二电容C2；

所述第八晶体管T8的栅极连接第二扫描线scan2，所述第八晶体管T8的第一端连接所述第五晶体管T5的第二端，所述第八晶体管T8的第二端分别与所述第九晶体管T9的第一端、所述第二电容C2的第一端连接；

所述第九晶体管T9的栅极连接所述第一扫描线scan1，所述第九晶体管T9的第二端连接所述数据信号端；

所述第二电容C2的第二端与开源信号端连接。

数据信号端接入数据电压信号DATA。开源信号端为VDD或VSS，用户可根据实际需要自行选择需要连接的电压信号。

一个例子中，低刷新频率驱动模式下，第一扫描线scan1的刷新频率为1Hz，低频数据写入模块将数据信号端的数据电压信号DATA以1Hz的频率提供至驱动模块。

低频数据写入模块与高频数据写入模块并行连接，且低频数据写入模块包括第八晶体管T8、第九晶体管T9、第二电容C2，在低刷新频率驱动模式下，低频数据写入模块的工作流程可以根据scan1和scan2的不同控制过程划分为刷新帧和保持帧，具体工作流程为：在刷新帧时，通过控制scan1使得第九晶体管T9为开启状态，将数据电压信号DATA写入至N2/N3点，同时，将数据电压信号DATA给第二电容C2充电，使得第二电容C2充电至DATA电压，并存储该电压；在保持帧时，通过控制scan1使得第九晶体管T9为关闭状态，数据电压信号DATA不会写入至N2/N3点，在发光控制端EM打开之前，控制scan2使得第八晶体管T8为开启状态，此时存储在C2中的电压会对N2/N3点进行充电，在EM打开之前，N2/N3点的电压被充电至DATA，从而实现在刷新帧和保持帧中N2/N3点的电压相同。

一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)，具体可以根据实际情况自行选择N型TFT，也可以选择P型TFT。一个例子中，针对本申请的像素驱动电路中的任一晶体管，该晶体管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该MOS管的第一端为源极或漏极，该MOS管的第二端为与第一端对应的漏极或源极。

相关技术中采用的7T1C结构，在低刷新频率驱动模式下，porch区(消隐区)需要对N2点进行刷新，N2点的电压在刷新帧时为DATA，在保持帧时为VDD，由于不能确定N2点的电压的对应的灰阶，因此无法兼顾所有的灰阶，而本申请通过添加低频数据写入模块，通过第二电容C2存储DATA电压，使得在刷新帧和保持帧中N2/N3点的电压相同，能够兼顾所有的灰阶。

另外，本申请通过对相关技术进行改进，通过添加低频数据写入模块，使得在刷新帧和保持帧中N2/N3点的电压相同，改善在高刷新频率驱动模式和低刷新频率驱动模式切换过程中出现屏幕闪烁的现象，通过可进行高刷新频率驱动模式和低刷新频率驱动模式的切换可以节省驱动芯片的功耗。

在一种可能的实施方式中，参见图7，所述电路还包括：阳极电位控制模块15；

所述阳极电位控制模块15，用于在所述第二扫描线的控制下，将第二初始信号端的第二初始电压信号提供至所述发光器件的阳极。

在一种可能的实施方式中，参见图8，所述阳极电位控制模块15包括：第七晶体管T7；

所述第七晶体管T7的栅极连接所述第二扫描线scan2，所述第七晶体管T7的第一端连接所述发光器件EL的阳极，所述第七晶体管T7的第二端连接所述第二初始信号端。

第二初始信号端接入第二初始电压信号Vinit 2。

一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)，具体可以根据实际情况自行选择N型TFT，也可以选择P型TFT。一个例子中，针对本申请的像素驱动电路中的任一晶体管，该晶体管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该MOS管的第一端为源极或漏极，该MOS管的第二端为与第一端对应的漏极或源极。

在本申请实施例中，通过阳极电位控制模块提供发光器件的阳极所需的初始电压信号。

本申请实施例的像素驱动电路对相关技术中的7T1C结构进行改进，通过添加低频数据写入模块，利用第八晶体管、第九晶体管、第二电容，形成新的9T2C结构，能够改善在高刷新频率驱动模式和低刷新频率驱动模式切换过程中出现屏幕闪烁的现象。

在一种可能的实施方式中，参见图9，所述复位模块11包括：第一电容C1、第一晶体管T1、第二晶体管T2；

所述第一电容C1的第一端与电源正极VDD连接，所述第一电容C1的第二端分别与所述第一晶体管T1的第二端、所述第二晶体管T2的第一端、所述驱动模块12连接；

所述第一晶体管T1的栅极连接复位信号端，所述第一晶体管T1的第一端连接所述第一初始信号端，其中，所述复位信号端接入所述复位信号Reset；

所述第二晶体管的栅极连接第三扫描线scan3，所述第二晶体管T2的第二端与所述驱动模块12连接。

本申请实施例还提供了一种像素驱动方法，参见图10，应用于上述任一所述的像素驱动电路，所述方法包括：

S101，在高刷新频率驱动模式下，控制高频数据写入模块将数据信号端的数据电压信号以第一频率提供至驱动模块。

S102，在低刷新频率驱动模式下，控制低频数据写入模块将数据信号端的数据电压信号以第二频率提供至所述驱动模块，其中，所述第一频率大于所述第二频率。

在一种可能的实施方式中，应用于上述像素驱动电路，在低刷新频率驱动模式下，在每次刷新过程中：

在刷新帧时，第一扫描线scan1接收第一电平信号，第二扫描线scan2接收第一电平信号，使得所述数据电压信号写入到所述驱动模块和所述低频数据写入模块；

在保持帧时，第一扫描线scan1接收第二电平信号，第二扫描线scan2接收第一电平信号，使得所述低频数据写入模块为所述驱动模块提供数据电压信号；其中，所述第一电平信号与所述第二电平信号为高低电平相反的信号。

一个例子中，选择T1、T2、T3、T4、T5、T6、T7、T8、T9均为P型TFT，在此情况下，各个晶体管的栅极信号为低电平时，晶体管开启，各个晶体管的栅极信号为高电平时，晶体管开启关闭。可以理解的是，本申请中选择T1、T2、T3、T4、T5、T6、T7、T8、T9均为P型TFT仅为了方便示例，用户可以选择其他类型的晶体管，但像素驱动方法与本申请为同一构思均在本申请的保护范围以内。

在选择T1、T2、T3、T4、T5、T6、T7、T8、T9均为P型TFT时，第一电平信号为低电平信号，第二电平信号为高电平信号。

在一种可能的实施方式中，所述方法包括：

在刷新帧时，在发光控制端EM接收第二电平信号的状态下，复位信号端Reset接收第一电平信号，第一扫描线scan1接收第一电平信号，第二扫描线scan2接收第一电平信号；

在保持帧时，在发光控制端EM接收第二电平信号的状态下，复位信号端Reset接收第二电平信号，第一扫描线scan1接收第二电平信号，第二扫描线scan2接收第一电平信号。

应用于图8的像素驱动电路对应的像素驱动方法的时序图，参见图11，其具体工作过程为：在低刷新频率驱动模式下，在每次刷新过程中：在刷新帧时，EM先为低电平信号再转换为高电平信号进行清屏，在EM为高电平信号的过程中，首先将Reset设置为低电平信号，T1开启，将N1点的电压复位至Vinit 1，再将scan1、scan2设置为低电平信号，T4、T9开启，将数据电压信号DATA写入至N2/N3点，同时，将数据电压信号DATA给C2充电，使得C2充电至DATA电压，并存储该电压；在保持帧时，将scan1设置为高电平、scan2设置为低电平，T4、T9关闭，T8开启，存储在C2中的DATA电压会对N2/N3点进行充电，在EM为低电平信号(开启)之前，N2/N3点的电压被充电至DATA，从而实现在刷新帧和保持帧中N2/N3点的电压相同。

在一种可能的实施方式中，所述方法包括：

在刷新帧时，在发光控制端EM接收第二电平信号的状态下，复位信号端Reset接收第一电平信号，第一扫描线scan1接收第一电平信号，第二扫描线scan2接收第一电平信号，第三扫描线scan3接收第一电平信号；

在保持帧时，在发光控制端EM接收第二电平信号的状态下，复位信号端Reset接收第二电平信号，第一扫描线scan1接收第二电平信号，第二扫描线scan2接收第一电平信号，第三扫描线scan3接收第二电平信号。

应用于图9的像素驱动电路对应的像素驱动方法的时序图，参见图12，其具体工作过程为：在低刷新频率驱动模式下，在每次刷新过程中：在刷新帧时，EM先为低电平信号再转换为高电平信号进行清屏，在EM为高电平信号的过程中，首先将Reset设置为低电平信号，T1开启，将N1点的电压复位至Vinit 1，其次将scan3设置为低电平信号，在scan3设置为低电平信号过程中，再将scan1、scan2设置为低电平信号，T4、T9开启，将数据电压信号DATA写入至N2/N3点，同时，将数据电压信号DATA给C2充电，使得C2充电至DATA电压，并存储该电压，最后再将scan3设置为高电平信号；在保持帧时，将scan1、scan3设置为高电平、scan2设置为低电平，T4、T9关闭，T8开启，存储在C2中的DATA电压会对N2/N3点进行充电，在EM为低电平信号(开启)之前，N2/N3点的电压被充电至DATA，从而实现在刷新帧和保持帧中N2/N3点的电压相同。在保持帧将scan3设置为高电平，能够维持N1点电压的稳定。

本申请实施例提供了一种显示设备，包括上述任一所述的像素驱动电路。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。

Claims (13)

1.一种像素驱动电路，其特征在于，所述电路包括：

复位模块、驱动模块、高频数据写入模块、低频数据写入模块，所述复位模块、所述高频数据写入模块、所述低频数据写入模块分别与所述驱动模块连接，所述驱动模块与发光器件连接；

所述复位模块，用于在接收到复位信号的情况下，将第一初始信号端输入的第一初始电压信号提供至所述驱动模块；

所述高频数据写入模块，用于在高刷新频率驱动模式下，将数据信号端的数据电压信号以第一频率提供至所述驱动模块；

所述低频数据写入模块，用于在低刷新频率驱动模式下，将数据信号端的数据电压信号以第二频率提供至所述驱动模块，其中，所述第一频率大于所述第二频率；

所述驱动模块，用于响应于输入的电压信号驱动所述发光器件。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述复位模块包括：第一电容、第一晶体管、第二晶体管；

所述第一电容的第一端与电源正极连接，所述第一电容的第二端分别与所述第一晶体管的第二端、所述第二晶体管的第一端、所述驱动模块连接；

所述第一晶体管的栅极连接复位信号端，所述第一晶体管的第一端连接所述第一初始信号端，其中，所述复位信号端接入所述复位信号；

所述第二晶体管的栅极连接第一扫描线，所述第二晶体管的第二端与所述驱动模块连接。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述复位模块包括：第一电容、第一晶体管、第二晶体管；

所述第一电容的第一端与电源正极连接，所述第一电容的第二端分别与所述第一晶体管的第二端、所述第二晶体管的第一端、所述驱动模块连接；

所述第一晶体管的栅极连接复位信号端，所述第一晶体管的第一端连接所述第一初始信号端，其中，所述复位信号端接入所述复位信号；

所述第二晶体管的栅极连接第三扫描线，所述第二晶体管的第二端与所述驱动模块连接。

4.根据权利要求2或3所述的像素驱动电路，其特征在于，所述驱动模块包括：第五晶体管、第三晶体管、第六晶体管；

所述第五晶体管的栅极与发光控制端连接，所述第五晶体管的第一端与所述电源正极连接，所述第五晶体管的第二端分别与所述第三晶体管的第二端、所述高频数据写入模块、所述低频数据写入模块连接；

所述第三晶体管的栅极与所述第一电容的第二端连接，所述第三晶体管的第一端分别与所述第二晶体管的第二端、所述第六晶体管的第一端连接；

所述第六晶体管的栅极与所述发光控制端连接，所述第六晶体管的第二端与所述发光器件的阳极连接，所述发光器件的阴极与电源负极连接。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述高频数据写入模块包括：第四晶体管；

所述第四晶体管的栅极连接所述第一扫描线，所述第四晶体管的第一端连接所述第五晶体管的第二端，所述第四晶体管的第二端连接所述数据信号端。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述低频数据写入模块包括：第八晶体管、第九晶体管、第二电容；

所述第八晶体管的栅极连接第二扫描线，所述第八晶体管的第一端连接所述第五晶体管的第二端，所述第八晶体管的第二端分别与所述第九晶体管的第一端、所述第二电容的第一端连接；

所述第九晶体管的栅极连接所述第一扫描线，所述第九晶体管的第二端连接所述数据信号端；

所述第二电容的第二端与开源信号端连接。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述电路还包括：阳极电位控制模块；

所述阳极电位控制模块，用于在所述第二扫描线的控制下，将第二初始信号端的第二初始电压信号提供至所述发光器件的阳极。

8.根据权利要求7所述的像素驱动电路，其特征在于，所述阳极电位控制模块包括：第七晶体管；

所述第七晶体管的栅极连接所述第二扫描线，所述第七晶体管的第一端连接所述发光器件的阳极，所述第七晶体管的第二端连接所述第二初始信号端。

9.一种像素驱动方法，其特征在于，应用于权利要求1-8任一所述的像素驱动电路，所述方法包括：

在高刷新频率驱动模式下，控制高频数据写入模块将数据信号端的数据电压信号以第一频率提供至驱动模块；

在低刷新频率驱动模式下，控制低频数据写入模块将数据信号端的数据电压信号以第二频率提供至所述驱动模块，其中，所述第一频率大于所述第二频率。

10.根据权利要求9所述的像素驱动方法，其特征在于，应用于权利要求8所述的像素驱动电路，在低刷新频率驱动模式下，在每次刷新过程中：

在刷新帧时，第一扫描线接收第一电平信号，第二扫描线接收第一电平信号，使得所述数据电压信号写入到所述驱动模块和所述低频数据写入模块；

在保持帧时，第一扫描线接收第二电平信号，第二扫描线接收第一电平信号，使得所述低频数据写入模块为所述驱动模块提供数据电压信号；其中，所述第一电平信号与所述第二电平信号为高低电平相反的信号。

11.根据权利要求10所述的像素驱动方法，其特征在于，所述方法包括：

在刷新帧时，在发光控制端接收第二电平信号的状态下，复位信号端接收第一电平信号，第一扫描线接收第一电平信号，第二扫描线接收第一电平信号；

在保持帧时，在发光控制端接收第二电平信号的状态下，复位信号端接收第二电平信号，第一扫描线接收第二电平信号，第二扫描线接收第一电平信号。

12.根据权利要求10所述的像素驱动方法，其特征在于，所述方法包括：

在刷新帧时，在发光控制端接收第二电平信号的状态下，复位信号端接收第一电平信号，第一扫描线接收第一电平信号，第二扫描线接收第一电平信号，第三扫描线接收第一电平信号；

在保持帧时，在发光控制端接收第二电平信号的状态下，复位信号端接收第二电平信号，第一扫描线接收第二电平信号，第二扫描线接收第一电平信号，第三扫描线接收第二电平信号。

13.一种显示设备，其特征在于，包括权利要求1-8任一所述的像素驱动电路。

Images