CN115862532A - 一种微显示面板像素驱动电路 - Google Patents

一种微显示面板像素驱动电路 Download PDF

Info

Publication number
CN115862532A
CN115862532A CN202310196361.7A CN202310196361A CN115862532A CN 115862532 A CN115862532 A CN 115862532A CN 202310196361 A CN202310196361 A CN 202310196361A CN 115862532 A CN115862532 A CN 115862532A
Authority
CN
China
Prior art keywords
transistor
gate
driving
signal line
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310196361.7A
Other languages
English (en)
Other versions
CN115862532B (zh
Inventor
赵博华
黄苒
孙雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Digital Optical Core Integrated Circuit Design Co ltd
Original Assignee
Beijing Digital Optical Core Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Digital Optical Core Integrated Circuit Design Co ltd filed Critical Beijing Digital Optical Core Integrated Circuit Design Co ltd
Priority to CN202310196361.7A priority Critical patent/CN115862532B/zh
Publication of CN115862532A publication Critical patent/CN115862532A/zh
Application granted granted Critical
Publication of CN115862532B publication Critical patent/CN115862532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种微显示面板像素驱动电路，所述微显示面板像素驱动电路包括：第一晶体管M1、第二晶体管MR、驱动晶体管MD、第三晶体管M2、耦合电容CC、发光元件和调整电容CS；所述第一晶体管M1的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1的漏极连接所述第二晶体管MR的源极，所述第二晶体管MR的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR的漏极连接于所述驱动晶体管MD的栅极，所述第三晶体管M2为PMOS管时，其栅极连接微显示面板的第一扫描信号线SCAN；所述第三晶体管M2为NMOS管时，其栅极连接微显示面板的第二扫描信号线SCANB。

Description

一种微显示面板像素驱动电路
技术领域
本发明涉及微显示技术领域，尤其涉及一种微显示面板像素驱动电路。
背景技术
近些年随着AR（Augmented Reality，增强现实）/VR（(VirtualReality，虚拟现实）技术的发展，与之紧密相关的微显示技术也得到了广泛的关注。微显示技术（Microdisplay）是显示技术领域的一个分支，一般将显示器对角线尺寸小于1英寸（2.54cm）或者指那些小到需要光学放大的显示器称为微显示器。目前常见的微显示技术有OLEDoS（Organic Light-Emitting Diode on Silicon，硅基有机发光）、LEDoS（LightEmitting Diode on Silicon，硅基二极管发光）、LCoS（Liquid Crystal on Silicon，硅基液晶）和DMD（Digital Micro mirror Device，数字微镜器件）四种，其中OLEDoS和LEDoS都属于主动发光，而LCoS和DMD则属于被动发光。由于OLEDoS和LEDoS还具有低功耗、高对比度以及快速响应的优点，因此它们更适合应用于AR和VR技术中。
OLEDoS和LEDoS微显示器与常规的利用非晶硅、微晶硅或者低温多晶硅工艺不同，其是以单晶硅芯片为基板，也就是说其可以采用现有成熟的集成电路CMOS（ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体）工艺，因此其不但可以实现显示屏像素的有源寻址矩阵也可以实现扫描链电路、数字模拟转换电路、带隙基准等各种功能的驱动控制电路，从而大大减少了器件的外部连线，增加了可靠性，实现了轻量化。
目前，OLED/LED显示器中的像素单元电路结构往往采用的是模拟驱动方法，它通常包括数据电压输入和数据电流输入。两种驱动方法各自存在优缺点，比如电压输入法存在的主要问题是由于驱动管参数偏差带来的显示一致性问题或者输出电压范围较小的问题（源级跟随器结构），而电流输入法则存在写入速度较慢的问题。因此，本发明针对现有的电压输入型像素单元电路（源级跟随器结构）提出一种能增大其输出电压范围的新型驱动结构。
如图1所示的现有技术中的一种源级跟随器结构的像素驱动电路，其由3个晶体管、SCAN控制信号线、耦合电容Cs以及OLED/LED发光器件构成。其基本的工作原理是：
数据电压写入阶段：SCAN信号为高电平，NMOS管M1和NMOS管M2导通，因此驱动MOS管MD的栅极电压和源极电压分别为VDATA和0电平，也即耦合电容Cs两端的电压为VDATA。
显示器件发光阶段：SCAN信号为低电平，NMOS管M1和NMOS管M2断开，由于驱动MOS管MD的栅极电压为VDATA，此时驱动MOS管MD导通对驱动MOS管MD的源极进行充电；假定驱动MOS管MD的源极的最终电压为VANODE，由于电容耦合的因素并且假定驱动MOS管MD栅极的寄生电容为Cp，此时栅极的电压为VDATA+k×VANODE，其中k=Cs/（Cs+Cp）。
上述现有技术中的像素驱动电路的缺点在于：输入电压数据写入的时候存在静态功耗，由于NMOS管M1和NMOS管M2导通，因此存在VDDP→MD→M2→GND路径的电流回路；而且驱动MOS管MD的源端电压无法达到VDDP，因为如果驱动MOS管MD源端电压为VDDP，那么此时栅端的电压必定为VDATA+k×VDDP；由于在发光阶段NMOS管M1的栅端SCAN为0，那么此时NMOS管M1的栅源电压为VDATA+k×VDDP，此电压会导致栅源电压过高从而带来栅端击穿的可靠性问题。同时，驱动MOS管MD源端对栅端接近1:1的耦合，因此会导致输入电压范围过低。
发明内容
本发明所要实现的技术目的在于解决现有的源级跟随结构的像素驱动电路中存在的写入静态功耗以及保证其电压输出范围尽可能接近VDD的同时不带来栅源电压过高导致的栅端击穿问题。
基于上述技术目的，本发明提供一种微显示面板像素驱动电路，其包括：第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）、第三晶体管M2（4）、耦合电容CC（5）、发光元件（6）和调整电容CS（7）；
其中，所述第一晶体管M1（1）的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1（1）的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1（1）的漏极连接所述第二晶体管MR（2）的源极，所述第二晶体管MR（2）的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR（2）的漏极连接于所述驱动晶体管MD（3）的栅极，所述驱动晶体管MD（3）的源极连接于发光元件（6）的一端，所述发光元件（6）的另一端连接公共电压VCOM；
当所述第三晶体管M2（4）为PMOS管时，所述驱动晶体管MD（3）的漏极连接所述第三晶体管M2（4）的漏极。所述第三晶体管M2（4）的源极连接外部驱动电压VDDP，同时所述第三晶体管M2（4）的栅极连接微显示面板的第一扫描信号线SCAN；
当所述第三晶体管M2（4）为NMOS管时，所述驱动晶体管MD（3）的漏极连接所述第三晶体管M2（4）的源极。所述第三晶体管M2（4）的漏极连接外部驱动电压VDDP，同时所述第三晶体管M2（4）的栅极连接微显示面板的第二扫描信号线SCANB；
所述第二扫描信号线SCANB与第一扫描信号线SCAN高低电平相反，即当第一扫描信号线SCAN为高电平时所述第二扫描信号线SCANB为低电平，当第一扫描信号线SCAN为低电平时所述第二扫描信号线SCANB为高电平。
在一个实施例中，所述第二晶体管MR的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，所述MAX_VDATA即微显示面板的数据信号线所传输的信号的最大电压值，所述VTH即第一晶体管M1的阈值电压。
在一个实施例中，在所述驱动晶体管MD（3）的栅极处设置有调整电容CS（7），所述调整电容CS（7）的一端连接于所述驱动晶体管MD（3）的栅极，另一端接固定电平。
本发明还提供一种微显示面板像素驱动电路，所述微显示面板像素驱动电路包括：第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）、第三晶体管M2（4）、耦合电容CC（5）、发光元件（6）、调整电容CS（7）、第四晶体管M3（8）和第五晶体管M4（9）；
其中，所述第一晶体管M1（1）的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1（1）的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1（1）的漏极连接所述第二晶体管MR（2）的源极，所述第二晶体管MR（2）的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR（2）的漏极连接于所述驱动晶体管MD（3）的栅极，所述驱动晶体管MD（3）的源极连接于第四晶体管M3（8）的源极，所述第四晶体管M3（8）的漏极连接于发光元件（6）的一端，所述发光元件（6）的另一端连接公共电压VCOM。所述第四晶体管M3（8）的栅极连接第一扫描信号线SCAN；
所述第五晶体管M4（9）的源极连接于所述驱动晶体管MD（3）的源极，所述第五晶体管M4（9）的漏极连接外部参考电压VREF。所述第五晶体管M4（9）的栅极连接第一扫描信号线SCAN。
在一个实施例中，所述第二晶体管MR的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，所述MAX_VDATA即微显示面板的数据信号线所传输的信号的最大电压值，所述VTH即第一晶体管M1的阈值电压。
在一个实施例中，在所述驱动晶体管MD（3）的栅极处设置有调整电容CS（7），所述调整电容CS（7）的一端连接于所述驱动晶体管MD（3）的栅极，另一端接固定电平。
本发明还提供一种微显示面板像素驱动电路，所述微显示面板像素驱动电路包括：第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）、第三晶体管M2（4）、耦合电容CC（5）、发光元件（6）、调整电容CS（7）和第四晶体管MP（8）；
其中，所述第一晶体管M1（1）的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1（1）的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1（1）的漏极连接所述第二晶体管MR（2）的源极，所述第二晶体管MR（2）的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR（2）的漏极连接于所述驱动晶体管MD（3）的栅极，所述驱动晶体管MD（3）的源极连接于发光元件（6）的一端，所述发光元件（6）的另一端连接公共电压VCOM；
所述第四晶体管MP（8）的源极连接于驱动晶体管MD（3）的源极，所述第四晶体管MP（8）的栅极与其自身的漏极连接，并同时接地。
在一个实施例中，所述第二晶体管MR的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，所述MAX_VDATA即微显示面板的数据信号线所传输的信号的最大电压值，所述VTH即第一晶体管M1的阈值电压。
在一个实施例中，在所述驱动晶体管MD（3）的栅极处设置有调整电容CS（7），所述调整电容CS（7）的一端连接于所述驱动晶体管MD（3）的栅极，另一端接固定电平。
与现有技术相比，本发明的一个或多个实施例所记载的本发明的发明点包括：
1.将现有技术中的像素电路驱动管（MD）的漏极电压由原来的固定接VDDP（电源电压）调整为在数据写入阶段接低电平，保持阶段切换到高电平，从而消除了数据写入阶段的静态功耗。
2.在开关管（M1）后面串联了一个MOS管（MR），此管处于常开管，通过设定MR管的栅端电压可以保证驱动管（MD）的栅端在超过VDDP时仍然保证MOS管工作在安全区域。
3.本发明中的像素驱动电路能扩大输入的数据信号VDATA的电压范围。
上述发明点贯穿于本发明技术方案，同时本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1是现有技术中的一种源级跟随器结构的像素驱动电路的电路结构示意图；
图2a至2d是本发明第一实施例的中的电压输入型像素驱动电路的电路结构示意图。
图3a至3b是本发明第二实施例的中的电压输入型像素驱动电路的电路结构示意图。
图4是本发明第三实施例的中的电压输入型像素驱动电路的电路结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明。
在进行下面的详细描述之前，阐述贯穿本发明使用的某些单词和短语的定义可能是有利的。术语“耦接”“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接，而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的，意思是和/或。短语“与……相关联”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的。短语“至少一个”，当与项目列表一起使用时，意指可以使用所列项目中的一个或多个的不同组合，并且可能只需要列表中的一个项目。例如，“A、B、C中的至少一个”包括以下组合中的任意一个：A、B、C、A和B、A和C、B和C、A和B和C。
本发明中对于电阻、电容或电感的第一端和第二端的描述仅为了区分该器件的两个连接端，以便于描述该器件与其他器件的连接关系，其并不特定地指定电阻、电容或电感在实际情况下的某一端。本领域技术人员应当知晓在实际电路构建时，电阻、电容或电感在实际器件中的任何一端均可定义为第一端，同时当第一端被定义时，器件的另一端自动被定为第二端。
贯穿本发明中提供的其他特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，即使不是大多数情况下，这种定义也适用于这样定义的单词和短语的先前和将来使用。
在本发明中，模块的应用组合以及子模块的划分层级仅用于说明，在不脱离本公开的范围内，模块的应用组合以及子模块的划分层级可以具有不同的方式。
实施例1
如图2a至2d所示的本实施例的微显示面板像素驱动电路，所述微显示面板像素驱动电路包括：第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）、第三晶体管M2（4）、耦合电容CC（5）、发光元件（6）和调整电容CS（7）。
其中，所述第一晶体管M1（1）的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1（1）的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1（1）的漏极连接所述第二晶体管MR（2）的源极，所述第二晶体管MR（2）的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR（2）的漏极连接于所述驱动晶体管MD（3）的栅极，所述驱动晶体管MD（3）的源极连接于发光元件（6）的一端，所述发光元件（6）的另一端连接公共电压VCOM。
本实施例中，所述第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）均为NMOS型晶体管。
本实施例中，如图2a所示，当所述第三晶体管M2（4）为PMOS管时，所述驱动晶体管MD（3）的漏极连接所述第三晶体管M2（4）的漏极。所述第三晶体管M2（4）的源极连接外部驱动电压VDDP，同时所述第三晶体管M2（4）的栅极连接微显示面板的第一扫描信号线SCAN。
本实施例中，所述耦合电容CC（5）一端连接于所述驱动晶体管MD（3）的栅极，另一端连接于所述驱动晶体管MD（3）的源极。所述保持电容CC（5）为MIM电容、MOM电容或者MOS电容等各种类型的电容。
本实施例的电压输入型像素驱动电路在工作时，其过程为：
数据电压写入阶段：此时第一扫描信号线SCAN信号为高电平，此时第一晶体管M1（1）导通，由于所述第二晶体管MR（2）的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，因此第二晶体管MR（2）也导通；此时驱动晶体管MD（3）的栅极电压（NODE_G）为VDATA。同时，所述第三晶体管M2（4）处于关断状态，所述外部驱动电压VDD不能输入至驱动晶体管MD（3）的漏极。此时没有静态写入功耗。
显示器件发光阶段：此时第一扫描信号线SCAN信号为低电平，第一晶体管M1（1）断开，所述第二晶体管MR（2）的栅极在外部偏置电压VBIAS的作用下依然保持导通状态，同时，所述第三晶体管M2（4）处于导通状态，此时所述外部驱动电压VDD输入驱动晶体管MD（3）的漏极。
在发光的开始阶段，驱动晶体管MD（3）栅极电压为VDATA，驱动晶体管MD（3）导通同时耦合电容CC（5）开始放电。
假定驱动晶体管MD（3）源极最终电压为VANODE，由于电容耦合的因素并且假定驱动晶体管MD（3）栅极的寄生电容为Cp，此时栅极电压为VDATA+k×VANODE（其中k=Cc/（Cc+Cp），k<1）；此时如果VANODE≈VDD，那么驱动晶体管MD（3）栅极电压为k×VDD+VDATA,由于第二晶体管MR（2）栅极电压为VBIAS>MAX_VDATA+VTH，因此第二晶体管MR（2）栅极与驱动晶体管MD（3）栅极之间的电压差小于 k×VDDP-VTH，也即两者压差不会超过VDD。
本实施例中的像素驱动方案能改善由于驱动晶体管MD（3）的阈值电压Vth波动带来的显示一致性问题，假定驱动晶体管MD（3）阈值电压Vth由于工艺波动变大，那么此时驱动晶体管MD（3）的电流IMD会减小，从而VANODE会减小，由于驱动晶体管MD（3）栅极的压差为VGS(MD)=VDATA-(1-k)×VANODE，因此VGS(MD)增大从而抵消阈值电压Vth变大带来的电流减小问题；反之，则是驱动晶体管MD（3）阈值电压Vth由于工艺波动变小，VGS(MD)减小从而抵消Vth变小带来电流增大的问题。
另外，由于第二晶体管MR（2）对第一晶体管M1（1）和驱动晶体管MD（3）栅极进行了隔离，其能改善二者之间的漏电以及显示面板的扫描信号线SCAN信号从高电平跳变到低电平时对驱动晶体管MD（3）栅极的耦合影响。
本实施例中，如图2b所示，当所述第三晶体管M2（4）为NMOS管时，所述驱动晶体管MD（3）的漏极连接所述第三晶体管M2（4）的源极。所述第三晶体管M2（4）的漏极连接外部驱动电压VDDP，同时所述第三晶体管M2（4）的栅极连接微显示面板的第二扫描信号线SCANB。所述第二扫描信号线SCANB与第一扫描信号线SCAN高低电平相反，即当第一扫描信号线SCAN为高电平时所述第二扫描信号线SCANB为低电平，当第一扫描信号线SCAN为低电平时所述第二扫描信号线SCANB为高电平。
由于所述第三晶体管M2（4）为NMOS管，所以当第一扫描信号线SCAN为高电平时，第一晶体管M1（1）导通，而且第三晶体管M2（4）在第二扫描信号线SCANB低电平的作用下处于截止状态，且没有静态功耗。因此像素驱动电路在工作过程为与上述过程相同。
本实施例中，在所述驱动晶体管MD（3）的栅极处设置有调整电容CS（7），所述调整电容CS（7）的一端连接于所述驱动晶体管MD（3）的栅极，另一端接固定电平，如图2a、2b所示本实施例中所述调整电容CS（7）的另一端接地连接。或图2c、2d所示，本实施例中所述调整电容CS（7）的另一端连接外部驱动电压VDD。
通过增加调整电容Cs（7），通过所述驱动晶体管MD（3）的源极耦合导致所述驱动晶体管MD（3）的栅极的电压增加量变为Cc/（Cc+Cs+Cp）×VANODE。通过调节保持电容Cc和调整电容Cs电容的比值，进而可以调节驱动晶体管MD（3）栅极输入电压的范围。
本实施例中所述第三晶体管M2（4）被放置于像素阵列之中，即所述第三晶体管M2（4）与其他像素驱动电路中的元件共同构成像素单元电路。
实施例2
如图3a至3b所示的本实施例的微显示面板像素驱动电路，所述微显示面板像素驱动电路包括：第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）、第三晶体管M2（4）、耦合电容CC（5）、发光元件（6）、调整电容CS（7）、第四晶体管M3（8）和第五晶体管M4（9）。
其中，所述第一晶体管M1（1）的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1（1）的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1（1）的漏极连接所述第二晶体管MR（2）的源极，所述第二晶体管MR（2）的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR（2）的漏极连接于所述驱动晶体管MD（3）的栅极，所述驱动晶体管MD（3）的源极连接于第四晶体管M3（8）的源极，所述第四晶体管M3（8）的漏极连接于发光元件（6）的一端，所述发光元件（6）的另一端连接公共电压VCOM。所述第四晶体管M3（8）的栅极连接第一扫描信号线SCAN。
所述第五晶体管M4（9）的源极连接于所述驱动晶体管MD（3）的源极，所述第五晶体管M4（9）的漏极连接外部参考电压VREF。所述第五晶体管M4（9）的栅极连接第一扫描信号线SCAN。
如图3a所示的电路结构图中，所述第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）和第五晶体管M4（9）均为NMOS型晶体管。第三晶体管M2（4）和第四晶体管M3（8）为PMOS型晶体管。
当所述第三晶体管M2（4）为PMOS管时，所述驱动晶体管MD（3）的漏极连接所述第三晶体管M2（4）的漏极。所述第三晶体管M2（4）的源极连接外部驱动电压VDDP，同时所述第三晶体管M2（4）的栅极连接微显示面板的第一扫描信号线SCAN。
数据电压写入阶段：此时扫描信号线SCAN信号为高电平，此时第一晶体管M1（1）导通，由于所述第二晶体管MR（2）的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，因此第二晶体管MR（2）也导通；此时驱动晶体管MD（3）的栅极电压（NODE_G）为VDATA。同时，所述第三晶体管M2（4）处于关断状态，所述外部驱动电压VDD不能输入至驱动晶体管MD（3）的漏极。此时没有静态写入功耗。所述第五晶体管M4（9）也处于导通状态，将驱动晶体管MD（3）的源极电压固定在外部参考电压VREF。
显示器件发光阶段：此时第一扫描信号线SCAN信号为低电平，第一晶体管M1（1）断开，所述第二晶体管MR（2）的栅极在外部偏置电压VBIAS的作用下依然保持导通状态，同时，所述第三晶体管M2（4）处于导通状态，此时所述外部驱动电压VDD输入驱动晶体管MD（3）的漏极。
发光的开始阶段，驱动晶体管MD（3）栅极电压为VDATA，驱动晶体管MD（3）导通同时耦合电容CC（5）开始放电。由于对驱动晶体管MD（3）的源极进行初始化至VREF电平；且第四晶体管M3（8）在数据写入的时候处于关闭状态，因此驱动晶体管MD（3）源极的初始化电平可以任意选取而不影响画面显示的对比度。
如图3b所示的电路结构图中，所述第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）和第五晶体管M4（9）均为NMOS型晶体管。第三晶体管M2（4）和第四晶体管M3（8）也为NMOS型晶体管。
则当所述第三晶体管M2（4）为NMOS管时，所述驱动晶体管MD（3）的漏极连接所述第三晶体管M2（4）的源极。所述第三晶体管M2（4）的漏极连接外部驱动电压VDDP，同时所述第三晶体管M2（4）的栅极连接微显示面板的第二扫描信号线SCANB。所述第二扫描信号线SCANB与第一扫描信号线SCAN高低电平相反，即当第一扫描信号线SCAN为高电平时所述第二扫描信号线SCANB为低电平，当第一扫描信号线SCAN为低电平时所述第二扫描信号线SCANB为高电平。
所述驱动晶体管MD（3）的源极连接于第四晶体管M3（8）的漏极，所述第四晶体管M3（8）的源极连接于发光元件（6）的一端，所述发光元件（6）的另一端连接公共电压VCOM。所述第四晶体管M3（8）的栅极连接第二扫描信号线SCANB。
本实施例中所述第三晶体管M2（4）被放置于像素阵列之中，即所述第三晶体管M2（4）与其他像素驱动电路中的元件共同构成像素单元电路。
实施例3
如图4所示的本实施例的应用于微显示面板的电压输入型像素驱动电路，所述电压输入型像素驱动电路包括：第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）、耦合电容CC（4）、发光元件（5）和MUX信号选通单元（6）。
其中，所述第一晶体管M1（1）的栅极连接微显示面板的扫描信号线SCAN，所述第一晶体管M1（1）的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1（1）的漏极连接所述第二晶体管MR（2）的源极，所述第二晶体管MR（2）的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR（2）的漏极连接于所述驱动晶体管MD（3）的栅极，所述驱动晶体管MD（3）的源极连接于发光元件（5）的一端，所述发光元件（5）的另一端连接公共电压VCOM，所述驱动晶体管MD（3）的漏极连接所述MUX信号选通单元（6）。
所述MUX信号选通单元（6）中包括第三晶体管ME1（7）和第四晶体管ME2（8），其中所述第三晶体管ME1（7）的栅极连接微显示面板的扫描信号线，所述第三晶体管ME1（7）的源极连接于所述驱动晶体管MD（3）的漏极，所述第三晶体管ME1（7）的漏极连接于第一驱动信号DR1；所述第四晶体管ME2（8）的栅极连接微显示面板的扫描信号线，所述第四晶体管ME2（8）的源极连接于所述驱动晶体管MD（3）的漏极，所述第四晶体管ME2（8）的漏极连接于第二驱动信号DR2。如图3所示，本实施例中所述MUX信号选通单元（6）设置为每行像素共用一个MUX信号选通单元（6），从而节省MUX信号选通单元（6）所占集成电路布图的面积。
本实施例中，所述第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）和第四晶体管（8）均为NMOS型晶体管；所述第三晶体管ME1（7）为PMOS型晶体管。
本实施例中，所述第二晶体管MR（2）的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，所述MAX_VDATA即微显示面板的数据信号线所传输的信号的最大电压值，所述VTH即第一晶体管M1（1）的阈值电压。阈值电压是MOS管定义的开启电压，只有当栅源电压大于阈值电压，MOS管才会有明显的电流；栅源电压小于阈值电压为工作在亚阈值区或者关断区，此时的MOS管电流很小。
本实施例中，所述第一驱动信号DR1电压值大于第二驱动信号DR2电压值，本实施例中，所述第一驱动信号DR1设置为外部驱动电压VDDP，所述第二驱动信号DR2设置为接地GND。
本实施例中，所述耦合电容CC（4）一端连接于所述驱动晶体管MD（3）的栅极，另一端连接于所述驱动晶体管MD（3）的源极。所述耦合电容CC（4）为MIM电容、MOM电容或者MOS电容等各种类型的电容。
本实施例中，在所述驱动晶体管MD（3）的栅极处设置有调整电容CS（9），所述调整电容CS（9）的一端连接于所述驱动晶体管MD（3）的栅极，另一端接固定电平。本实施例中选择接地。
本实施例中，还包括第三晶体管M2（10），所述第三晶体管M2（10）的源极连接所述驱动晶体管MD（3）的源极，所述第三晶体管M2（10）的漏极连接外部参考电压VREF。所述第三晶体管M2（10）的栅极连接微显示面板的扫描信号线SCAN。
本实施例的电压输入型像素驱动电路在工作时，其过程为：
数据电压写入阶段：此时扫描信号线SCAN信号为高电平，此时第一晶体管M1（1）和第四晶体管ME2（8）导通，第三晶体管ME1（7）由于其为PMOS管因而关断；由于所述第二晶体管MR（2）的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，因此第二晶体管MR（2）也导通；此时驱动晶体管MD（3）的栅极电压（NODE_G）为VDATA，其源极电压（NODE_S）初始化至VREF电平，其漏极（NODE_D）接地GND（所述第二驱动信号DR2此时接GND），因此此时没有静态写入功耗；
显示器件发光阶段：此时扫描信号线SCAN信号为低电平，第一晶体管M1（1）断开，第四晶体管ME2（8）断开，第三晶体管ME1（7）导通，此时驱动晶体管MD（3）的漏极（NODE_D）相当于与第一驱动信号DR1短接（第一驱动信号DR1接至外部驱动电压VDDP）；刚开始阶段，驱动晶体管MD（3）栅极电压为VDATA，驱动晶体管MD（3）源极电压为外部参考电压VREF，因此驱动晶体管MD（3）导通同时对驱动晶体管MD（3）源极进行充电；
假定驱动晶体管MD（3）源极最终电压为VANODE，由于电容耦合的因素并且假定驱动晶体管MD（3）栅极的寄生电容为Cp，此时栅极电压为VDATA+k×VANODE（其中k=Cc/（Cc+Cp），k<1）；此时如果VANODE≈VDDP，那么驱动晶体管MD（3）栅极电压为k×VDDP+VDATA,由于第二晶体管MR（2）栅极电压为VBIAS>MAX_VDATA+VTH，因此第二晶体管MR（2）栅极与驱动晶体管MD（3）栅极之间的电压差小于 k×VDDP-VTH，也即两者压差不会超过VDDP。
另外，由于第二晶体管MR（2）对第一晶体管M1（1）和驱动晶体管MD（3）栅极进行了隔离，其能改善二者之间的漏电以及显示面板的扫描信号线SCAN信号从高电平跳变到低电平时对驱动晶体管MD（3）栅极的耦合影响。
实施例4
如图4所示的本实施例的微显示面板像素驱动电路，所述微显示面板像素驱动电路包括：第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）、第三晶体管M2（4）、耦合电容CC（5）、发光元件（6）、调整电容CS（7）和第四晶体管MP（8）。
其中，所述第一晶体管M1（1）的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1（1）的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1（1）的漏极连接所述第二晶体管MR（2）的源极，所述第二晶体管MR（2）的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR（2）的漏极连接于所述驱动晶体管MD（3）的栅极，所述驱动晶体管MD（3）的源极连接于发光元件（6）的一端，所述发光元件（6）的另一端连接公共电压VCOM。
本实施例中，所述第一晶体管M1（1）、第二晶体管MR（2）、驱动晶体管MD（3）均为NMOS型晶体管。
本实施例中，如图4所示，所述第三晶体管M2（4）为PMOS管时，所述驱动晶体管MD（3）的漏极连接所述第三晶体管M2（4）的漏极。所述第三晶体管M2（4）的源极连接外部驱动电压VDDP，同时所述第三晶体管M2（4）的栅极连接微显示面板的第一扫描信号线SCAN。本实施例中的第三晶体管M2（4）也可以为NMOS管，其连接方式与实施例1中完全相同。
本实施例中，所述耦合电容CC（5）一端连接于所述驱动晶体管MD（3）的栅极，另一端连接于所述驱动晶体管MD（3）的源极。所述保持电容CC（5）为MIM电容、MOM电容或者MOS电容等各种类型的电容。
本实施例中，还包括了第四晶体管MP（8），所述第四晶体管MP（8）的源极连接于驱动晶体管MD（3）的源极，所述第四晶体管MP（8）的栅极与其自身的漏极连接，并同时接地。所述第四晶体管MP（8）的作用是用来保护驱动晶体管MD（3）的源极（NODE_S）不出现过低的电平，即当公共电压VCOM是负电平时，避免驱动晶体管MD（3）的源级出现负电平。
除本实施例中所给出的实施方式以外，所述第四晶体管MP（8）可以增加至本发明的所有其他实施方式中。一般来说VCOM为负压，因此当发光元件的阳极出现负压时驱动晶体管MD管的栅源或者源漏之间会出现较大的压差从而影响驱动晶体管MD管的可靠性；增加第三晶体管MP管之后，如果NODE_S出现较低的负压，此时第三晶体管MP管导通将NODE_S的电平拉至接近GND，从而避免MD管任意两端出现较大的压差。而在二极管正常发光的过程中，由于NODE_S一般为正电压，因此MP管为关断状态不影响其正常工作。
以上所述，仅为本发明的具体实施案例，本发明的保护范围并不局限于此，任何熟悉本技术的技术人员在本发明所述的技术规范内，对本发明的修改或替换，都应在本发明的保护范围之内。

Claims (10)

1.一种微显示面板像素驱动电路，其特征在于，所述微显示面板像素驱动电路包括：第一晶体管M1、第二晶体管MR、驱动晶体管MD、第三晶体管M2、耦合电容CC、发光元件和调整电容CS；
其中，所述第一晶体管M1的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1的漏极连接所述第二晶体管MR的源极，所述第二晶体管MR的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR的漏极连接于所述驱动晶体管MD的栅极，所述驱动晶体管MD的源极连接于发光元件的一端，所述发光元件的另一端连接公共电压VCOM；
当所述第三晶体管M2为PMOS管时，所述驱动晶体管MD的漏极连接所述第三晶体管M2的漏极；所述第三晶体管M2的源极连接外部驱动电压VDDP，同时所述第三晶体管M2的栅极连接微显示面板的第一扫描信号线SCAN；
当所述第三晶体管M2为NMOS管时，所述驱动晶体管MD的漏极连接所述第三晶体管M2的源极；所述第三晶体管M2的漏极连接外部驱动电压VDDP，同时所述第三晶体管M2的栅极连接微显示面板的第二扫描信号线SCANB；
所述第二扫描信号线SCANB与第一扫描信号线SCAN高低电平相反，即当第一扫描信号线SCAN为高电平时所述第二扫描信号线SCANB为低电平，当第一扫描信号线SCAN为低电平时所述第二扫描信号线SCANB为高电平。
2.根据权利要求1 所述的微显示面板像素驱动电路，其特征在于，所述第二晶体管MR的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，所述MAX_VDATA即微显示面板的数据信号线所传输的信号的最大电压值，所述VTH即第一晶体管M1的阈值电压。
3.根据权利要求1 所述的微显示面板像素驱动电路，其特征在于，在所述驱动晶体管MD的栅极处设置有调整电容CS，所述调整电容CS的一端连接于所述驱动晶体管MD的栅极，另一端接固定电平。
4.一种微显示面板像素驱动电路，所述微显示面板像素驱动电路包括：第一晶体管M1、第二晶体管MR、驱动晶体管MD、第三晶体管M2、耦合电容CC、发光元件、调整电容CS、第四晶体管M3和第五晶体管M4；
其中，所述第一晶体管M1的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1的漏极连接所述第二晶体管MR的源极，所述第二晶体管MR的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR的漏极连接于所述驱动晶体管MD的栅极，所述驱动晶体管MD的源极连接于第四晶体管M3的源极，所述第四晶体管M3的漏极连接于发光元件的一端，所述发光元件的另一端连接公共电压VCOM；所述第四晶体管M3的栅极连接第一扫描信号线SCAN；
所述第五晶体管M4（9）的源极连接于所述驱动晶体管MD（3）的源极，所述第五晶体管M4（9）的漏极连接外部参考电压VREF；所述第五晶体管M4（9）的栅极连接第一扫描信号线SCAN。
5.根据权利要求4 所述的微显示面板像素驱动电路，其特征在于，所述第二晶体管MR的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，所述MAX_VDATA即微显示面板的数据信号线所传输的信号的最大电压值，所述VTH即第一晶体管M1的阈值电压。
6.根据权利要求4 所述的微显示面板像素驱动电路，其特征在于，在所述驱动晶体管MD的栅极处设置有调整电容CS，所述调整电容CS的一端连接于所述驱动晶体管MD的栅极，另一端接固定电平。
7.一种微显示面板像素驱动电路，所述微显示面板像素驱动电路包括：第一晶体管M1、第二晶体管MR、驱动晶体管MD、第三晶体管M2、耦合电容CC、发光元件、调整电容CS和第四晶体管MP；
其中，所述第一晶体管M1的栅极连接微显示面板的第一扫描信号线SCAN，所述第一晶体管M1的源极连接微显示面板的数据信号线DATA，所述第一晶体管M1的漏极连接所述第二晶体管MR的源极，所述第二晶体管MR的栅极连接于外部偏置电压VBIAS，所述第二晶体管MR的漏极连接于所述驱动晶体管MD的栅极，所述驱动晶体管MD的源极连接于发光元件的一端，所述发光元件的另一端连接公共电压VCOM；
所述第四晶体管MP的源极连接于驱动晶体管MD的源极，所述第四晶体管MP的栅极与其自身的漏极连接，并同时接地。
8.根据权利要求7 所述的微显示面板像素驱动电路，其特征在于，所述第二晶体管MR的栅极所连接的外部偏置电压VBIAS满足于VBIAS>MAX_VDATA+VTH，所述MAX_VDATA即微显示面板的数据信号线所传输的信号的最大电压值，所述VTH即第一晶体管M1的阈值电压。
9.根据权利要求7所述的微显示面板像素驱动电路，其特征在于，在所述驱动晶体管MD的栅极处设置有调整电容CS，所述调整电容CS的一端连接于所述驱动晶体管MD的栅极，另一端接固定电平。
10.一种微显示面板，所述微显示面板为硅基LED面板或硅基OLED面板，所述微显示面板采用如权利要求1-9之一所述的微显示面板像素驱动电路对像素进行驱动以进行显示。
CN202310196361.7A 2023-03-03 2023-03-03 一种微显示面板像素驱动电路 Active CN115862532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310196361.7A CN115862532B (zh) 2023-03-03 2023-03-03 一种微显示面板像素驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310196361.7A CN115862532B (zh) 2023-03-03 2023-03-03 一种微显示面板像素驱动电路

Publications (2)

Publication Number Publication Date
CN115862532A true CN115862532A (zh) 2023-03-28
CN115862532B CN115862532B (zh) 2023-04-25

Family

ID=85659886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310196361.7A Active CN115862532B (zh) 2023-03-03 2023-03-03 一种微显示面板像素驱动电路

Country Status (1)

Country Link
CN (1) CN115862532B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123837A (zh) * 2006-08-08 2008-02-13 三星Sdi株式会社 有机发光显示器
CN102354532A (zh) * 2010-06-07 2012-02-15 夏普株式会社 像素的电荷存储电路以及显示器
US20130088416A1 (en) * 2011-10-11 2013-04-11 Cambridge Display Technology Limited OLED Display Driver Circuits and Techniques
CN104134680A (zh) * 2013-05-01 2014-11-05 三星显示有限公司 图像显示设备和控制像素电路的方法
CN105096819A (zh) * 2015-04-21 2015-11-25 北京大学深圳研究生院 一种显示装置及其像素电路
CN109285503A (zh) * 2018-11-13 2019-01-29 京东方科技集团股份有限公司 像素电路、像素阵列、显示装置和驱动方法
US20190371244A1 (en) * 2018-05-30 2019-12-05 Viewtrix Technology Co., Ltd. Pixel circuits for light emitting elements
CN113763872A (zh) * 2021-09-08 2021-12-07 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123837A (zh) * 2006-08-08 2008-02-13 三星Sdi株式会社 有机发光显示器
CN102354532A (zh) * 2010-06-07 2012-02-15 夏普株式会社 像素的电荷存储电路以及显示器
US20130088416A1 (en) * 2011-10-11 2013-04-11 Cambridge Display Technology Limited OLED Display Driver Circuits and Techniques
CN104134680A (zh) * 2013-05-01 2014-11-05 三星显示有限公司 图像显示设备和控制像素电路的方法
CN105096819A (zh) * 2015-04-21 2015-11-25 北京大学深圳研究生院 一种显示装置及其像素电路
US20190371244A1 (en) * 2018-05-30 2019-12-05 Viewtrix Technology Co., Ltd. Pixel circuits for light emitting elements
CN110570805A (zh) * 2018-05-30 2019-12-13 上海云英谷科技有限公司 用于发光元件的像素电路
CN109285503A (zh) * 2018-11-13 2019-01-29 京东方科技集团股份有限公司 像素电路、像素阵列、显示装置和驱动方法
CN113763872A (zh) * 2021-09-08 2021-12-07 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN115862532B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
US11854460B2 (en) Shift register unit, driving circuit, display device and driving method
US20190251905A1 (en) Pixel unit circuit, pixel circuit, driving method and display device
US9524672B2 (en) Organic light emitting diode display apparatus with power circuit to accelerate a voltage level
US20230410729A1 (en) Pixel circuit, driving method of pixel circuit, and display panel
TW201944385A (zh) 顯示面板和畫素電路
CN104637445B (zh) Amoled像素驱动电路及像素驱动方法
CN105405395B (zh) 一种像素结构、其驱动方法及相关显示装置
WO2019214260A1 (zh) 像素电路及其驱动方法和显示装置
US7777549B2 (en) Level shifter circuit
CN111583864A (zh) 显示驱动电路及其驱动方法、显示装置
US20210201794A1 (en) Pixel driving circuit and driving method
CN213519212U (zh) 像素电路和显示装置
CN109509434A (zh) 一种像素驱动电路、显示装置及驱动方法
CN110010071A (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
WO2021184192A1 (zh) 像素电路及其驱动方法和显示装置
CN100573641C (zh) 发光二极管面板及其驱动方法
US9628079B2 (en) Level shifter circuit
CN115862531B (zh) 应用于微显示面板的电压输入型像素驱动电路
CN115862532B (zh) 一种微显示面板像素驱动电路
TWI694431B (zh) 畫素電路與顯示裝置
US11455947B2 (en) Pixel circuit, driving method thereof and display device
US20240185751A1 (en) Display and driving method thereof
US20240062711A1 (en) Light-emitting device
WO2024087130A1 (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN112669748A (zh) 像素驱动电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant