CN115859906B - 一种芯片互连系统 - Google Patents

一种芯片互连系统 Download PDF

Info

Publication number
CN115859906B
CN115859906B CN202310184644.XA CN202310184644A CN115859906B CN 115859906 B CN115859906 B CN 115859906B CN 202310184644 A CN202310184644 A CN 202310184644A CN 115859906 B CN115859906 B CN 115859906B
Authority
CN
China
Prior art keywords
ports
optical
port
chip
optical communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310184644.XA
Other languages
English (en)
Other versions
CN115859906A (zh
Inventor
霍潇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hejian Industrial Software Group Co Ltd
Original Assignee
Shanghai Hejian Industrial Software Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hejian Industrial Software Group Co Ltd filed Critical Shanghai Hejian Industrial Software Group Co Ltd
Priority to CN202310184644.XA priority Critical patent/CN115859906B/zh
Publication of CN115859906A publication Critical patent/CN115859906A/zh
Application granted granted Critical
Publication of CN115859906B publication Critical patent/CN115859906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Optical Communication System (AREA)

Abstract

本发明涉及芯片验证技术领域，特别是涉及一种芯片互连系统，该系统包括路由器和N个芯片，每个芯片包括接口复用单元和数据封装单元，接口复用单元包括多个第二端口和一个第一光通信端口，第一光通信端口与数据封装单元连接，数据封装单元包括第二光通信端口，其中第二端口与芯片中相应的第一端口相连；每个第二光通信端口均与路由器相连，且使用传输控制协议互连；通过接口复用单元和数据封装单元将芯片中多个第一端口的数据转换为一路光信号，通过路由器与其他芯片进行通信，使每个芯片的第二光通信端口都能够与其他芯片的第二光通信端口进行通信，解决了互连的芯片受到传输距离的限制导致需要在同一物理空间通信的技术问题。

Description

一种芯片互连系统
技术领域
本发明涉及芯片验证技术领域，特别是涉及一种芯片互连系统。
背景技术
在对芯片设计进行验证时，根据工具的不同可以分为EDA验证、FPGA原型验证和Emulator验证，其中FPGA验证是将RTL代码移植到FPGA来验证IC系统的功能和性能，也即编译设计代码，并且综合为真实的硬件电路对应FPGA板子上去，通过FPGA进行仿真。
但是一个完整的芯片设计通常一个FPGA容纳不大，需要多个互连的FPGA共同验证，每个FPGA具有预设数量的引脚，在将两个FPGA进行互连时，互连的引脚被占用。一个FPGA互连的其他FPGA的数量越多，其能够分配给其中一个FPGA的引脚数量越少，互连的FPGA之间的引脚资源越紧张。
为了解决互连FPGA之间引脚数量不足的问题，目前是通过将FPGA之间直接通过复用端口互连，在进行数据发送时，是通过将FPGA的多个IO端口传输的并行数据转换为一个串行数据通过一个复用端口发出，在进行数据接收时，是通过将复用端口接收的一个串行数据转换为并行数据给多个端口，FPGA之间通过复用端口进行电连接通信，该解决方案存在以下缺陷：受到传输距离的限制，通过复用端口电连接的FPGA需要在同一个物理空间下进行通信。
发明内容
针对上述技术问题，本发明采用的技术方案为：一种芯片互连系统，所述系统包括路由器RT和N个芯片IC={IC1,IC2,…,ICi,…,ICN}，ICi为第i个芯片，i的取值范围为1到N。
所述ICi包括接口复用单元MXi、数据封装单元GMi和M(i)个第一端口FP={FP1,FP2,…,FPf,…,FPM(i)}，FPf为第f个第一端口，f的取值范围为1到M(i)；其中，FP中包括M1(i)个第一输出端口和M2(i)个第一输入端口，且满足M1(i)+M2(i)=M(i)。
其中，MXi包括M(i)个第二端口CP={CP1,CP2,…,CPf,…,CPM(i)}和一个第一光通信端口FD1i，其中CPf为第f个第二端口；CPf和FPf连接，FD1i与数据封装单元GMi连接；所述GMi包括第二光通信端口FD2i；MXi用于将M1(i)个第一输出端口的电信号转换为一路第一光信号OSTi并由FD1i发送给GMi，或者MXi用于将GMi通过FD1i将发送的一路第二光信号OSRi转换为M2(i)个第一输入端口的电信号；GMi用于将OSTi封装为第一数据包PATi并通过FD2i发送或者将FD2i接收的第二数据包PARi解析为OSRi。
所述IC对应的N个第二光通信端口FD2={FD21,FD22,…,FD2i,…,FD2N}分别与RT连接，其中FD2i为ICi对应的第二光通信端口。
所述ICi的FD2i、RT和第j个芯片ICj的第二光通信端口FD2j之间使用传输控制协议互连，其中j的取值范围为1到N，且i≠j。
本发明与现有技术相比具有明显的有益效果，借由上述技术方案，本发明提供的一种芯片互连系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
本发明提供了一种芯片互连系统，通过在芯片中增加接口复用单元和数据封装单元，通过接口复用单元和数据封装单元将芯片中多个第一端口的数据转换为一路光信号，并将该光信号通过第二光通信端口与路由器相连，通过路由器与其他芯片进行通信，使每个芯片的第二光通信端口都能够与其他芯片的第二光通信端口进行通信，解决了现有技术中点对点连接导致占用端口的问题，同时本发明中可以通过路由在不同的地理位置进行通信，能够突破芯片互连时距离的限制，解决了现有技术中互连的芯片受到传输距离的限制导致需要在同一物理空间通信的技术问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种芯片互连系统的结构示意图；
图2为本发明实施例提供的芯片中接口复用单元和数据封装单元的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1和图2，图1示出了整体的芯片互连系统结构示意图，图2示出了芯片内部接口复用单元和数据封装单元的结构示意图，所述系统包括路由器RT和N个芯片IC={IC1,IC2,…,ICi,…,ICN}，ICi为第i个芯片，i的取值范围为1到N。
可选的，芯片为FPGA、GPU或CPU芯片。作为一个优选实施例，芯片为FPGA芯片。
进一步，所述ICi包括接口复用单元MXi、数据封装单元GMi和M(i)个第一端口FP={FP1,FP2,…,FPf,…,FPM(i)}，FPf为第f个第一端口，f的取值范围为1到M(i)；其中，FP中包括M1(i)个第一输出端口和M2(i)个第一输入端口，且满足M1(i)+M2(i)=M(i)。
需要说明的是，第j个ICj中包括M(j)个第二端口，M(i)与M(j)的函数值相同或者不同，其中j的取值范围为1到N，且i≠j。同理，M(j)包括M1(j)个第一输出端口和M2(j)个第一输入端口，其中M1(i)与M1(j)相同或者不同，M2(i)与M2(j)相同或者不同。
进一步，MXi包括M(i)个第二端口CP={CP1,CP2,…,CPf,…,CPM(i)}和一个第一光通信端口FD1i，其中CPf为第f个第二端口；CPf和FPf连接，FD1i与数据封装单元GMi连接；所述GMi包括第二光通信端口FD2i；MXi用于将M1(i)个第一输出端口的电信号转换为一路第一光信号OSTi并由FD1i发送给GMi，或者MXi用于将GMi通过FD1i将发送的一路第二光信号OSRi转换为M2(i)个第一输入端口的电信号；GMi用于将OSTi封装为第一数据包PATi并通过FD2i发送或者将FD2i接收的第二数据包PARi解析为OSRi。
可选的，接口复用单元MXi为多路复用单元，可选的，多路复用单元为时分复用、频分复用、码分复用等，现有技术中所有实现将多路信号复用为一路光纤信号的方案均在本发明的保护范围之内。
作为一个优选实施例，所述接口复用单元MXi为时分复用单元。
具体的，当接口复用单元MXi采用时分复用单元时，接口复用单元MXi包括复用模块和解复用模块。其中，复用模块包括光合路器和M1(i)个输出支路，其中光合路器的输入连接M1(i)个输出支路的输出，光合路器的输出连接FD1i；每个输出支路的输入连接ICi的第一输出端口，输出支路包括依次连接的激光器和延时电路。激光器用于将电信号转换为光信号，延时电路用于对每个光信号进行延时调整，光合路器用于将M1(i)个输出支路的光信号合为一路复用的光信号。其中，解复用模块包括光分路器和M2(i)个光接收机，其中，光分路器的输入连接FD1i，光分路器的输出分别与M2(i)个光接收机的输入连接，光接收机的输出与ICi中相应的第一输入端口连接。其中光分路器用于将接收的光信号分解为M2(i)个支路信号，将各支路信号送入相应支路的光接收机转换为相应支路的电信号，达到恢复电信号的目的。
可选的，数据封装单元GMi为以太网控制器(Media Access Control,MAC)或者千兆以太网控制器(Gigabit Media Access Control,GMAC)。优选的，GMi为GMAC。
进一步，所述IC对应的N个第二光通信端口FD2={FD21,FD22,…,FD2i,…,FD2N}分别与RT连接，其中FD2i为ICi对应的第二光通信端口。
其中，以路由器RT为中心节点，根据第二光通信端口传输的数据包中所携带的目的地址选择相应的第二光通信端口。
需要说明的是，N个第二光通信端口分别通过光纤与RT连通。
通过将每个芯片的第二光通信端口分别与路由器连接，各个芯片之间不需要将相应端口进行点对点连接，由路由器作为中间节点将需要通信的两个芯片连通，芯片中的每个端口可以与另一个芯片的某个端口通信，还可以与第三个芯片的某一个端口通信，不受物理连线的限制，解决了现有技术中将相应端口点对点连接之后导致端口被占用，进而导致该端口只能进行点对点的信号传输，不能与其他芯片的端口进行通信的问题。
进一步，所述ICi的FD2i、RT和第j个芯片ICj的第二光通信端口FD2j之间使用传输控制协议互连，其中j的取值范围为1到N，且i≠j。
其中，传输控制协议用于统一第二光通信端口传输的光信号的数据包格式，数据包中包括发送数据的源地址、接收数据的目的地址、传输的数据等，使路由在接收到相应的数据包时能够通过解析数据包中携带的目的地址，将光信号传输给目的地址所指向的线路。其中，源地址和目的地址为相应芯片的地址或者第二光通信端口的地址。
作为一个优选实施例，传输控制协议为TCP/IP协议。现有技术中其他能够实现相同功能的协议均落入到本发明的保护范围之内。
作为一个优选实施例，当ICi的FD2i通过RT向ICj的FD2j传输第一光信号OSTi时，FD2i发送光信号的数据包PATi，所述PATi包括ICi的源地址、ICj的目的地址和OSTi。当接口复用单元为时分复用单元时，所述数据包为将M1(i)个第一输出端口的电信号时分复用为一路光信号的数据。
作为一个优选实施例，所述PATi中的OSTi为ICi中同一个总线对应的第一输出端口在同一时刻传输的数据。需要说明的是，在芯片中，与总线互连的端口包括多个第一输出端口和多个第一输入端口。将同一个总线传输数据打包为同一个数据包，能够提高解复用的效率，能够解决在解析时需要结合多个不同的数据包进行重组导致的解析效率低以及容易出错的问题。
可选的，所述总线为按照不同功能分类的总线，如地址总线、数据总线、控制总线、扩展总线和局部总线等。可选的，所述总线为按照功能接口分类，如USB总线、UART总线、SPI总线、PCI总线等。
作为一个优选实施例，ICi包括T(i)个第三端口，第三端口不与FD2i连接；其中第三端口为用户指定的ICi的端口，T(i)≥0。T(i)为ICi中第三端口的数量。可选的，第三端口可以是在ICi通信的总时长中不发生信号跳变的端口，还可以是ICi中在超过最大时间占比阈值的时间段内不发生信号跳变的端口，其中最大时间占比阈值为在ICi通信的总时长中不发生信号跳变的时间与总时长的比值。需要说明的是，最大时间占比阈值为用户指定的值，第三端口的获取可以是根据历史通信次数统计获取的不发生信号跳变的平均时间和平均总时长。
综上所述，本发明实施例提供了一种芯片互连系统，该系统包括路由器和N个芯片，每个芯片包括接口复用单元和数据封装单元，接口复用单元包括多个第二端口和一个第一光通信端口，第一光通信端口与数据封装单元连接，数据封装单元包括第二光通信端口，其中第二端口与芯片中相应的第一端口相连；每个第二光通信端口均与路由器相连，且使用传输控制协议互连；接口复用单元用于将多个第二端口的电信号转换为一路第一光信号或者将接收的一路光信号转换为多个第二端口的电信号，数据封装单元用于将第一光信号封装为第二光信号并通过第二光通信端口发送给路由器，使每个芯片的第二光通信端口都能够与其他芯片的第二光通信端口进行通信，解决了现有技术中点对点连接导致占用端口的问题，同时本发明中可以通过路由在不同的地理位置进行通信，能够突破芯片互连时距离的限制，解决了现有技术中互连的芯片受到传输距离的限制导致需要在同一物理空间通信的技术问题。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明开的范围由所附权利要求来限定。

Claims (10)

1.一种芯片互连系统，其特征在于，所述系统包括路由器RT和N个芯片IC={IC1,IC2,…,ICi,…,ICN}，ICi为第i个芯片，i的取值范围为1到N；
所述ICi包括接口复用单元MXi、数据封装单元GMi和M(i)个第一端口FP={FP1,FP2,…,FPf,…,FPM(i)}，FPf为第f个第一端口，f的取值范围为1到M(i)；其中，FP中包括M1(i)个第一输出端口和M2(i)个第一输入端口，且满足M1(i)+M2(i)=M(i)；
其中，MXi包括M(i)个第二端口CP={CP1,CP2,…,CPf,…,CPM(i)}和一个第一光通信端口FD1i，其中CPf为第f个第二端口；CPf和FPf连接，FD1i与数据封装单元GMi连接；所述GMi包括第二光通信端口FD2i；MXi用于将M1(i)个第一输出端口的电信号转换为一路第一光信号OSTi并由FD1i发送给GMi，或者MXi用于将GMi通过FD1i将发送的一路第二光信号OSRi转换为M2(i)个第一输入端口的电信号；GMi用于将OSTi封装为第一数据包PATi并通过FD2i发送或者将FD2i接收的第二数据包PARi解析为OSRi；
所述IC对应的N个第二光通信端口FD2={FD21,FD22,…,FD2i,…,FD2N}分别与RT连接，其中FD2i为ICi对应的第二光通信端口；
所述ICi的FD2i、RT和第j个芯片ICj的第二光通信端口FD2j之间使用传输控制协议互连，其中j的取值范围为1到N，且i≠j。
2.根据权利要求1所述的系统，其特征在于，当ICi的FD2i通过RT向ICj的FD2j传输第一光信号OSTi时，FD2i发送光信号的数据包PATi，所述PATi包括ICi的源地址、ICj的目的地址和OSTi。
3.根据权利要求2所述的系统，其特征在于，所述PATi中的OSTi为ICi中同一个总线对应的第一输出端口在同一时刻传输的数据。
4.根据权利要求1所述的系统，其特征在于，所述传输控制协议为TCP/IP协议。
5.根据权利要求1所述的系统，其特征在于，所述MXi为时分复用单元。
6.根据权利要求5所述的系统，其特征在于，所述MXi包括复用模块，所述复用模块包括光合路器和M1(i)个输出支路，其中光合路器的输入连接M1(i)个输出支路的输出，光合路器的输出连接FD1i；每个输出支路的输入连接ICi的第一输出端口，输出支路包括依次连接的激光器和延时电路。
7.根据权利要求5所述的系统，其特征在于，所述MXi包括解复用模块，所述解复用模块包括光分路器和M2(i)个光接收机，其中，光分路器的输入连接FD1i，光分路器的输出分别与M2(i)个光接收机的输入连接，光接收机的输出与ICi中相应的第一输入端口连接。
8.根据权利要求1所述的系统，其特征在于，ICi包括T(i)个第三端口，第三端口不与FD2i连接；其中第三端口为用户指定的ICi的端口，T(i)≥0。
9.根据权利要求8所述的系统，其特征在于，第三端口为ICi中在超过最大时间占比阈值的时间段内不发生信号跳变的端口，其中最大时间占比阈值为在ICi通信的总时长中不发生信号跳变的时间与总时长的比值。
10.根据权利要求1所述的系统，其特征在于，所述ICi为FPGA芯片。
CN202310184644.XA 2023-03-01 2023-03-01 一种芯片互连系统 Active CN115859906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310184644.XA CN115859906B (zh) 2023-03-01 2023-03-01 一种芯片互连系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310184644.XA CN115859906B (zh) 2023-03-01 2023-03-01 一种芯片互连系统

Publications (2)

Publication Number Publication Date
CN115859906A CN115859906A (zh) 2023-03-28
CN115859906B true CN115859906B (zh) 2023-04-28

Family

ID=85659508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310184644.XA Active CN115859906B (zh) 2023-03-01 2023-03-01 一种芯片互连系统

Country Status (1)

Country Link
CN (1) CN115859906B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117610472B (zh) * 2024-01-24 2024-03-29 上海合见工业软件集团有限公司 超大规模集群fpga原型验证系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101415014A (zh) * 2007-10-19 2009-04-22 华为技术有限公司 一种GPON作为802.16回程时的QoS保证方法、系统和基站
WO2020181977A1 (zh) * 2019-03-13 2020-09-17 苏州库瀚信息科技有限公司 具有多个异构网络接口端口的存储控制器的系统、方法和装置
CN113326227A (zh) * 2021-08-03 2021-08-31 上海国微思尔芯技术股份有限公司 链路复用方法、系统及原型验证方法
CN113508384A (zh) * 2019-03-20 2021-10-15 株式会社半导体能源研究所 布线布局设计方法、程序及记录媒体
CN115663589A (zh) * 2022-09-30 2023-01-31 杭州兰特普光电子技术有限公司 分布式光交换互连集成芯片及互连系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US11281837B2 (en) * 2017-12-18 2022-03-22 Intel Corporation Router-based transaction routing for toggle reduction
WO2022133310A1 (en) * 2020-12-18 2022-06-23 Synopsys, Inc. Clock aware simulation vector processor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101415014A (zh) * 2007-10-19 2009-04-22 华为技术有限公司 一种GPON作为802.16回程时的QoS保证方法、系统和基站
WO2020181977A1 (zh) * 2019-03-13 2020-09-17 苏州库瀚信息科技有限公司 具有多个异构网络接口端口的存储控制器的系统、方法和装置
CN113508384A (zh) * 2019-03-20 2021-10-15 株式会社半导体能源研究所 布线布局设计方法、程序及记录媒体
CN113326227A (zh) * 2021-08-03 2021-08-31 上海国微思尔芯技术股份有限公司 链路复用方法、系统及原型验证方法
CN115663589A (zh) * 2022-09-30 2023-01-31 杭州兰特普光电子技术有限公司 分布式光交换互连集成芯片及互连系统

Also Published As

Publication number Publication date
CN115859906A (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
JP5102831B2 (ja) 電子デバイス、システムオンチップ、及びデータフロー監視方法
WO2016107122A1 (zh) RapidIO报文和以太网报文之间的转换方法和设备
CN115859906B (zh) 一种芯片互连系统
US20040088605A1 (en) Method and system for testing networks
CN101277196B (zh) 一种基于pcie交换网的通信系统、通信方法及线卡板
KR20040015308A (ko) 프로토콜 독립적 데이터 전송 방법, 장치, 정보 처리 장치및 시스템
CN112817908A (zh) 裸芯间高速扩展系统及其扩展方法
CN107454008B (zh) 一种千兆万兆以太互通系统及方法
WO2024120267A1 (zh) 多接口转换装置及车辆
WO2003036341A2 (en) Field reconfigurable line cards for an optical transport system
Flatt et al. An FPGA based HSR architecture for seamless PROFINET redundancy
US20020152341A1 (en) Method and system for generating multiple self-ID packets on the 1394 bus using a standard PHY chip
CN101069434B (zh) 用于转换及同步数据通信量的数据处理系统和方法
CN111865551A (zh) 一种基于快速总线、多级系统协调管理的装置及其管理方法
JP2010500641A (ja) 電子装置及び通信同期方法
CN107911288B (zh) 列车通信网卡及列车控制管理系统
WO2018196833A1 (zh) 报文发送方法和报文接收方法及装置
Salazar-García et al. Plasticnet+: Extending multi-fpga interconnect architecture via gigabit transceivers
Romashikhin et al. Hardware-software complex for prototyping NoCs using a few FPGA chips
Salazar-García et al. PlasticNet: A low latency flexible network architecture for interconnected multi-FPGA systems
CN112448794A (zh) 一种帧处理方法和装置
CN114925654B (zh) 一种交换电路路由算法的验证方法及装置
Zhang et al. A Protocol Layer Test Strategy of Interlaken Embedded in FPGA
CN115022208B (zh) 一种tte网络流量监控设备及方法
Bhanu et al. FPGA Implementation of Novel Routing Algorithm for Butterfly-Fat-Tree Topology based NoC Design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant