CN101069434B - 用于转换及同步数据通信量的数据处理系统和方法 - Google Patents

用于转换及同步数据通信量的数据处理系统和方法 Download PDF

Info

Publication number
CN101069434B
CN101069434B CN2005800413200A CN200580041320A CN101069434B CN 101069434 B CN101069434 B CN 101069434B CN 2005800413200 A CN2005800413200 A CN 2005800413200A CN 200580041320 A CN200580041320 A CN 200580041320A CN 101069434 B CN101069434 B CN 101069434B
Authority
CN
China
Prior art keywords
data
subnet
resource reservation
time slot
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800413200A
Other languages
English (en)
Other versions
CN101069434A (zh
Inventor
K·G·W·古森斯
A·拉杜勒斯库
E·里普克马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Network System Technology Co ltd
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101069434A publication Critical patent/CN101069434A/zh
Application granted granted Critical
Publication of CN101069434B publication Critical patent/CN101069434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/0016—Arrangements providing connection between exchanges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13003—Constructional details of switching devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13196—Connection circuit/link/trunk/junction, bridge, router, gateway
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13204—Protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299—Bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322—Integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13348—Channel/line reservation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1336—Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13392—Channels assigned according to rules

Abstract

本发明涉及一种用于同步数据通信量的数据处理系统和方法。本发明依赖于这样的认识：缺乏数据通信量的同步主要是由于使用了不同的资源保留方案而造成的。根据本发明，提供一个转换单元，该转换单元把第一数据转换成第二数据，其中第一数据由第一资源保留方案控制，第二数据由第二资源保留方案控制。该转换单元可以被称作网络层桥(NWB)。例如，不同的资源保留方案可以基于时隙表(slottable)，在这种情况下，该转换单元把对应于第一数据的时隙分配转换成对应于第二数据的时隙分配。

Description

用于转换及同步数据通信量的数据处理系统和方法
技术领域
本发明涉及一种在至少一个集成电路上的数据处理系统，该数据处理系统包括至少两个模块和用来在所述各模块之间传送数据的网络，其中该网络包括第一子网和第二子网，第一子网使用第一资源保留方案，而第二子网使用第二资源保留方案。
本发明还涉及一种用于在至少一个集成电路上的数据处理系统中转换数据的方法，该数据处理系统包括至少两个模块和用来在所述各模块之间传送数据的网络，其中该网络包括第一子网和第二子网，第一子网使用第一资源保留方案，而第二子网使用第二资源保留方案。
背景技术
芯片上网络(NoC)已经被提出，并且已经作为一种针对与高度复杂的芯片上的各模块的互连相关的问题的适当解决方案而被广泛接受。与诸如单总线或者总线分级结构之类的传统互连结构相比，所述网络概念提供许多重要的优点。举例来说，(i)网络能够令人满意地以深亚微米技术构造及管理连线，(ii)网络允许通过共享而实现良好的连线利用率，(iii)网络比起总线具有更好的扩展性，(iv)网络可以具有很高的能量效率并且可以非常可靠，并且(v)网络通过明确定义的接口将计算与通信分离(去耦合)，从而可以独立地设计所述模块和互连并且可以很容易地将它们集成在一起。
芯片上网络典型地包括多个路由器，所述路由器形成该网络的节点，并且所述路由器被设置成通过该网络传输及路由数据。此外，所述网络通常配备有所谓的网络接口，所述网络接口实现在连接到该网络的各模块与该网络自身之间的接口。所述各模块通常被归类为主模块和从属模块。主模块向从属模块发送请求消息，例如包括写入命令的请求消息，所述写入命令伴随有应当被写入到存储器(从属)模块中的数据。该从属模块可以发送回响应消息，该响应消息包括对于接收到该请求消息的确认，或者包括关于成功执行了由该主模块所请求的写入操作的指示。这种请求-响应机制常常被称作事务模型。请求与相应响应的组合常常被称作事务。还可以使用其他类型的网络，这些网络例如使用消息传递。本发明也涉及这些其他类型的网络。
芯片上网络是一个正在快速发展的研究和开发领域。近年来已经公开了许多进展，比如关于网络拓扑或者诸如网络接口、路由器和交换机之类的组件的设计。最近的一个很重要的进展是多芯片网络的概念。多芯片网络被划分为各个子网，所述子网专用于各模块之间的通信，所述各模块在更大的数据处理系统中形成子系统的一部分并且在该更大的数据处理系统中执行特定的功能。所述各子网驻留在不同的集成电路(管芯、芯片、封装或板)上。或者，所述各子网可以驻留在单一芯片上。在后一种情况下，所述各子网可以具有不同的功率或电压域或者不同的其他特性。
在本发明的情境中，US 6,018,782是特别相关的。US 6,018,782公开了一种单芯片集成电路，其包括在一个芯片上网络中互连的多个模块。所述各模块是处理器或存储器设备或混合设备。模块间链路提供用于在各模块之间进行数据通信的电路径。所述各模块通过模块间端口连接到该模块间链路，其中至少一个模块间端口耦合在相关模块与该模块间链路之间。该模块间链路将各模块间端口电耦合在一起，并且在各模块之间提供通信路径。所述芯片上网络还可以包括模块间网络交换机或者芯片间网络桥，所述模块间网络交换机用于接合所述模块间链路的电路并且把来自一条模块间链路的数据分组路由到另一条模块间链路，所述芯片间网络桥用来把两个单芯片集成电路接合成单一通信网络并且把来自一个计算机芯片上的各模块的数据分组路由到另一个计算机芯片上的各模块。
从US 6,018,782的图2和5可以看出，所述芯片间网络桥能够通过多个连接器来接合两个计算机芯片以便扩展所述芯片上网络。该芯片间网络桥优选地包括一个或多个输出缓冲器以及一个或多个输入缓冲器，所述输出缓冲器适于接受针对第二计算机芯片上的地址的外出数据，所述输入缓冲器适于接收针对该相关计算机芯片上的相关地址的进入数据。当输出缓冲器中的空间可用时，所述芯片间网络桥把将被传送到第二计算机芯片的数据接受到该输出缓冲器中。如果第二计算机芯片上的相应的芯片间网络桥用信号表示可以接受附加的数据，则该输出缓冲器中的所述数据通过所述连接器被传送到第二计算机芯片上的该相应的芯片间网络桥。
从US 6,018,782的说明书可以明显看出，所述网络桥只适用于驻留在不同集成电路上的各网络之间的通信，并且所述网络桥仅包括用于临时存储应当从一个网络发送到另一个网络的数据的缓冲装置。其中不存在用于对从一个网络到另一个网络的数据传输进行同步的机制。由于所述网络桥只提供了把网络耦合到另一个芯片从而扩展该网络的可能性，因此由该网络桥所提供的功能在这方面是十分有限的。所述网络桥还提供了相对简单的缓冲装置以便在(包括在另一个计算机芯片上的网络中的)相应的网络桥表示其无法接受附加数据时对数据进行排队。因此，这种网络桥的一个重要的缺陷在于，在不同的子网具有不同的性能特性的情况下，该网络桥无法适当地对从一个网络到另一个网络的数据通信量进行同步。
还可以明显看出需要有两个组件，特别是在第一计算机芯片上的网络桥以及在第二计算机桥上的协作网络桥，由于延长了等待时间，因此这两个网络桥的组合对于所述网络整体的性能具有负面影响。对于性能的负面影响是所述已知的网络桥的另一个缺陷。
发明内容
本发明的一个目的是提供一种用于互连上述类型的子网的装置和方法，所述装置和方法能够在不同的子网具有不同特性的情况下对各子网之间的数据通信量进行同步。
本发明依赖于这样的认识：缺乏数据通信量的同步主要是由于使用了不同的资源保留方案而造成的。根据本发明，在第一子网与第二子网之间提供转换单元，用于把来自第一子网的第一数据转换成用于第二子网的第二数据，其中第一数据由第一资源保留方案控制，而第二数据由第二资源保留方案控制。该转换单元可以被称作网络层桥。例如，不同的资源保留方案可以基于时隙表(slot table)，在这种情况下，该转换单元把用于第一数据的时隙分配转换成用于第二数据的时隙分配。
具体地，本发明提供一种在至少一个集成电路上的数据处理系统，该数据处理系统包括：至少两个模块；用来在所述各模块之间传送数据的网络，其中所述网络包括第一子网和第二子网，第一子网使用第一资源保留方案，而第二子网使用第二资源保留方案，其中第一资源保留方案和第二资源保留方案包括用于控制数据传输的时隙表，以及其中第一子网与第二子网部署不同的时隙表尺寸；和转换单元，所述转换单元被耦合在第一子网与第二子网之间并被设置成把来自第一子网的第一数据转换成用于第二子网的第二数据，其中第一数据由第一资源保留方案来控制，而第二数据由第二资源保留方案来控制，其中所述转换单元被设置成把用于第一数据的时隙分配转换成用于第二数据的时隙分配。
本发明还提供一种用于在至少一个集成电路上的数据处理系统中转换数据的方法，该数据处理系统包括至少两个模块和用来在所述各模块之间传送数据的网络，其中所述网络包括第一子网和第二子网，第一子网使用第一资源保留方案，而第二子网使用第二资源保留方案，其中所述方法包括以下步骤：把来自第一子网的第一数据转换成用于第二子网的第二数据，第一数据由第一资源保留方案来控制，而第二数据由第二资源保留方案来控制；将用于第一资源保留方案和第二资源保留方案的时隙表用来控制数据传输，其中第一子网与第二子网部署不同的时隙表尺寸；和将用于第一数据的时隙分配转换成用于第二数据的时隙分配。
第一资源保留方案和第二资源保留方案包括用于控制数据传输的时隙表。这是一种用于在网络环境中保留时隙的通用技术；所述路由器包括所谓的TDMA时隙表，其中各数据元素被分配到各时隙。根据本发明的一个方面，第一子网与第二子网部署不同的时隙表尺寸，并且所述转换单元被设置成把用于第一数据的时隙分配转换成用于第二数据的时隙分配。
在本发明的一个实施例中，第一资源保留方案被构想来保留带宽用于第一数据的传输，而第二资源保留方案被构想来保留带宽用于第二数据的传输。因此，所述转换单元被设置成把由第一保留带宽方案控制的数据转换成由第二保留带宽方案控制的数据。
在本发明的一个实施例中，第一资源保留方案与第二资源保留方案相同。例如，两种方案都可以基于TDMA时隙表的使用。
在本发明的另一个实施例中，第一子网与第二子网具有不同的操作频率，并且所述转换单元被设置成把用于第一数据的时隙分配转换成用于第二数据的时隙分配。
在本发明的另一个实施例中，利用不同的字宽度对第一数据和第二数据进行格式化，并且所述转换单元被设置成把用于第一数据的时隙分配转换成用于第二数据的时隙分配。
根据本发明的另一方面，第一子网和第二子网驻留在不同的集成电路上。这常常被称作多芯片网络。
根据本发明的另一方面，第一子网与第二子网驻留在单一集成电路上，并且第一子网与第二子网具有不同的功率和/或电压域。第一子网与第二子网具有不同的性能特性。例如，所述转换单元于是还可以被用来放松(relax)时隙分配。
附图说明
下面参照附图更详细地描述本发明，其中：
图1A示出了在集成电路上的网络中的通信路由器的已知配置；
图1B示出了被包括在相同的网络中但是被包括在不同子网中的通信路由器的已知配置；
图2示出了根据本发明的转换单元；
图3示出了根据本发明的转换单元的第一实施例；
图4示出了根据本发明的转换单元的第二实施例；
图5示出了根据本发明的转换单元的第三实施例；
图6示出了根据本发明的转换单元的第四实施例；
图7A示出了根据本发明的转换单元的体系结构的第一实例；
图7B示出了根据本发明的转换单元的体系结构的第二实例；
图8示出了数据的重新排序；
图9示出了其中不发生数据的重新排序的情况。
具体实施方式
图1A示出了在集成电路上的网络中的通信路由器R1、R2的已知配置。该网络包括通过链路L1、L3连接的路由器R1、R2的集合。这两条链路都在特定的时钟频率f1下操作。在性能(时钟频率、相位、比特宽度等等)方面，两个路由器R1、R2在所述路由器之间的链路L1上所看到的景象相同。这是当前盛行的芯片上网络视图。
图1B示出了被包括在相同的网络中但是被包括在不同的子网1、2中的通信路由器R1、R2的已知配置。例如，所述各子网可以驻留在不同的板、芯片或管芯上。或者，所述各子网可以驻留在单一集成电路上，但是它们可以具有不同的功率或电压域。为了该网络的正确运行，所述路由器R1、R2在其间的链路L1上应当看到相同的景象(在性能方面)，但是L1的性能可以不同于路由器R1和R2的对应子网中的其他链路L3的性能。应当注意到，对于链路L1和L3可以给出等同的性能以便解决这一冲突，但是这种解决方案或者对于各子网之间的链路L1的利用率不足或者对于子网内的链路L3的利用率不足。或者，路由器R1、R2可以被适配成使得它们可以通过具有不同性能级别的链路L1、L3来处理数据通信量，但是这样做需要修改路由器R1、R2并且提高了它们的复杂度。后一种解决方案对于路由器R1、R3的可再利用性也具有负面影响。在上述两种情况下的解决方案都不够好。最好对于路由器R1、R2隐藏各子网之间的链路L1的属性，这是通过根据本发明的转换单元实现的。由于根据本发明的转换单元在OSI模型中的网络层上的不同资源保留方案之间进行变换，因此该转换单元可以被称作网络层桥。
图2示出了根据本发明的网络层桥NWB。所述路由器R1、R2保持不变，并且该网络层桥NWB在所述各网络内以及各网络之间可以再利用。该网络层桥的功能是对于路由器隐藏以下事实：该路由器与具有不同于其所预期的特性的另一个路由器(或者诸如网络接口之类的其他组件)进行通信。该网络层桥是另一个组件，并且对于所述各路由器和网络接口来说，该网络层桥表现得像一个普通路由器或跳跃(hop)。该网络层桥被设置成在两个不同的子网网络层协议之间进行变换。例如，子网1、2可以具有不同的操作频率、时钟相位、功率域、路由方法、流控制方法、TDMA时隙表尺寸以及不同的服务质量体系。
在下文中将给出一个实例，其中的资源保留方案是基于对TDMA时隙表的使用。然而，应当注意到，所述资源保留方案不限于以时隙表为基础的方案。还有可能使用基于速率的方案、基于时限的方案以及其他方案。此外，还可以使用不提供通信保障的仲裁方案，比如基于优先权的方案、轮叫调度(round-robin)方案以及加权轮叫调度方案。这些方案的组合也是可能的。
图3示出了根据本发明的转换单元B的第一实施例。该图给出了在第一子网与第二子网之间的时隙表分配变换的一个例子。假设所述各子网在相同的操作频率下运行(fL1＝fL2)。第一子网使用的TDMA时隙表尺寸为8，第二子网使用的TDMA时隙表尺寸为3。此外，假设在所述各子网中的字宽度相同。所述转换单元或网络层桥B变换时隙分配。在第一子网的时隙表中，两个连接(由“1”和“2”标识)被分配到所述各时隙。连接1被分配到第一和第三时隙。连接2被分配到第二、第四、第六和第八时隙。由于第二时隙表SL2小于第一时隙表SL1，因此，在相同的时间量内，遍历第二时隙表的次数比遍历第一时隙表的次数更多。当第一时隙表被遍历三次时，第二时隙表被遍历整整八次。
在第一子网的时隙表中需要X个时隙的连接需要在第二子网的时隙表中保留Y个时隙。变量X和Y遵循以下公式：Y＝ceil(X*fL1/fL2*SL2/SL1)，其中fL1表示第一子网的时钟/操作频率，fL2表示第二子网的时钟/操作频率，SL1表示第一子网的时隙表尺寸，SL2表示第二子网的时隙表尺寸，并且函数“ceil”把结果向上取整到一个整数。
在该例子中，如果数据被从链路L1发送到链路L2，则发生第一转换。这在图3的上部中示出。两个连接1和2分别在链路L1上保留了2个和4个时隙。这意味着：连接1需要在第二时隙表中保留ceil(2*1/1*3/8)＝1个时隙。连接2需要在第二时隙表中保留ceil(4*1/1*3/8)＝2个时隙。
如果数据被从链路L2发送回链路L1，则发生第二转换。这在图3的下部中示出。在这种情况下，必须根据重写的公式来计算上述公式中的变量X的值：X＝ceil(Y*fL2/fL1*SL1/SL2)。两个连接在第二时隙表中都保留了一个时隙，因此Y＝1。根据该公式，每个连接需要在第一时隙表中保留ceil(1*1/1*8/3)＝3个时隙。
应当注意的是，本发明还适用于无连接通信，例如适用于诸如IP、UDP之类的协议，此类协议不会象例如TCP协议那样定义连接。此外，还应当注意到，所述变换或重新映射可以取决于运行时间条件，比如实际的操作频率(与编辑/设计/合成时间所计划的操作频率不同)。对于有意义的变换来说，两个子网的相对操作条件/性能必须相对稳定，也就是说不能太过频繁地改变。如果它们发生改变，则所述变换机制可能必须被改变，因此也改变了所述连接的端到端属性。
使用多个子网的连接的端到端属性被复合。例如，如果所有的子网子连接是无损的，则所述连接就是无损的，否则就是有损的。如果所有的子网子连接是有序的并且所述各网络层桥保持排序，则所述连接就是有序的，否则就是无序的。所述连接的保障带宽等于所有子连接的最小带宽，并且所述连接的等待时间等于所有子连接的等待时间加上所述各网络层桥的等待时间的总和。
图4示出了根据本发明的转换单元的第二实施例。该图示出了图3所示的实施例的一种特殊情况，其中定义了一个附加的约束用于把所述连接分配到第二时隙表：由该转换单元接收对应于连接1和2的数据的顺序必须与由该转换单元发送这些数据的顺序相同。换句话说，不允许对数据进行重新排序。在图8中示出了对于数据的重新排序。在图9中示出了不发生对数据的重新排序的情况。
参照图4，可以看出，在第一时隙表和第二时隙表中进行的时隙分配使得接收连接1和2的数据的顺序得以保留。如果不允许对数据进行重新排序，则该实现方式变得更简单，这是因为单个缓冲序列就足够了。
图5示出了根据本发明的转换单元的第三实施例。该图给出了在第一子网与第二子网之间的操作速度转换的一个例子。根据公式3*fL1＝8*fL2，第一子网的操作比第二子网更快。第一子网与第二子网在所述TDMA时隙表中具有相同的时隙数(即8个时隙)。此外，第一子网与第二子网中的字宽度相同。同样地，上面提到的公式被用来计算应当为每个连接保留的时隙数：Y＝ceil(X*fL1/fL2*SL2/SL1)。对于每个连接1、2，在第一时隙表中保留一个时隙，因此X＝1。对于每个连接，必须在第二时隙表中保留Y＝ceil(1*8/3*1/1)＝3个时隙。应当注意到，第一子网的各时隙所包括的时间量小于第二子网的各时隙，这在图5中通过各时隙的相对垂直尺寸而示出。
图6示出了根据本发明的转换单元的第四实施例。在该例中，根据公式3*WL1＝8*WL2，在第一子网中使用的字宽度不同于在第二子网中使用的字宽度。操作频率fL1、fL2相同，时隙表尺寸SL1、SL2也相同。然而，通过利用因数3/8而减小字宽度所获得的带宽具有与减小操作频率相同的效果，因此，对于数据到各时隙的分配，所采用的方法与图5所示的第三实施例中所使用的方法相同。由于所述字的布局可能改变，因此在该实现方式中应当提供附加的单元，例如在下面参照图7A和图7B所说明的链路宽度转换单元。
图7A示出了对应于根据本发明的转换单元的体系结构的第一实例。该转换单元包括多个队列q1，q2，…qN，所述各队列与作为调度单元的调度器以及时隙表单元STU相组合地被设置成提供操作频率转换，而不是字宽度和时隙长度转换。对于后者来说，提供一个变换单元TU。该变换单元包括各字转换单元WCU、分组化单元PU以及从各字转换单元WCU接收数据的多个多路复用器。作为一个例子，示出了字转换单元WCU的体系结构。该字转换单元WCU包括报头解析单元HPU、数据尺寸调整单元DRU、报头生成单元HGU、流控制存储设施fc以及作为路径信息存储设施的路径。在该转换单元的输入侧和输出侧的字尺寸w1、w2的比特数典型地是2的幂(1、2、4、8、16、32或64)。
在操作中，所述报头解析单元HPU跟踪各分组报头何时被发送并且保存包含在报头中的信息，其例如把路径/地址信息保存在作为路径信息存储设施的路径中，并且把流控制信息保存在流控制存储设施fc中。所述信息被传递到报头生成单元HGU，该单元以新的格式生成报头。此外，应当调整分组的有效载荷的尺寸，这是由数据尺寸调整单元DRU执行的。所述分组化单元PU选择传输分组报头或者有效载荷。该分组化单元PU从由所述报头生成单元HGU和数据尺寸调整单元DRU所生成的数据形成各分组。该分组化单元PU从所述调度器读出接下来将为哪个队列服务。所述调度是基于存储在时隙表单元STU中的时隙表分配而执行的。如果必须传送新的分组，则该分组化单元PU首先从所选的队列传递报头并且随后传递有效载荷数据。当传递报头时，该报头将包含来自所述流控制存储设施fc的特定数量的信用度(credit)。
所述分组化单元PU还被设置成决定分组何时结束，也就是说其确定分组边界。例如，一个分组将由于切换到另一个队列而结束。所述分组边界可能从一个子网到另一个子网发生改变。所述转换单元的编程员必须确保利用新的分组化方案保留足够的数据和流控制带宽。应当注意到，这种方案允许在相同的队列中存储具有不同目的地的分组。当从所述队列向所述字转换单元WCU传送新的分组时，可以在“路径”中存储新的路径，并且在“fc”中存储信用度信息。在存储新的路径的情况下，“fc”必须包含0，否则信用度吞吐量条件已被错误的配置所破坏。一般来说，为了避免这种问题，所述两种分组格式应当在它们的报头中包含对应于相同尺寸的信用度的占位符。这样，当转换分组报头时，所有的信用度信息可以被拷贝到从输入分组得到的第一输出分组，作为结果，任何后续输入报头都将发现“fc”处于零。在传送具有相同路径的分组的情况下(即具有相同的目的地)，所述信用度信息被加到原来的“fc”值上。
应当注意到，如果不必进行分组变换，则所述变换单元TU可以被省略。第一级多路复用器(在变换单元TU内)被用于上述分组化处理。第二级多路复用器(在本例中是在变换单元TU的输出侧的单个多路复用器)被用来调度从所述各队列到输出端的数据通信量。第二级多路复用器由作为调度单元的调度器控制。
图7B示出了对应于根据本发明的转换单元的体系结构的第二实例。在该例子中，更加详细地描述了该转换单元的输入侧。选择单元“时隙到队列”(slot2queue)把微片(flit)的目的地队列计算为当前时隙(STU1)的函数。微片(流控制单位)是一个数据元素，在一个时隙中容纳整数个微片。这种函数的例子如下：
-如果只有一个队列，则slot2queue(s)＝1(总是使用队列q1，因为其是唯一的队列)；
-如果队列的数量等于STU1中的时隙的数量，则例如可以使用恒等函数：对于时隙s，slot2queue(s)＝(s)(微片被导向第s个队列)；
-如果有Q个队列，则例如slot2queue(s)＝s％Q；
-slot2queue(s)可以是可编程的表，由用户在配置时间填充该表。
作为一种替换方案，存在另一种把时隙映射到队列的方式。时隙中的微片所应被导向的目的地队列q1，q2，…qN可以被编码在该微片所属的分组的报头中。对于该实现方式要求一定的报头空间，特别是log2(#queue)个比特，其中#queue是队列的数量。然而，该替换方案节省了在所述转换单元中实现时隙表和映射函数的成本。所述标识符(用于目的地队列的代码)随后应当被存储在通过该转换单元通信的网络接口中。
本发明的保护范围不限于这里描述的实施例。本发明的保护范围也不限于权利要求中的附图标记。“包括”一词不排除权利要求中所提到的部件之外的其他部件。元件前面的“一(个)”不排除多个这种元件。形成本发明的一部分的装置可以以专用硬件的形式实现或者也可以以经过编程的通用处理器的形式实现。本发明在于每一个新颖特征或特征组合。

Claims (8)

1.一种在至少一个集成电路上的数据处理系统，该数据处理系统包括：
至少两个模块；
用来在所述各模块之间传送数据的网络，其中所述网络包括第一子网和第二子网，第一子网使用第一资源保留方案，而第二子网使用第二资源保留方案，其中第一资源保留方案和第二资源保留方案包括用于控制数据传输的时隙表，以及其中第一子网与第二子网部署不同的时隙表尺寸；和
转换单元，所述转换单元被耦合在第一子网与第二子网之间并被设置成把来自第一子网的第一数据转换成用于第二子网的第二数据，其中第一数据由第一资源保留方案来控制，而第二数据由第二资源保留方案来控制，
其中所述转换单元被设置成把用于第一数据的时隙分配转换成用于第二数据的时隙分配。
2.如权利要求1所述的数据处理系统，其中第一资源保留方案被构想来保留带宽和/或等待时间用于第一数据的传输，并且其中第二资源保留方案被构想来保留带宽和/或等待时间用于第二数据的传输。
3.如权利要求1所述的数据处理系统，其中第一资源保留方案与第二资源保留方案相同。
4.如权利要求1所述的数据处理系统，其中第一子网与第二子网具有不同的操作频率。
5.如权利要求1所述的数据处理系统，其中利用不同的字宽度对第一数据和第二数据进行格式化。
6.如权利要求1所述的数据处理系统，其中第一子网和第二子网驻留在不同的集成电路上。
7.如权利要求1所述的数据处理系统，其中第一子网与第二子网驻留在单一集成电路上，并且其中第一子网与第二子网具有不同的功率和/或电压域。
8.一种用于在至少一个集成电路上的数据处理系统中转换数据的方法，该数据处理系统包括至少两个模块和在所述各模块之间传送数据的网络，其中所述网络包括第一子网和第二子网，第一子网使用第一资源保留方案，而第二子网使用第二资源保留方案，其中所述方法包括以下步骤：
把来自第一子网的第一数据转换成用于第二子网的第二数据，第一数据由第一资源保留方案来控制，而第二数据由第二资源保留方案来控制；
将用于第一资源保留方案和第二资源保留方案的时隙表用来控制数据传输，其中第一子网与第二子网部署不同的时隙表尺寸；和
将用于第一数据的时隙分配转换成用于第二数据的时隙分配。
CN2005800413200A 2004-12-01 2005-11-30 用于转换及同步数据通信量的数据处理系统和方法 Active CN101069434B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04106210 2004-12-01
EP04106210.0 2004-12-01
PCT/IB2005/053971 WO2006059284A1 (en) 2004-12-01 2005-11-30 Data processing system and method for converting and synchronising data traffic

Publications (2)

Publication Number Publication Date
CN101069434A CN101069434A (zh) 2007-11-07
CN101069434B true CN101069434B (zh) 2011-01-26

Family

ID=36074600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800413200A Active CN101069434B (zh) 2004-12-01 2005-11-30 用于转换及同步数据通信量的数据处理系统和方法

Country Status (5)

Country Link
US (1) US7631137B2 (zh)
EP (1) EP1820356A1 (zh)
JP (1) JP2008522306A (zh)
CN (1) CN101069434B (zh)
WO (1) WO2006059284A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796516B2 (en) * 2006-03-08 2010-09-14 Mcmaster University Adaptive voice packetization
EP2061191A1 (en) * 2007-11-13 2009-05-20 STMicroelectronics (Grenoble) SAS Buffering architecture for packet injection and extraction in on-chip networks.
JP5665974B2 (ja) * 2010-05-07 2015-02-04 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドＣｏｎｖｅｒｓａｎｔ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｍａｎａｇｅｍｅｎｔ Ｉｎｃ． 単一のバッファを用いて複数のメモリ素子を同時にリードする方法及び装置
US10628626B1 (en) * 2018-10-25 2020-04-21 Arm Limited Integrated circuit design

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650850B2 (ja) * 1986-06-11 1994-06-29 松下電器産業株式会社 異速度時分割多重伝送路間デ−タ伝送方法
JP2904285B2 (ja) * 1989-07-06 1999-06-14 キヤノン株式会社 フレーム組立回路
JP2852089B2 (ja) * 1989-11-21 1999-01-27 日本電気株式会社 時分割バースト多重伝送方式
JP2714309B2 (ja) * 1992-03-19 1998-02-16 株式会社日立製作所 ネットワ−ク結合方法
US6018782A (en) * 1997-07-14 2000-01-25 Advanced Micro Devices, Inc. Flexible buffering scheme for inter-module on-chip communications
JP2978832B2 (ja) * 1997-05-07 1999-11-15 日本電気通信システム株式会社 Ｐｈｓ加入者回線多重方式
GB9809203D0 (en) 1998-04-29 1998-07-01 Sgs Thomson Microelectronics Packet distribution in a microcomputer
US6335935B2 (en) * 1998-07-08 2002-01-01 Broadcom Corporation Network switching architecture with fast filtering processor
JP2001203738A (ja) * 2000-01-17 2001-07-27 Nec Eng Ltd バス制御方式
US7072353B2 (en) * 2000-06-15 2006-07-04 At&T Corp. Flexible bandwidth allocation in high-capacity grooming switches
US6910092B2 (en) * 2001-12-10 2005-06-21 International Business Machines Corporation Chip to chip interface for interconnecting chips
US7356633B2 (en) * 2002-05-03 2008-04-08 Sonics, Inc. Composing on-chip interconnects with configurable interfaces
CN1689312B (zh) * 2002-10-08 2010-04-14 皇家飞利浦电子股份有限公司 用于建立事务的集成电路和方法
ATE360329T1 (de) * 2003-05-14 2007-05-15 Koninkl Philips Electronics Nv Zeitmultiplexleitungsvermittlender router
EP1639783B1 (en) * 2003-06-30 2018-10-31 Thomson Licensing Method and apparatus for mapping prioritized qos packets to parameterized qos channels and vice versa

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways

Also Published As

Publication number Publication date
US20080012736A1 (en) 2008-01-17
JP2008522306A (ja) 2008-06-26
EP1820356A1 (en) 2007-08-22
WO2006059284A1 (en) 2006-06-08
CN101069434A (zh) 2007-11-07
US7631137B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
JP4756158B2 (ja) 通信リソース割り当て電子デバイスおよび方法
US7564865B2 (en) Weight factor based allocation of time slot to use link in connection path in network on chip IC
EP0873629B1 (en) Method and arrangement for network resource administration
CN1659833B (zh) 用于确定光纤信道结构中路由特征的方法和装置
CN100373368C (zh) 网状结构内的多端口高速串行结构互连芯片
CN101189843B (zh) 电子设备和通信资源分配方法
CN1965606B (zh) 用于时隙分配的集成电路和方法
JP2008535435A (ja) ネットワーク・オン・チップ環境及び遅延低減方法
US20080144670A1 (en) Data Processing System and a Method For Synchronizing Data Traffic
WO2001045334A1 (en) Backplane architecture for dynamic synchronous transfer mode
JP2006502642A (ja) トランザクションを確立するための集積回路および方法
WO2005091574A1 (en) Integrated circuit and method of communication service mapping
US20080123666A1 (en) Electronic Device And Method Of Communication Resource Allocation
CN101069434B (zh) 用于转换及同步数据通信量的数据处理系统和方法
Nejad et al. An FPGA bridge preserving traffic quality of service for on-chip network-based systems
CN116762323A (zh) 一种交换系统、交换网络和交换节点
KR100655599B1 (ko) 노드별 20Ｇｂｐｓ 패킷 스위칭 대역폭을 지원하는ＡＴＣＡ 플랫폼 장치
Xu et al. A kind of integrated high-speed data interaction network based on SRIO used in constellation satellites system
Samman Network-on-chip with guaranteed-bandwidth data communication service
KR20150102538A (ko) 시스템 온칩 통신 네트워크
Kim Integrated switching networks: a performance study
KR20090036864A (ko) 메쉬 타입 온 칩 네트워크의 스위치 및 스위칭 방법
JPH0498918A (ja) ディジタル多重化方式
Calvignac et al. Adaptive packet and circuit switching
WO2001022668A1 (en) Serial routing bus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 52 high-tech park, 5656AG, Edelhofen, Netherlands

Patentee after: KONINKLIJKE PHILIPS N.V.

Address before: Holland Ian Deho Finn

Patentee before: KONINKLIJKE PHILIPS ELECTRONICS N.V.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230425

Address after: Maine

Patentee after: Network System Technology Co.,Ltd.

Address before: 52 high-tech park, 5656AG, Edelhofen, Netherlands

Patentee before: KONINKLIJKE PHILIPS N.V.