CN115836400A - 封装方法 - Google Patents

封装方法 Download PDF

Info

Publication number
CN115836400A
CN115836400A CN202180001978.8A CN202180001978A CN115836400A CN 115836400 A CN115836400 A CN 115836400A CN 202180001978 A CN202180001978 A CN 202180001978A CN 115836400 A CN115836400 A CN 115836400A
Authority
CN
China
Prior art keywords
light emitting
forming
connection terminal
bonding
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180001978.8A
Other languages
English (en)
Inventor
金钟善
吴敏均
尹炳震
金镇赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xinneng Electronic Technology Co ltd
Original Assignee
Beijing Xinneng Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Xinneng Electronic Technology Co ltd filed Critical Beijing Xinneng Electronic Technology Co ltd
Publication of CN115836400A publication Critical patent/CN115836400A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本实施例的封装方法，其包括：在形成控制电路的板上形成与发光组件电连接的发光组件连接端子的步骤；发光组件的连接焊盘和发光组件连接端子接合在一起的步骤；在接合有发光组件的基板上形成外部连接端子的步骤；在形成有对应于外部连接端子的焊盘的透明基板上，接合发光组件接合的基板的步骤；以及将发光组件和透明基板接合，使得从发光组件发出的光透过透明基板被提供到外部的步骤。

Description

封装方法
技术领域
本技术涉及一种封装方法。
背景技术
近来，在商用户外、室内电子标牌的实施的趋势是，电子显示屏面积不断扩大的同时，显示分辨率不断提高。此外，为了实现高亮度、高对比度和良好的色彩再现性而采用LED作为发光组件。
在使用LED的显示屏中采用有源矩阵(Active Matrix)的必要性正日益突显。在这种情况下，使用有源组件对水平轴和垂直轴进行控制，而不是使用直接控制构成于像素的LED的方式，从而与无源矩阵方式相比，具有可以显着减少控制引脚的数量的优点。据此，由于用于驱动的驱动电路非常简化而非常有利于减小像素尺寸和像素间距，同时也可以降低功耗。
在LED显示屏中，随着个别LED之间的间距越窄而像素数量就越密集，并且随着个别LED的亮度增加而整个显示的清晰度增加，从而画面质量得到改善。优选地，如果将LED显示屏用有源矩阵进行实施，则可以在物理尺寸或成本方面更有效地实施LED显示屏。
发明内容
技术问题
现有的LED显示屏不适合大型透明显示屏，因为无源矩阵(Passive Matrix)方式配线所占的比率大，从而驱动面积受限。本实施例旨在解决现有技术的上述缺点，当接合到透明基板上时，利用最大限度减少配线数量以提高透射率并驱动大显示区域的有源矩阵方法而给大型透明显示屏提供合适的解决方案。
技术方案
根据本实施例的封装方法包括：在形成控制电路的基板上形成与发光组件电连接的发光组件连接端子的步骤；发光组件的连接焊盘和发光组件连接端子接合在一起的步骤；在接合有发光组件的基板上形成外部连接端子的步骤；在形成有对应于外部连接端子的焊盘的透明基板上，接合发光组件接合的基板的步骤；以及将发光组件和透明基板接合，使得从发光组件发出的光透过透明基板被提供到外部的步骤。
作为封装方法的一例，形成发光组件连接端子的步骤包括：形成种子图案(seedpattern)的步骤；通过进行电镀从种子图案形成导电柱的步骤；以及在导电柱上端形成接合物质的步骤。
作为封装方法的一例，外部连接端子的形成的步骤包括：形成种子图案(seedpattern)的步骤；通过进行电镀从种子图案形成导电柱的步骤；以及在导电柱顶部形成接合物质的步骤，从而外部连接端子的横截面面积形成为大于发光组件连接端子的横截面面积。
作为封装方法的一例，在形成种子图案之前，该方法还包括开放与控制电路电连接的焊盘的步骤。
作为封装方法的一例，将发光组件接合到发光组件连接端子的步骤通过在依次形成载体基板、发光组件层和外部连接焊盘的发光组件对外部连接焊盘和发光组件连接端子进行对准而接合的工艺及分离载体基板的工艺而完成的。
作为封装方法的一例，进行将发光组件接合到发光组件连接端子的步骤，使得在控制电路的相反方向上提供由发光组件提供的光。
发明效果
根据本实施例，其优点在于，由于包括有源电路的像素封装接合于透明基板，因此不仅可以降低配线比例，还可以大面积驱动。
附图说明
图1是示出根据本实施例的LED像素封装的概要的视图；
图2是示出控制部的概要的图；
图3(A)是信号分离部110的示意电路图，图3(B)是示出控制信号和信号分离部输出的激活信号和脉冲串的概要的图；
图4(A)是示意性地示出发光控制部的框图，图4(B)是输入到发光控制部和从发光控制部输出的信号的示意时序图；
图5是示意性地示出包括在像素组控制部中以驱动单位像素(Pr)的电路的电路图；
图6是图2所示的本实施例的像素封装的时序图；
图7是示出根据本实施例的多个像素封装被配置成阵列并被实现为有源矩阵的状态的图；
图8是提供给实现为有源矩阵的多个像素封装的信号的时序图；
图9是示出根据本实施例的像素封装的概要的示意图；
图10～图18是示出本实施例的封装方法的各步骤的概要的图9的A-A线的工序剖视图。
最优实施方式
根据本实施例的封装方法，其特征在于，包括：在形成控制电路的基板上形成与发光组件电连接的发光组件连接端子的步骤；发光组件的连接焊盘和所述发光组件连接端子接合在一起的步骤；所述基板上形成外部连接端子的步骤；在形成有对应于所述外部连接端子的焊盘的透明基板上，接合所述发光组件接合的基板的步骤；以及为了使接合于所述基板的所述发光组件发出的光透过所述透明基板被提供到外部而将所述基板和所述透明基板的步骤。
具体实施方式
以下，将参照附图详细描述本发明的优选实施例。在此之前，本说明书和权利要求中使用的术语或词语不应被解释为仅限于它们的通常或字典含义。发明人为了以最佳方式描述其发明而本着可合理定义术语概念的原则，将自己的方面解释为符合本发明技术宗旨的含义和概念。据此，应当理解的是，本说明书中所描述的实施例和附图所示的构成仅为本发明的最优选实施例，并不代表本发明的全部技术宗旨，在提交本申请时可以具有代替它们的各种等效物和变更。
以下，将参照附图描述根据本实施例的LED像素封装。图1是示出根据本实施例的LED像素封装10的概要的视图。图2是示出控制部100的概要的图。参照图1和图2，根据本实施例的LED像素封装10包括：像素组200，其包括共同连接阴极(cathode)的R(红色)、G(绿色)和B(蓝色)LED等单位像素(Pr、Pg、Pb)；数据信号(DATA)，其用于控制从属于像素组200的单位像素(Pr、Pg、Pb)输出的光的亮度；以及控制器100，其接收嵌入(embed)有包括激活信号和多个脉冲的脉冲串的控制信号(S_SIG)并控制所述像素组，其中，所述控制部100包括：控制部100包括：信号分离部110，其分离并输出激活信号(ON)和脉冲串(S_OUT)；充电信号(EN_R、EN_G、EN_B)，其通过激活信号(ON)激活，并且通过控制使每个像素组20要发光的能量从脉冲串(S_OUT)充电；发光控制部120，其从脉冲串(S_OUT)输出发射信号(EMI)，该信号控制各个像素组(200a、200b)发光；以及像素控制部130，其提供充电信号(EN_R、EN_G、EN_B)以对作为数据信号(DATA)提供的能量进行充电，并且通过发射信号(EMI)进行控制使像素发光。
单位像素(Pr、Pg、Pb)包括分别发射红色、绿色、蓝色的LED，并且包括在单位像素中的LED的阴极(cathode)电连接到控制器100。
图3(A)是信号分离部110的示意电路图，图3(B)是示出控制信号(S_SIG)和信号分离部(110)输出的激活信号(ON)和脉冲串(S_OUT)的概要的图。
参照图3(A)和3(B)，控制信号(S_SIG)可以在第一电平、第二电平和第三电平之间摆动(swing)。作为一例，第一电平可以是接地电压电平，第三电平可以是驱动电压(VCC)电平，第二电平可以是大于包括在信号分离部110中的NMOS晶体管的阈值电压，但小于第三电平且可以小于NMOS晶体管的阈值电压的两倍的电平。
控制信号(S_SIG)是包括在接地电压和第二电平和第二电平之间摆动的激活信号及在第二电平和作为驱动电压(VCC)的第三个电平之间摆动的脉冲的脉冲串的信号。
信号分离部110包括:激活信号分离电路112，其将激活信号从控制信号(S_SIG)分离；以及脉冲串分离电路114，其用于从控制信号(S_SIG)分离脉冲串(S_OUT)。
激活信号分离电路112的包括电阻(Ra)和具有第一电平与第二电平之间的阈值电压的晶体管(N1)的反相器(I1)和施密特触发器(ST)及反相器(I2)级联。晶体管(N1)的阈值电压大于第一电平但小于第二电平。据此，如果第一电平控制信号(S_SIG)输入到反相器(I1)，则晶体管(N1)被屏蔽之后输出第三电平的逻辑高信号。然而，如果第二电平或第三电平控制信号(S_SIG)输入到晶体管(N1)，则被导通。据此，反相器(I1)输出第一电平的逻辑低信号。
施密特触发器(schmitt trigger)是一种不响应瞬间噪音的电路，因为根据输入大小和方向的输出响应具有滞后曲线的特性，当输入上升时，输出的响应具有相对较高的阈值电压，而当输入下降时，输出的响应具有相对较低的阈值电压。
施密特触发器(ST)的输出提供给反相器(I2)，并且反相器(I2)是将所提供的输入反相的信号，并且是在第一电平和第三电平之间摆动的信号。反相器(I2)的输出是控制后续发光控制部120激活的激活信号(ON)。
脉冲串分离电路114可以包括串联连接的反相器(I3)和(I4)。第一级的反相器(I3)隔着接地电压和二极管连接的NMOS晶体管(N3)而相连。反相器(I3)中包括的NMOS晶体管(N4)在通过将二极管接法的NMOS晶体管(N3)的阈值电压和晶体管(N4)的阈值电压相加而获得的电压下导通。
如上所述，N3的阈值电压和N4的阈值电压相加得到的电压大于第二电平。据此，如果具有第一和第二电平的控制信号(S_SIG)提供给反相器(I3)，则NMOS晶体管(N4)不被导通，并且反相器(I3)输出第三电平的逻辑高信号。然而，如果具有第三电平的控制信号(S_SIG)提供给反相器(I3)，则NMOS晶体管(N4)导通，并且反相器(I3)输出第一电平的逻辑低信号。据此，嵌入在控制信号(S_SIG)中的脉冲串可以被分离。反相器(I4)将反相器(I3)的输出信号反相并将其输出为在第一电平和第三电平之间摆动的脉冲串(S_OUT)。
图4(A)是示意性地示出发光控制部120的框图，图4(B)是输入到发射控制部和从发射控制部输出的信号的示意时序图；参照图4(A)和图4(B)，发光控制部120由激活信号(ON)激活，并且其包括：计数器(counter)122计数并输出包括在脉冲串(S_OUT)中的脉冲；编码器(encoder)124，其根据计数器输出为多个像素组(200a、200b)形成并输出充电信号(EN_R、EN_G、EN_B)和发射信号(EMI)。
作为一实施例，当激活信号(ON)处于逻辑高状态时，计数器122被激活(高电平有效)，对所提供的脉冲串(S_OUT)中包括的脉冲数进行计数，并且将所计数的数作为二进制数输出。当激活信号(ON)为逻辑低时，输出复位。如在所示实施例中，计数器可以是3比特计数器，由逻辑高状态的激活信号(ON)激活的计数器122以从000每计数1个脉冲增加1的方式而计数001、010、011、100、101之后，可以通过激活信号复位。
作为一例，脉冲串(S_OUT)可以包括多于像素组中包括的像素的数量的脉冲。脉冲串中包括的脉冲数可以与像素组中包括的像素数可以不同。
编码器124可以接收计数器122的输出，并且可以顺序地形成并提供单位像素的充电信号(EN_R,EN_G,EN_B)和发射信号(EMI)。作为一例，计数器的输出为3比特，因此编码器可以输出8种不同的信号。据此，通过输出一个发射信号(EMI)和七个充电信号而可以控制七个像素组。在图示的实施例中，发射信号(EMI)可以是编码器的输出信号。
图5是示出包括在像素组控制部130中以驱动单位像素(Pr)的电路的概要的电路图。参照图5，充电开关(SW(R))由充电信号(EN)导通。电容器(C)由驱动电压(VLED)提供到一个电极，并且对应于作为模拟电压的数据信号(DATA)的电压提供给另一个电极。据此，在电容器(C)充电对应于向驱动电压(VLED)和数据信号(DATA)提供的电压差的电压。
PMOS晶体管(TR(R))根据充电于电容器(C)并施加到PMOS晶体管(TR(R))的栅极电极的电压的大小来控制导通。随着提供发射信号(EMI)而发射开关(SW_EM)导通并从驱动电源(VLED)提供电流(Ir)，从而使像素发光。驱动电源(VLED)提供的电流(Ir)的大小由PMOS管的导通电阻(turn-on resistance)控制，并且PMOS管的导通电阻(turn-on resistance)由作为DATA信号提供的模拟电压控制。据此，通过控制作为DATA信号提供的电压的大小而可以调整提供给像素的电流，并且可以由此控制像素的亮度。
图6是图2所示的根据本实施例的像素封装10的时序图。参照图2和图6描述根据本实施例的多个像素封装的实施例。与包括在控制信号(S_SIG)中的脉冲串同步地向属于像素组的每个像素提供数据信号(DATA)。如上所述，数据信号(DATA)可以具有对应于像素的发光亮度的电压值。
发光控制部120输出充电信号(EN_R、EN_G、EN_B)以导通充电开关(SW(R)、SW(G)、SW(B)，并且充电对应于电容器(C)数据信号的电压。
如果属于每个像素组的每个像素的充电完成，则输出发射信号(EMI)并为每个像素输出电流(I(R)、I(G)、I(B))，而且像素对应于提供的电流的亮度而发光。
图7是示出根据本实施例的多个像素封装被配置成阵列并被实现为有源矩阵的状态的图，图8是提供给实现为有源矩阵的多个像素封装的信号的时序图。参照图7和图8，在根据本实施例以阵列配置的多个像素封装按每个行(row)被提供控制信号(S_SIG)[1]、S_SIG[2]、...、S_SIG[n]，并且将DATA[1]、DATA[2]、...、DATA[m]的数据信号提供给与每一行连接的每一列。
如时序图所示，通过提供S_SIG[1]信号和与S_SIG[1]信号同步的DATA 信号来编程第一行。随后，第一行通过编码器提供的发射信号发光，同时对第二行进行编程。即，对编程的第n行的发光同时，进行对第n+1行的编程。
据此，通过提供控制信号(S_SIG)、数据1信号(DATA1)和数据2信号(DATA2)D而可以控制实现为有源矩阵的根据本实施例多个像素封装阵列被单独充电并同时发光。作为一实施例，多个像素封装可以接合到透明基板3000(见图14)，并且可以以有源矩阵形式连接。
以下，将参照图9至图14描述根据本实施例的封装方法的第一实施例。
图9是示出根据本实施例的像素封装10的概要的示意图，图10～图14是示出本实施例的封装方法的各步骤的概要的图9的A-A线的工序剖视图。参照图9，根据本实施例的像素封装包括控制部100和包括单位像素(Pr、Pb、Pg)的像素组200。
参照图10，向形成到控制部100的基板(sub)开放连接于控制部100的焊盘。作为一实施例，钝化膜(未图示)形成在形成有控制部100等的电路的基板(sub)上以阻止与外部的物质交换和意外的电连接。为了形成发光组件连接端子1100而去除钝化层以暴露连接到控制部100的焊盘(pad)。
在焊盘(pad)暴露的状态下，在形成作为导电物质的种子层(seed layer,未图示)之后，进行图案化以形成种子图案(seed pattern,未图示)。例如，可以通过光刻工艺进行图案化。
随后，进行电镀(plating)工艺以从种子图案生长导电柱(pillar)1120。作为一例，导电柱1120可以由铜(Cu)形成。导电柱1120的高度可以通过调整电镀时间来控制。如果导电柱1120形成到所需高度，则将锡银合金(SnAg)等配置在凸块上。随后，可以通过进行回流(reflow)以形成接合物质1130来形成发光组件连接端子1100。上述工艺是形成凸块的一实施例，本领域技术人员可以通过进行与上述工艺不同的工艺来显然地形成凸块。
参照图11，将发光组件2120的连接焊盘2110和发光组件连接端子1100接合。作为一实施例，发光组件2120的连接焊盘2110通过进行对准而接合到发光组件连接端子1100。
参照图12，发光组件2120的载体基板2130是分离的。载体基板2130通过结合到发光组件2120的基板而在工艺处理时保护形成有发光组件的半导体外延层(epitaxiallayer)。在接合工艺中将发光组件2120和发光组件连接端子1110接合之后，去除载体基板2130。作为一实施例，发光组件2120可以是结晶硅薄膜，而载体基板2130可以是蓝宝石基板。
作为一实施例，发光组件2120接合到发光组件连接端子1100，从而向外部提供光。据此，发光组件2120的发光面可以被接合成面对基板(sub)的相反面。
参照图13，形成外部连接端子1200。作为一实施例，外部连接端子1200可以通过以下过程形成。通过去除钝化层而暴露与控制器100电连接的焊盘(pad2)，并且在暴露的焊盘(pad2)上形成种子层(seed layer,未图示)之后，进行图案化以形成种子图案(seedpattern,未图示)。作为一例，可以通过光刻工艺进行图案化。
然后，进行电镀(plating)工艺以从种子图案生长导电柱(pillar)1220。作为一例，导电柱1120可以由铜(Cu)形成。导电柱1220的高度可以通过调整电镀时间来控制。
如果导电柱1120形成到所需高度，则将锡银合金(SnAg)等粘合物质配置在柱上，并且可以通过进行回流(reflow)以形成接合物质1130，从而形成发光组件连接端子1200。
作为一实施例，外部连接端子1200是从外部被提供驱动电压(VCC)和接地电压(GND)的端子，因此其形成为具有比发光组件连接端子1110的横横截面面积更大的横横截面面积，从而减小电阻。通过进行上述过程，可以形成根据本实施例的像素封装10。
参照图14，将形成在透明基板3000上的焊盘3100与像素封装(10a、10b、10c)对准并接合。作为一实施例，焊盘3100配置在透明基板3000上以对应于外部连接端子1200之间的间隔及多个像素封装(10a、10b、10c)之间的间隔，并且将向像素封装(10a、10b、10c)提供驱动电压(VCC)、接地电压(GND)、控制信号(S_SIG)和DATA信号(DATA)的配线(未图示)设置在透明基板3000上。据此，驱动电压(VCC)、接地电压(GND)、控制信号(S_SIG)和DATA信号(DATA)通过配线(未图示)和焊盘3100提供给像素封装(10a、10b、10c)中的每一个。另外，由于发光组件2120的发光面朝向透明基板3000，因此发光组件2120提供的光可以穿过透明基板3000提供到外部。
作为一实施例，透明基板3000可以是玻璃基板，也可以是聚碳酸酯等具有透明特性的合成树脂基板。
以下，将参照图15至图18描述封装方法的第二实施例。
图15～图18是示出本实施例的封装方法的各步骤的概要的图9的A-A线的工序剖视图。与上述第一实施例的构成要素相同或相似的构成要素的描述可以省略。
参照图15，向形成有控制部100的基板(sub)开放连接到控制部100的焊盘1300。作为一实施例，钝化膜(未图示)形成在形成有控制部100等电路的基板(sub)上以阻止与外部的物质交换和意外的电连接。去除钝化膜以暴露焊盘。通过上述工艺在暴露的焊盘上形成导电柱1120和接合物质1130以形成发光组件连接端子1100。通过去除钝化层而暴露的外部接合焊盘1300接合到形成在透明基板3000上的像素封装连接端子3200。
参照图16，将发光组件2120的连接焊盘2110和发光组件连接端子1100接合。作为一实施例，将发光组件2120的连接焊盘2110对准并接合到发光组件连接端子1100。如上所述，发光组件2120可以在结合到载体基板2130(见图11)的状态下接合，并且可以在接合之后被去除。
在图示的实施例中，发光组件2120接合到发光组件连接端子1100，从而向外部提供光。据此，发光组件2120的发光面可以被接合成面对基板(sub)的相反面。
参照图17，像素封装连接端子3200形成在透明基板3000上。向像素封装10提供驱动电压(VCC)、接地电压(GND)、控制信号(S_SIG)和数据信号(DATA)的配线(未图示)可以形成在透明基板3000上。像素封装连接端子3200可以连接到配线以向后续工艺中要接合的像素封装10提供驱动电压(VCC)、接地电压(GND)、控制信号(S_SIG)和数据信号(DATA)。
形成像素封装连接端子3200的过程可以类似于第一实施例的形成外部连接端子1200的过程。作为一实施例，在与透明基板3000的配线电连接的焊盘(pad3)上形成种子层(seed layer,未图示)，然后进行图案化以形成种子图案(未图示)。例如，可以通过光刻工艺进行图案化。
然后，进行电镀(plating)工艺以从种子图案生长导电柱3220。作为一例，导电柱(pillar)3220可以由铜(Cu)形成。导电柱3220的高度可以通过调整电镀时间来控制。
如果导电柱3220形成到所需高度，则将锡银合金(SnAg)等配置在凸块上，并且进行回流(reflow)以形成接合物质3230，从而形成像素封装连接端子3200。上述过程是形成凸块的一实施例，本领域技术人员可以通过进行与上述工艺不同的工艺来显然地形成凸块。
作为一实施例，像素封装连接端子3200是从外部被提供驱动电压(VCC)和接地电压(GND)的端子，因此与发光组件连接端子1110的横截面面积相比，其横截面面积较大，从而能够降低电阻。
参照图18，将形成在像素封装(10a、10b、10c)上的外部连接焊盘(pad2)和形成在透明基板3000上的像素封装连接端子3200对准(align)并接合。作为一实施例，形成在透明基板3000上的像素封装连接端子3200之间的距离对应于多个像素封装(10a、10b、10c)之间的距离及形成在每个像素封装中的焊盘之间的距离。
通过像素封装连接端子3200与外部接合焊盘1300接合，使得驱动电压(VCC)、接地电压(GND)、控制信号(S_SIG)和数据信号(DATA)分别传输到像素封装(10a、10b、10c)。此外，由于发光组件2120的发光面朝向透明基板3000，因此发光组件2120提供的光可以穿过透明基板3000提供到外部。
作为一实施例，与透明基板3000接合的多个像素封装(10a、10b、10c)，可以如上述实施例以有源矩阵的形式连接，并且可以由此形成具有高分辨率的显示屏。
上面已经结合本发明的具体实施例而描述了本发明，但这仅仅是示例，本发明不限于此。本发明所属领域的普通技术人员可以在不脱离本发明范围的情况下，可以对所描述的实施例进行变更或变形，并且可以在本发明的技术宗旨的范围内和下面将描述的权利要求的范围内，进行各种变更和变形。

Claims (14)

1.一种封装方法，其特征在于，包括：
在形成控制电路的板上形成与发光组件电连接的发光组件连接端子的步骤；
发光组件的连接焊盘和所述发光组件连接端子接合在一起的步骤；
所述基板上形成外部连接端子的步骤；
在形成有对应于所述外部连接端子的焊盘的透明基板上，接合所述发光组件接合的基板的步骤；以及
其中,为了所述发光组件发出的光透过所述透明基板被提供到外部而将所述发光组件和所述透明基板接合。
2.根据权利要求1所述的封装方法，其特征在于，
形成所述发光组件连接端子的步骤包括：
形成种子图案的步骤；
通过进行电镀从所述种子图案形成导电柱的步骤；以及
在所述导电柱上端形成接合物质的步骤。
3.根据权利要求1所述的封装方法，其特征在于，
形成所述外部连接端子的步骤包括：
形成种子图案的步骤；
通过进行电镀从所述种子图案形成导电柱的步骤；以及
在所述导电柱上端形成接合物质的步骤，
其中，所述外部连接端子的横截面面积形成为大于所述发光组件连接端子的横截面面积。
4.根据权利要求2或3中任一项的封装方法，其特征在于，
在形成所述种子图案之前，该方法还包括：开放所述与控制电路电连接的焊盘的步骤。
5.根据权利要求1所述的封装方法，其特征在于，
将所述发光组件的外部连接焊盘与发光组件连接端子接合的步骤是通过在形成有载体基板、发光组件层和外部连接焊盘的发光组件中将所述外部连接焊盘和所述发光组件连接端子对准而接合的过程以及分离载体基板的过程来实现的。
6.根据权利要求5所述的封装方法，其特征在于，
进行将所述发光组件接合到所述发光组件连接端子的步骤使由所述发光组件提供的光在控制电路的相反方向上提供。
7.根据权利要求1所述的封装方法，其特征在于，
通过进行形成所述发光组件连接端子的步骤、接合所述发光组件连接端子的步骤和形成外部连接端子的步骤而形成像素包，
所述封装方法使多个像素封装接合到所述透明基板，并且使所述多个像素封装以有源矩阵形式连接。
8.一种封装方法，其特征在于，包括：
在形成控制电路的板上形成与发光组件电连接的发光组件连接端子的步骤；
发光组件的连接焊盘和发光组件连接端子接合在一起的步骤；
所述基板上形成外部连接端子的步骤；
在形成有对应于所述外部连接端子的焊盘的透明基板上，接合发光组件接合的基板的步骤；以及
为了使所述发光组件发出的光透过所述透明基板被提供到外部而将所述发光组件和所述透明基板接合。
9.根据权利要求8所述的封装方法，其特征在于，
形成所述发光组件连接端子的步骤包括：
形成种子图案的步骤；
通过进行电镀从所述种子图案形成导电柱的步骤；以及
在所述导电柱上端形成接合物质的步骤。
10.根据权利要求1所述的封装方法，其特征在于，
形成所述外部连接端子的步骤包括：
形成种子图案的步骤；
通过进行电镀从所述种子图案形成导电柱的步骤；以及
在所述导电柱上端形成接合物质的步骤。
其中，所述外部连接端子的横截面面积形成为大于所述发光组件连接端子的横截面面积。
11.根据权利要求9所述的封装方法，其特征在于，
在形成种子图案的步骤之前，还包括开放焊盘的步骤。
12.根据权利要求8所述的封装方法，其特征在于，
将所述发光组件的外部连接焊盘与发光组件连接端子接合的步骤是通过在形成有载体基板、发光组件层和外部连接焊盘的发光组件中将所述外部连接焊盘和所述发光组件连接端子对准而接合的过程以及分离所述载体基板的过程来实现的。
13.根据权利要求12所述的封装方法，其特征在于，
将所述发光组件接合到所述发光组件连接端子的步骤使由所述发光组件提供的光在所述控制电路的相反方向上提供。
14.根据权利要求8所述的封装方法，其特征在于，
通过进行形成所述发光组件连接端子的步骤、接合所述发光组件连接端子的步骤和形成外部连接端子的步骤而形成像素包，
其中，所述封装方法使多个像素封装接合到所述透明基板，并且使所述多个像素封装以有源矩阵形式连接。
CN202180001978.8A 2021-06-29 2021-06-30 封装方法 Pending CN115836400A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210084601A KR20230001716A (ko) 2021-06-29 2021-06-29 패키지 방법
KR10-2021-0084601 2021-06-29
PCT/KR2021/008231 WO2023277213A1 (ko) 2021-06-29 2021-06-30 패키지 방법

Publications (1)

Publication Number Publication Date
CN115836400A true CN115836400A (zh) 2023-03-21

Family

ID=84692795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180001978.8A Pending CN115836400A (zh) 2021-06-29 2021-06-30 封装方法

Country Status (3)

Country Link
KR (1) KR20230001716A (zh)
CN (1) CN115836400A (zh)
WO (1) WO2023277213A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788280B1 (ko) * 2006-12-29 2007-12-27 옵토팩 주식회사 반도체 소자 패키지 및 그 패키징 방법
KR20130102746A (ko) * 2012-03-08 2013-09-23 삼성전자주식회사 발광 장치의 제조 방법
US10079264B2 (en) * 2015-12-21 2018-09-18 Hong Kong Beida Jade Bird Display Limited Semiconductor devices with integrated thin-film transistor circuitry
KR102456882B1 (ko) * 2017-11-24 2022-10-21 주식회사 루멘스 고효율 마이크로 엘이디 모듈의 제조방법
KR20200002733A (ko) * 2019-12-19 2020-01-08 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
WO2023277213A1 (ko) 2023-01-05
KR20230001716A (ko) 2023-01-05

Similar Documents

Publication Publication Date Title
US10796648B2 (en) Smart pixel lighting and display microcontroller
CN107750377B (zh) 显示面板冗余方案
EP3333906B1 (en) Led component, led panel and led display screen
US10510286B2 (en) Mounting substrate and electronic apparatus
US11139248B2 (en) Mounting substrate and electronic apparatus
US20030168969A1 (en) Display panel substrate and display device
KR20190081961A (ko) 발광 표시 장치
CN110010059B (zh) 显示设备
EP3951760A1 (en) Display device
KR20190081956A (ko) 발광 표시 장치
US12020630B1 (en) Stacked structure, display screen, and display apparatus
TW201909407A (zh) 包含具有彩色發光二極體之發射像素的透明主動矩陣顯示器
WO2021082756A1 (zh) 电子基板及其驱动方法、显示装置
CN115836400A (zh) 封装方法
JP6527194B2 (ja) 表示装置
TW202205659A (zh) 具驅動ic的像素單元、包含該像素單元的發光裝置及其製法
CN208063525U (zh) 一种led灯珠封装结构及led显示屏
CN108541108B (zh) 一种led灯珠封装结构及led显示屏
WO2023087155A1 (zh) 驱动器电路及其驱动方法、阵列基板、显示装置
EP4224461A1 (en) Driver circuit and driving method therefor, array substrate, and display device
US20240221697A1 (en) Driver circuit and driving method thereof, array substrate and display apparatus
CN108230936B (zh) 一种具备数据传输功能的封装结构及其加工方法
CN118038816A (zh) 一种驱动背板及其驱动方法、发光装置
CN116235237A (zh) 显示装置、显示面板及其驱动方法
CN114171543A (zh) 具驱动ic的像素单元、包含该像素单元的发光装置及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination