KR20130102746A - 발광 장치의 제조 방법 - Google Patents

발광 장치의 제조 방법 Download PDF

Info

Publication number
KR20130102746A
KR20130102746A KR1020120023817A KR20120023817A KR20130102746A KR 20130102746 A KR20130102746 A KR 20130102746A KR 1020120023817 A KR1020120023817 A KR 1020120023817A KR 20120023817 A KR20120023817 A KR 20120023817A KR 20130102746 A KR20130102746 A KR 20130102746A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
substrate
type semiconductor
emitting stack
Prior art date
Application number
KR1020120023817A
Other languages
English (en)
Inventor
이상현
용감한
황성덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120023817A priority Critical patent/KR20130102746A/ko
Priority to US13/791,057 priority patent/US20130236997A1/en
Publication of KR20130102746A publication Critical patent/KR20130102746A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 일 실시형태에 따른 발광 장치의 제조 방법은, 성장 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층의 순서로 적층된 발광 적층체를 복수개 형성하는 단계; 한 쌍의 전극 단자를 포함하는 단자부가 복수개 구비된 기판 상에 각 단자부에 대응하여 각 발광 적층체가 마주하도록 상기 성장 기판을 올려놓고, 상기 각 발광 적층체의 제2 도전형 반도체층을 해당 단자부의 어느 하나의 전극 단자와 접합하여 전기적으로 연결하는 단계; 상기 복수의 발광 적층체의 제1 도전형 반도체층이 노출되도록 상기 성장 기판을 제거하는 단계; 상기 복수의 발광 적층체의 측면에 절연층을 형성하는 단계; 및 상기 노출된 각 제1 도전형 반도체층을 해당 단자부의 다른 전극 단자와 전기적으로 연결하는 단계;를 포함할 수 있다.

Description

발광 장치의 제조 방법{Method For Manufacturing Light Emitting Device }
본 발명은 발광 장치의 제조 방법에 관한 것이다.
단순 소형 가전 및 특수 인테리어 분야에서 활용되던 발광다이오드(LED)는 최근 대형 백라이트 유닛(BLU), 일반 조명, 전장에 이르기까지 많은 어플리케이션, 다양한 사용 환경에 적용되고 있으며, 발광다이오드의 효율을 더 높이기 위한 노력이 지속적으로 이루어지고 있다.
또한, 발광다이오드 사용 제품들의 디자인 자유도 증가가 요구되고 있는데, 예를 들면 엘이디 티비의 슬림화를 위해 BLU 폭이 계속 감소되고 있으며, 조명, 전장 제품의 다양한 형태 구현을 위해 LED 제품의 크기 감소가 요구되고 있다.
종래의 일반적인 발광다이오드 패키지의 경우 성장 기판 상에 반도체층의 적층 구조인 LED층을 성장시키고, 이러한 LED층을 새로운 지지 기판 상에 전사한 후 성장 기판을 제거하여 이루어진 발광다이오드 칩을 패키지 기판 상에 조립하는 방식으로 제조되었다.
따라서, 최종 제품을 생산하는데 있어서 별도로 지지 기판을 마련해야 하고, LED층을 이러한 지지 기판 상에 본딩하는 공정을 거쳐야 하는 등 전체 제조 공정이 복잡하고 생산성이 저하되는 단점이 있었다.
또한, 지지 기판과 같은 추가 구성요소가 사용됨에 따라서 부품수 증가에 의한 생산 비용이 증가하는 단점과, 지지 기판이 갖는 사이즈에 의해 제품의 슬림화가 용이하지 않다는 단점이 있었다.
따라서, 당 기술분야에서는 발광다이오드 패키지와 같은 발광 장치를 제조하는데 있어서 지지 기판을 생략하여 부품수를 감소할 수 있고, 전체 공정을 단순화할 수 있는 발광 장치의 제조 방법이 요구되고 있다.
본 발명의 일 실시형태에 따른 발광 장치의 제조 방법은,
성장 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층의 순서로 적층된 발광 적층체를 복수개 형성하는 단계; 한 쌍의 전극 단자를 포함하는 단자부가 복수개 구비된 기판 상에 각 단자부에 대응하여 각 발광 적층체가 마주하도록 상기 성장 기판을 올려놓고, 상기 각 발광 적층체의 제2 도전형 반도체층을 해당 단자부의 어느 하나의 전극 단자와 접합하여 전기적으로 연결하는 단계; 상기 복수의 발광 적층체의 제1 도전형 반도체층이 노출되도록 상기 성장 기판을 제거하는 단계; 상기 복수의 발광 적층체의 측면에 절연층을 형성하는 단계; 및 상기 노출된 각 제1 도전형 반도체층을 해당 단자부의 다른 전극 단자와 전기적으로 연결하는 단계;를 포함할 수 있다.
또한, 상기 발광 적층체를 형성하는 단계는, 상기 성장 기판 상에 상기 제1 도전형 반도체층, 상기 활성층, 상기 제2 도전형 반도체층을 순차적으로 성장시킨 후 상기 발광 적층체가 될 부분을 제외하고 나머지 부분을 제거하여 형성할 수 있다.
또한, 상기 발광 적층체와 상기 단자부를 접합하는 단계는, 상기 각 발광 적층체의 제2 도전형 반도체층 상에 전기 전도성 접착제를 각각 구비하여 해당 단자부의 각 전극 단자와 접합할 수 있다.
또한, 상기 기판은, 상기 발광 적층체를 수용하는 리세스를 더 구비할 수 있다.
또한, 상기 단자부는 상기 전극 단자 중 적어도 일부가 상기 리세스 내에 형성될 수 있다.
또한, 상기 제2 도전형 반도체층은 상기 단자부 중 상기 리세스 내에 형성된 상기 전극 단자와 상기 전기 전도성 접착제를 통해 접합될 수 있다.
또한, 상기 성장 기판을 제거하는 단계 이후에 상기 노출된 제1 도전형 반도체층의 표면을 개질하는 단계를 더 포함할 수 있다.
또한, 상기 성장 기판을 제거하는 단계 이후에 상기 노출된 제1 도전형 반도체층 상에 전류 확산층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 발광 적층체를 덮도록 상기 기판 상에 파장변환층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 발광 적층체를 덮도록 상기 기판 상에 몰드부를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 복수의 발광 적층체별로 절단하여 분리하는 단계를 더 포함할 수 있다.
한편, 본 발명의 다른 실시형태에 따른 발광 장치의 제조 방법은,
성장 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층의 순서로 적층된 발광 적층체를 복수개 형성하는 단계; 상기 각 발광 적층체에서 상기 제2 도전형 반도체층과 상기 활성층을 일부 제거하여 상기 제1 도전형 반도체층의 일부를 노출시키는 단계; 한 쌍의 전극 단자를 포함하는 단자부가 복수개 구비된 기판 상에 각 단자부에 대응하여 각 발광 적층체가 마주하도록 상기 성장 기판을 올려놓고, 상기 각 발광 적층체의 제2 도전형 반도체층과 제1 도전형 반도체층을 해당 단자부의 각 전극 단자와 접합하여 전기적으로 연결하는 단계; 및 상기 복수의 발광 적층체의 제1 도전형 반도체층이 노출되도록 상기 성장 기판을 제거하는 단계;를 포함할 수 있다.
또한, 상기 발광 적층체를 형성하는 단계는, 상기 성장 기판 상에 상기 제1 도전형 반도체층, 상기 활성층, 상기 제2 도전형 반도체층을 순차적으로 성장시킨 후 상기 발광 적층체가 될 부분을 제외하고 나머지 부분을 제거하여 형성할 수 있다.
또한, 상기 발광 적층체와 상기 단자부를 접합하는 단계는, 상기 각 발광 적층체의 제2 도전형 반도체층과 상기 노출된 제1 도전형 반도체층 상에 전기 전도성 접착제를 각각 구비하여 해당 단자부의 각 전극 단자와 접합할 수 있다.
또한, 상기 기판은, 상기 발광 적층체를 수용하는 리세스를 더 구비할 수 있다.
또한, 상기 단자부는 상기 한 쌍의 전극 단자 중 일부가 각각 상기 리세스 내에 형성될 수 있다.
또한, 상기 제2 도전형 반도체층 및 상기 노출된 제1 도전형 반도체층은 상기 단자부 중 상기 리세스 내에 형성된 상기 전극 단자와 상기 전기 전도성 접착제를 통해 각각 접합될 수 있다.
또한, 상기 성장 기판을 제거하는 단계 이후에 상기 노출된 제1 도전형 반도체층의 표면을 개질하는 단계를 더 포함할 수 있다.
또한, 상기 성장 기판을 제거하는 단계 이후에 상기 노출된 제1 도전형 반도체층 상에 전류 확산층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 발광 적층체를 덮도록 상기 기판 상에 파장변환층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 발광 적층체를 덮도록 상기 기판 상에 몰드부를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 복수의 발광 적층체별로 절단하여 분리하는 단계를 더 포함할 수 있다.
발광다이오드 칩을 패키지 기판 상에 장착하는데 있어 성장된 반도체층을 지지하는 지지 기판이 생략될 수 있어 부품수 감소 및 제조 공정을 단순화할 수 있는 발광 장치의 제조 방법이 제공될 수 있다.
도 1 내지 도 3과 도 4a 내지 도 13a는 본 발명의 일 실시형태에 따른 발광 장치를 제조하는 방법을 각 단계별로 개략적으로 설명하는 도면이다.
도 1 내지 도 3과 도 4b 내지 도 13b는 상기 도 4a 내지 도 13a의 변형예에 따른 발광 장치를 제조하는 방법을 각 단계별로 개략적으로 설명하는 도면이다.
도 14a는 상기 실시형태에 따른 발광 장치를 제조하는 방법을 통해 제조된 발광 장치를 개략적으로 나타내는 도면이다.
도 14b 상기 변형예에 따른 발광 장치를 제조하는 방법을 통해 제조된 발광 장치를 개략적으로 나타내는 도면이다.
도 15a 및 도 15b는 본 발명의 일 실시형태에 따라 제조된 발광 장치의 변형예를 개략적으로 나타내는 도면이다.
도 16은 본 발명의 일 실시형태에 따라 제조된 발광 장치의 또 다른 변형예를 개략적으로 나타내는 도면이다.
도 17 내지 도 20은 본 발명의 다른 실시형태에 따른 발광 장치를 제조하는 방법을 각 단계별로 개략적으로 설명하는 도면이다.
도 21은 상기 다른 실시형태에 따른 발광 장치를 제조하는 방법을 통해 제조된 발광 장치를 개략적으로 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1 내지 도 13b를 참조하여 본 발명의 일 실시형태에 따른 발광 장치의 제조 방법에 대해 설명한다. 도 1 내지 도 3과 도 4a 내지 도 13a는 본 발명의 일 실시형태에 따른 발광 장치를 제조하는 방법을 각 단계별로 개략적으로 설명하는 도면이고, 도 1 내지 도 3과 도 4b 내지 도 13b는 상기 도 4a 내지 도 13a의 변형예에 따른 발광 장치를 제조하는 방법을 각 단계별로 개략적으로 설명하는 도면이다. 도 14a는 상기 실시형태에 따른 발광 장치를 제조하는 방법을 통해 제조된 발광 장치를 개략적으로 나타내는 도면이고, 도 14b 상기 변형예에 따른 발광 장치를 제조하는 방법을 통해 제조된 발광 장치를 개략적으로 나타내는 도면이다.
우선, 도 1에서 도시하는 바와 같이, 성장 기판(10) 상에 제1 도전형 반도체층(21), 활성층(22) 그리고 제2 도전형 반도체층(23)을 순차적으로 성장시켜 LED층(20')을 형성한다. 이러한 LED층(20')은 미도시된 화학 기상 증착 장치 등을 통해 성장 기판(10) 상에 증착되어 성장된 반도체층의 일종이다.
성장 기판(10)으로는 사파이어 기판 또는 SiC 기판 등이 사용될 수 있으며, 기타 다양한 종류가 사용될 수 있다.
제1 도전형 반도체층(21)과 제2 도전형 반도체층(23)은 각각 n형 반도체층 및 p형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시형태의 경우, 제1 및 제2 도전형은 각각 n형 및 p형을 의미하는 것으로 이해될 수 있다.
제1 도전형 반도체층(21)상에 형성되는 활성층(22)은 전자와 정공이 재결합하여 빛을 발광하기 위한 층으로서, 통상 InGaN층을 양자우물층으로 하고, (Al)GaN층을 양자장벽층(barrier layer)으로 하여 서로 교대로 배치시켜 형성된 다중양자우물구조(MQW)를 가진다. 청색 발광다이오드에서는 InGaN/GaN 등의 다중양자우물구조, 자외선 발광다이오드에서는 GaN/AlGaN, InAlGaN/InAlGaN 및 InGaN/AlGaN 등의 다중양자우물구조가 사용될 수 있다. 이러한 활성층(22)의 효율 향상에 대해서는, In 또는 Al의 조성비율을 변화시킴으로써 빛의 파장을 조절하거나, 활성층(22) 내의 양자우물층의 깊이, 활성층의 수, 두께 등을 변화시킴으로써 내부 양자 효율을 향상시키고 있다.
제2 도전형 반도체층(23)은 제1 도전형 반도체층(21)과 마찬가지로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 p형 불순물이 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으로는 GaN, AlGaN, InGaN이 있다. 이러한 제2 도전형 반도체층(23)의 도핑에 사용되는 불순물로는 Mg, Zn 또는 Be 등이 있다.
다음으로, 도 2에서 도시하는 바와 같이, 상기 제2 도전형 반도체층(23) 상에 마스크(M)를 올려놓고 식각 공정을 거쳐 상기 마스크(M)가 올려진 부분을 제외하고 나머지 부분을 제거한다. 이를 통해, 도 3에서 도시하는 바와 같이, 성장 기판(10) 상에 제1 도전형 반도체층(21), 활성층(22), 제2 도전형 반도체층(23)의 순서로 적층된 발광 적층체(20)를 복수개 형성한다.
상기 발광 적층체(20)는 복수개가 상기 성장 기판(10) 상에 소정 간격으로 이격되어 열과 행 방향으로 배열될 수 있다. 도면에서는 2개의 발광 적층체(20)가 배열된 것으로 도시하고 있으나 이에 한정하는 것은 아니며, 발광 적층체(20)의 개수는 다양하게 변경될 수 있다.
상기 발광 적층체(20) 상에는 이후 패키지 몸체를 이루는 기판(30)과의 접합을 위해 접착제(24)가 구비될 수 있다.
다음으로, 도 4a에서 도시하는 바와 같이, 한 쌍의 제1 전극 단자(41)와 제2 전극 단자(42)를 포함하는 단자부(40)가 복수개 구비된 기판(30)을 준비한다. 상기 기판(30)은 일반적인 발광소자 패키지에서 패키지 몸체에 해당할 수 있다.
상기 기판(30)은 AlN, Al2O3 등의 세라믹 소재로 형성될 수 있으며, 단자부(40)는 기판(30)의 상면과 하면에 각각 형성되고, 상기 기판(30)을 관통하는 도전성 비아(43)를 통해 서로 전기적으로 연결될 수 있다. 구체적으로, 상기 기판(30)의 상면에 형성되는 전극 단자(41,42)는 상기 기판(30) 상에 실장되는 발광 적층체(20)와 전기적으로 연결되며, 상기 기판(30)의 하면에 형성되는 전극 단자(41,42)는 추후 발광 장치가 장착될 미도시된 조명 장치 등의 회로 기판과 전기적으로 연결될 수 있다.
본 실시형태에서는 상기 기판(30)이 세라믹 소재로 형성되어 상면과 하면에 각각 단자부(40)가 구비되고, 기판(300을 관통하여 도전성 비아(43)가 구비되는 구조로 설명하고 있으나, 이에 한정하는 것은 아니다. 상기 기판(30)은 인쇄회로기판(PCB)의 일종으로 에폭시, 트리아진, 실리콘, 폴리이미드 등을 함유하는 유기 수지 소재 및 기타 유기 수지 소재로 형성될 수 있다. 또한, 상기 기판(30)은 금속 및 금속화합물을 소재로 하여 형성될 수 있으며, 예를 들어 메탈 PCB, MCPCB 등을 포함할 수 있다.
한편, 도 4b에서 도시하는 바와 같이, 상기 기판(30)은 상기 발광 적층체(20)를 수용하는 리세스(31)를 더 구비할 수 있다. 상기 리세스(31)는 상기 발광 적층체(20)의 개수에 대응하여 복수개 형성될 수 있으며, 상기 발광 적층체(20)의 각 위치에 대응하여 상기 기판(30) 상에 배열되는 구조로 형성될 수 있다. 그리고, 상기 리세스(31)는 상기 발광 적층체(20)의 단면적보다 큰 크기로 형성되고, 상기 발광 적층체(20)의 두께(또는 높이)보다 낮은 깊이로 상기 기판(30)의 상면으로부터 함몰되어 형성될 수 있다.
이와 같이, 상기 기판(30) 상에 리세스(31)가 구비되는 경우, 상기 단자부(40)는 한 쌍의 전극 단자 중 적어도 일부가 상기 리세스(31) 내에 형성될 수 있다. 예를 들어, 제1 전극 단자(41)가 상기 기판(30)의 상면과 상기 리세스(31) 내에 형성되는 구조로 구비되고, 제2 전극 단자(42)는 상기 제1 전극 단자(41)와 분리되어 상기 기판(30) 상에 구비될 수 있다.
다음으로, 도 5a에서 도시하는 바와 같이, 상기 기판(30) 상의 각 단자부(40)에 대응하여 각 발광 적층체(20)가 마주하도록 상기 성장 기판(10)을 뒤집어서 상기 기판(30) 상에 올려놓고, 상기 각 발광 적층체(20)의 제2 도전형 반도체층(23)을 해당 단자부(40)의 어느 하나의 전극 단자(41)와 접합하여 전기적으로 연결한다. 예를 들어, 상기 복수의 발광 적층체(20)는 각 단자부(40)의 제1 전극 단자(41)와 접합될 수 있다.
상기 발광 적층체(20)는 제2 도전형 반도체층(23) 상에 구비되는 전기 전도성 접착제(24)를 통해 상기 제1 전극 단자(41)와 접합되고 전기적으로 연결될 수 있다. 상기 전도성 접착제(24)는 전기적으로 통전이 되는 물질로 이루어질 수 있다. 그리고, 상기 발광 적층체(20)와 상기 전극 단자(41)는 공융 접착(eutectic bonding), 페이스트 접착(paste bonding)등을 통해 접착될 수 있다.
한편, 도 5b에서 도시하는 바와 같이, 상기 기판(30) 상에 리세스(31)가 구비되는 경우에는 각 발광 적층체(20)가 상기 리세스(31) 내에 삽입되어 수용되는 구조로 상기 성장 기판(10)을 뒤집어서 상기 기판(30) 상에 올려놓고, 상기 각 발광 적층체(20)의 제2 도전형 반도체층(23)을 상기 단자부(40) 중 상기 리세스(31) 내에 형성된 상기 제1 전극 단자(41)와 상기 전기 전도성 접착제(24)를 통해 접합하여 전기적으로 연결한다.
이와 같이, 발광 적층체(20)가 기판(30)의 리세스(31) 내에 삽입되어 수용되는 경우 상기 발광 적층체(20)는 그 측면이 상기 리세스(31)의 내측면과 접촉하지 않는 구조로 상기 리세스(31) 내에 수용될 수 있다. 즉, 상기 발광 적층체(20)는 상기 제2 도전형 반도체층(23)의 바닥면(도면 기준)이 상기 접착제(24)를 통해 상기 리세스(31)의 바닥면과 접촉할 뿐 그 측면은 상기 리세스(31)와 접촉하지 않는다. 이를 통해 상기 제1 도전형 반도체층(21)이 상기 리세스(31)의 내측면에 형성된 상기 제1 전극 단자(41)와 접촉하여 전기적 쇼트와 같은 문제가 발생하는 것을 방지한다.
다음으로, 도 6a 및 도 6b에서 도시하는 바와 같이, 상기 복수의 발광 적층체(20)의 제1 도전형 반도체층(21)이 노출되도록 상기 성장 기판(10)을 제거한다. 상기 성장 기판(10)은 발광 적층체(20)와의 경계면에 레이저를 조사하는 레이저 리프트 오프(laser lift off) 공정을 통해 제거할 수 있다. 또한, 에칭이나 식각과 같이 화학적 공정을 통해 제거하거나, 그라인더를 통해 물리적으로 제거하는 것도 가능하다. 상기 성장 기판(10)을 제거하는 방법은 상술한 방법에 한정하는 것은 아니며, 기타 다양한 방법으로 제거할 수 있다.
다음으로, 도 7a 및 도 7b에서 도시하는 바와 같이, 상기 성장 기판(10)을 제거한 이후에 상기 노출된 제1 도전형 반도체층(21)의 표면(21a)은 광 추출 효율을 향상시키기 위한 공정, 예를 들어, 표면 개질과 같은 공정이 진행될 수 있다.
또한, 도 8a 및 도 8b에서 도시하는 바와 같이, 상기 성장 기판(10)을 제거한 이후에 상기 노출된 제1 도전형 반도체층(21) 상에 전류 확산을 위한 전류 확산층(44)을 형성하는 공정이 진행될 수 있다. 이러한 전류 확산층(44)은 상기 제1 도전형 반도체층(21) 상에 직접 형성되거나, 도면에서와 같이 표면(21a)이 개질된 후에 형성될 수도 있다. 상기 전류 확산층(44)은 투명 또는 경우에 따라서는 불투명한 전도성 물질로 이루어질 수 있다. 그리고, 상기 제1 도전형 반도체층(21)의 표면 전체는 물론 그 일부분에만 형성될 수 있다.
이러한 표면 개질 공정과 전류 확산층을 형성하는 공정은 선택적으로 진행될 수 있다. 본 실시형태에서는 성장 기판(10) 제거 이후에 노출된 제1 도전형 반도체층(21)의 표면(21a)을 개질하고, 개질된 표면(21a) 상에 전류 확산층(44)을 전체적으로 형성하는 것으로 설명하고 있다. 그러나, 이에 한정하는 것은 아니며, 상기 표면 개질 공정과 상기 전류 확산층 형성 공정 중 어느 하나의 공정을 생략하거나, 모두 생략하는 것도 가능하다.
다음으로, 도 9a에서 도시하는 바와 같이, 상기 복수의 발광 적층체(20)의 측면에 절연층(50)을 형성한다. 이러한 절연층(50)은 상기 발광 적층체(20)의 외부로 노출된 단면인 측면을 보호하는 한편, 제1 도전형 반도체층(21)과 제2 도전형 반도체층(23)이 서로 전기적으로 연결되어 쇼트가 발생하는 문제를 예방할 수 있다. 또한, 상기 절연층(50)은 상기 기판(30) 상에 구비되는 상기 제1 전극 단자(41)와 제2 전극 단자(42)를 서로 전기적으로 절연시킬 수 있다.
한편, 도 9b에서 도시하는 바와 같이, 상기 기판(30) 상에 리세스(31)가 구비되는 경우에는 상기 절연층(50)은 상기 발광 적층체(20)와 리세스(31) 내에 형성된 제1 전극 단자(41)와의 사이의 간격을 메꾸는 것과 동시에 측면으로 노출되는 상기 제1 도전형 반도체층(21)과 제2 도전형 반도체층(23)을 상기 제1 전극 단자(41)와 절연시킬 수 있다. 또한, 상기 절연층(50)은 상기 기판(30) 상에 구비되는 상기 제1 전극 단자(41)와 제2 전극 단자(42)를 서로 전기적으로 절연시킬 수 있다.
다음으로, 도 10a 및 도 10b에서 도시하는 바와 같이, 상기 노출된 각 제1 도전형 반도체층(21)을 해당 단자부(40)의 다른 전극 단자, 즉 제2 전극 단자(42)와 전기적으로 연결한다. 구체적으로, 상기 기판(30) 상에서 상기 제1 전극 단자(41)와 제2 전극 단자(42)를 절연시키는 절연층(50) 상에 회로 배선층(60)을 패터닝하여 형성하여 상기 제1 도전형 반도체층(21)과 상기 제2 전극 단자(42)를 전기적으로 연결시킬 수 있다.
따라서, 상기 발광 적층체(20)는 제2 도전형 반도체층(23)이 제1 전극 단자(41)와 전기적으로 연결되고, 제1 도전형 반도체층(21)이 제2 전극 단자(42)와 전기적으로 연결되어 전기적으로 통전을 이룰 수 있다.
한편, 도 11a 및 도 11b에서 도시하는 바와 같이, 상기 발광 적층체(20)를 덮도록 상기 기판(30) 상에 파장변환층(70)을 형성할 수 있다. 파장변환층(70)은 상기 발광 적층체(20)에서 출사되는 빛의 파장을 원하는 색상의 파장으로 변환시킬 수 있다. 예를 들어, 적색광 또는 청색광과 같은 단색광을 백색광으로 변환시킬 수 있다. 상기 파장변환층(70)을 형성하는 수지에는 적어도 한 종류 이상의 형광물질이 함유될 수 있다. 또한, 상기 발광 적층체(20)에서 발생되는 자외선을 흡수하는 자외선 흡수제를 함유할 수도 있다.
상기 파장변환층(70)은 상기 발광 적층체(20)에서 발생되는 빛을 최소한의 손실로 통과시킬 수 있는 높은 투명도의 수지로 선택되는 것이 바람직하며, 예를 들어, 탄성 수지를 사용할 수 있다. 이러한 탄성 수지는 실리콘 등의 젤 형태의 수지로 황변(yellowing)과 같은 단파장의 빛에 의한 변화가 매우 적고, 굴절률 또한 높기 때문에 우수한 광학적 특성을 갖는다.
다음으로, 도 12a 및 도 12b에서 도시하는 바와 같이, 상기 발광 적층체(20)를 덮도록 상기 기판(30) 상에 몰드부(80)를 형성할 수 있다. 상기 몰드부(80)는 상기 발광 적층체(20)를 포함하여 상기 파장변환층(70)과 상기 기판(30) 상에 구비되는 단자부(40)를 덮어 외부 환경으로부터 보호할 수 있다. 상기 몰드부(80)는 각 발광 적층체(20) 상에 상부로 볼록하게 돌출된 렌즈 형태로 형성될 수 있다. 이를 통해 상기 각 발광 적층체(20)로부터 출사되는 광의 광 추출 효율을 증가시키는 한편, 광 지향각을 조절할 수 있다.
다음으로, 도 13a 및 도 13b에서 도시하는 바와 같이 상기 복수의 발광 적층체(20)별로 절단하여 분리함으로써 발광 장치(1)를 제조할 수 있다.
도 14a 및 도 14b는 상술한 방법을 통해 제조된 발광 장치(1)를 개략적으로 나타내는 도면이다. 발광 적층체(20)가 기판(30) 상에 복수개 배열된 상태에서 절단됨에 따라서 각 발광 장치(1)의 측면으로 노출되는 기판(30)과 몰드부(80)의 절단면은 공면(coplanar)을 이룰 수 있다.
그리고, 도면에서 도시하는 바와 같이, 발광 적층체(20)는 이를 지지하는 지지 기판이 생략된 상태로 기판(30) 상에 직접 실장될 수 있다. 따라서, 상기 발광 적층체(20)가 상면에 놓여 상기 기판(30) 상에 장착되는 지지 기판이 생략됨에 따라서 부품수가 감소함은 물론, 발광 장치(1)가 슬림해져 제품의 소형화가 가능해지는 효과를 기대할 수 있다. 특히, 도 14b에서와 같이 상기 기판(30) 상에 리세스(31)가 구비되는 구조에서는 발광 적층체(20)가 리세스(31) 내에 수용됨에 따라서 높이가 더 낮아져 소형화가 극대화될 수 있다.
아울러, 발광 적층체(20)가 성장 기판(10) 상에서 다이싱된 이후 개별적으로 실장되는 방식이 아니라 웨이퍼 레벨 상태에서 복수의 발광 적층체(20)를 일괄하여 기판(30) 상에 본딩하는 방식이므로, 공정이 단순화됨은 물론 대량 생산이 용이하여 생산성이 향상되는 효과를 기대할 수 있다.
도 15a 및 도 15b는 본 발명의 일 실시형태에 따라 제조된 발광 장치의 변형예를 개략적으로 나타내는 도면이다. 도 15a에서 도시하는 바와 같이, 상기 제1 도전형 반도체층(21)과 제2 전극 단자(42)는 금속 스터드 범프(metal stud bump)(60')를 통해 전기적으로 연결될 수 있다. 또한, 도 15b에서 도시하는 바와 같이, 상기 제1 도전형 반도체층(21)과 제2 전극 단자(42)는 와이어(60'') 본딩을 통해 전기적으로 연결될 수도 있다.
도 16은 본 발명의 일 실시형태에 따라 제조된 발광 장치의 또 다른 변형예를 개략적으로 나타내는 도면이다. 도 16에서 도시하는 바와 같이, 상기 도전성 비아(43) 중 상기 발광 적층체(20)가 접합되는 전극 단자(41)와 연결되는 도전성 비아(43)는 상기 발광 적층체(20)의 하부에 위치하여 구비될 수 있다. 따라서, 상기 발광 적층체(20)에서 발생되는 열은 상기 도전성 비아(43)를 통해 하부로 빠르게 전달되어 외부로 방출될 수 있어 방열 효율이 향상되는 효과를 기대할 수 있다.
도 17 내지 도 20을 참조하여 본 발명의 다른 실시형태에 따른 발광 장치의 제조 방법에 대해 설명한다. 도 17 내지 도 20은 본 발명의 다른 실시형태에 따른 발광 장치를 제조하는 방법을 각 단계별로 개략적으로 설명하는 도면이다.
도 17에서 도시하는 바와 같이, 성장 기판(10) 상에 제1 도전형 반도체층(21), 활성층(22), 제2 도전형 반도체층(23)의 순서로 적층된 발광 적층체(20)를 복수개 형성한다. 상기 발광 적층체(20)를 형성하는 구체적인 프로세스는 상기 도 1 내지 도 3에서 설명한 프로세스와 실질적으로 동일하므로 이에 대한 설명은 생략한다.
다음으로, 도 18에서 도시하는 바와 같이, 상기 각 발광 적층체(20)에서 상기 제2 도전형 반도체층(23)과 상기 활성층(22)을 일부 제거하여 상기 제1 도전형 반도체층(21)의 일부를 노출시킨다. 상기 제2 도전형 반도체층(23)과 활성층(22)은 메사 식각을 통해 일부가 제거될 수 있으며, 이렇게 제거된 영역을 통해 상기 제1 도전형 반도체층(21)이 노출될 수 있다.
다음으로, 도 19에서 도시하는 바와 같이, 한 쌍의 제1 전극 단자(41)와 제2 전극 단자(42)를 포함하는 단자부(40)가 복수개 구비된 기판(30)을 준비한다. 그리고, 상기 기판(30)은 상기 발광 적층체(20)를 수용하는 리세스(31)를 더 구비할 수 있다. 본 실시형태에서는 상기 기판(30)이 리세스(31)를 구비하는 구조로 설명하고 있으나, 이에 한정하는 것은 아니다. 즉, 도 4a에서와 같이 상기 기판(30)은 리세스(31)를 구비하지 않을 수도 있다. 이하에서는 상기 기판(30)이 리세스(31)를 구비하는 구조로 설명한다.
상기 단자부(40)는 상기 한 쌍의 전극 단자(41,42) 중 일부가 각각 상기 리세스(31) 내에 형성될 수 있다. 구체적으로, 상기 제1 전극 단자(41)와 제2 전극 단자(42)는 각각 상기 기판(30)의 상면과 상기 리세스(31) 내에 형성될 수 있으며, 상기 리세스(31)의 바닥면에서 서로 마주하는 구조로 분리될 수 있다.
다음으로, 도 20에서 도시하는 바와 같이, 상기 기판(30) 상의 각 단자부(40)에 대응하여 각 발광 적층체(20)가 마주하도록 상기 성장 기판(10)을 뒤집어서 상기 기판(30) 상에 배치시킨 다음, 각 발광 적층체(20)가 상기 리세스(31) 내에 삽입되어 수용되도록 상기 성장 기판(10)을 상기 기판(30) 상에 올려놓는다.
그리고, 상기 각 발광 적층체(20)의 제2 도전형 반도체층(23)과 제1 도전형 반도체층(21)을 해당 단자부(40) 중 상리 리세스(31) 내에 형성된 제1 전극 단자(41) 및 제2 전극단자(42)와 각각 접합하여 전기적으로 연결한다. 예를 들어, 제2 도전형 반도체층(23)은 상기 리세스(31)의 바닥면 상에 형성된 제1 전극 단자(41)와 접합되고, 제1 도전형 반도체층(21)은 상기 리세스(31)의 바닥면 상에 형성된 제2 전극 단자(42)와 접합될 수 있다.
상기 발광 적층체(20)는 제2 도전형 반도체층(23)과 상기 노출된 제1 도전형 반도체층(21) 상에 각각 구비되는 전기 전도성 접착제(24)를 통해 상기 제1 전극 단자(41) 및 제2 전극 단자(42)와 각각 접합되고 전기적으로 연결될 수 있다. 상기 전도성 접착제(24)는 전기적으로 통전이 되는 물질로 이루어질 수 있다. 그리고, 상기 발광 적층체(20)와 상기 전극 단자(41,42)는 공융 접착(eutectic bonding), 페이스트 접착(paste bonding)등을 통해 접착될 수 있다.
다음으로, 상기 도 6 내지 도 8 및 도 11 내지 도 13에서 도시한 바와 같이, 상기 성장 기판(10)을 제거하여 제1 도전형 반도체층(21)을 노출시키는 공정, 상기 노출된 제1 도전형 반도체층(21)의 표면을 개질하거나 전류 확산층(44)을 형성하는 공정, 상기 발광 적층체(20)를 덮도록 상기 기판(30) 상에 파장변환층(70)을 형성하는 공정, 상기 발광 적층체(20)를 덮도록 상기 기판(30) 상에 몰드부(80)를 형성하는 공정 그리고 상기 복수의 발광 적층체(20)별로 절단하여 분리하는 공정 등이 진행될 수 있다. 각 공정에 대한 구체적인 설명은 생략한다.
도 21은 상기 다른 실시형태에 따른 발광 장치를 제조하는 방법을 통해 제조된 발광 장치를 개략적으로 나타내는 도면이다. 상기 발광 장치(1)는 발광 적층체(20)가 하면을 통해 각 전극 단자(41,42)와 전기적으로 연결되는 구조를 가져 상부로 방출되는 빛이 영향을 받지 않아 광 추출 효율이 보다 향상될 수 있는 효과를 기대할 수 있다. 즉, 도 14 내지 도 16에서 설명한 발광 장치(1)의 경우 빛이 방출되는 상부에 회로 배선층(60), 금속 스터드 범프(60') 또는 와이어(60'')가 배치되어 있어 방출되는 빛이 영향을 받을 수 있는데 반해, 도 21에서 도시한 발광 장치(1)에서는 이러한 영향이 없다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10... 성장 기판 20'... LED 층
20... 발광 적층체 21... 제1 도전형 반도체층
22... 활성층 23... 제2 도전형 반도체층
24... 접착제 30... 기판
31... 리세스 40... 단자부
41... 제1 전극 단자 42... 제2 전극 단자
43... 도전성 비아 44... 전류 확산층
50... 절연층 60... 회로 배선층
70... 파장변환층 80... 몰드부

Claims (22)

  1. 성장 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층의 순서로 적층된 발광 적층체를 복수개 형성하는 단계;
    한 쌍의 전극 단자를 포함하는 단자부가 복수개 구비된 기판 상에 각 단자부에 대응하여 각 발광 적층체가 마주하도록 상기 성장 기판을 올려놓고, 상기 각 발광 적층체의 제2 도전형 반도체층을 해당 단자부의 어느 하나의 전극 단자와 접합하여 전기적으로 연결하는 단계;
    상기 복수의 발광 적층체의 제1 도전형 반도체층이 노출되도록 상기 성장 기판을 제거하는 단계;
    상기 복수의 발광 적층체의 측면에 절연층을 형성하는 단계; 및
    상기 노출된 각 제1 도전형 반도체층을 해당 단자부의 다른 전극 단자와 전기적으로 연결하는 단계;
    를 포함하는 발광 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 발광 적층체를 형성하는 단계는, 상기 성장 기판 상에 상기 제1 도전형 반도체층, 상기 활성층, 상기 제2 도전형 반도체층을 순차적으로 성장시킨 후 상기 발광 적층체가 될 부분을 제외하고 나머지 부분을 제거하여 형성하는 것을 특징으로 하는 발광 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 발광 적층체와 상기 단자부를 접합하는 단계는, 상기 각 발광 적층체의 제2 도전형 반도체층 상에 전기 전도성 접착제를 각각 구비하여 해당 단자부의 각 전극 단자와 접합하는 것을 특징으로 하는 발광 장치의 제조 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 기판은, 상기 발광 적층체를 수용하는 리세스를 더 구비하는 것을 특징으로 하는 발광 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 단자부는 상기 전극 단자 중 적어도 일부가 상기 리세스 내에 형성되는 것을 특징으로 하는 발광 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 도전형 반도체층은 상기 단자부 중 상기 리세스 내에 형성된 상기 전극 단자와 상기 전기 전도성 접착제를 통해 접합되는 것을 특징으로 하는 발광 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 성장 기판을 제거하는 단계 이후에 상기 노출된 제1 도전형 반도체층의 표면을 개질하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 성장 기판을 제거하는 단계 이후에 상기 노출된 제1 도전형 반도체층 상에 전류 확산층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 발광 적층체를 덮도록 상기 기판 상에 파장변환층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 발광 적층체를 덮도록 상기 기판 상에 몰드부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 복수의 발광 적층체별로 절단하여 분리하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  12. 성장 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층의 순서로 적층된 발광 적층체를 복수개 형성하는 단계;
    상기 각 발광 적층체에서 상기 제2 도전형 반도체층과 상기 활성층을 일부 제거하여 상기 제1 도전형 반도체층의 일부를 노출시키는 단계;
    한 쌍의 전극 단자를 포함하는 단자부가 복수개 구비된 기판 상에 각 단자부에 대응하여 각 발광 적층체가 마주하도록 상기 성장 기판을 올려놓고, 상기 각 발광 적층체의 제2 도전형 반도체층과 제1 도전형 반도체층을 해당 단자부의 각 전극 단자와 접합하여 전기적으로 연결하는 단계; 및
    상기 복수의 발광 적층체의 제1 도전형 반도체층이 노출되도록 상기 성장 기판을 제거하는 단계;
    를 포함하는 발광 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 발광 적층체를 형성하는 단계는, 상기 성장 기판 상에 상기 제1 도전형 반도체층, 상기 활성층, 상기 제2 도전형 반도체층을 순차적으로 성장시킨 후 상기 발광 적층체가 될 부분을 제외하고 나머지 부분을 제거하여 형성하는 것을 특징으로 하는 발광 장치의 제조 방법.
  14. 제12항에 있어서,
    상기 발광 적층체와 상기 단자부를 접합하는 단계는, 상기 각 발광 적층체의 제2 도전형 반도체층과 상기 노출된 제1 도전형 반도체층 상에 전기 전도성 접착제를 각각 구비하여 해당 단자부의 각 전극 단자와 접합하는 것을 특징으로 하는 발광 장치의 제조 방법.
  15. 제12항 또는 제14항에 있어서,
    상기 기판은, 상기 발광 적층체를 수용하는 리세스를 더 구비하는 것을 특징으로 하는 발광 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 단자부는 상기 한 쌍의 전극 단자 중 일부가 각각 상기 리세스 내에 형성되는 것을 특징으로 하는 발광 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제2 도전형 반도체층 및 상기 노출된 제1 도전형 반도체층은 상기 단자부 중 상기 리세스 내에 형성된 상기 전극 단자와 상기 전기 전도성 접착제를 통해 각각 접합되는 것을 특징으로 하는 발광 장치의 제조 방법.
  18. 제12항에 있어서,
    상기 성장 기판을 제거하는 단계 이후에 상기 노출된 제1 도전형 반도체층의 표면을 개질하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  19. 제12항에 있어서,
    상기 성장 기판을 제거하는 단계 이후에 상기 노출된 제1 도전형 반도체층 상에 전류 확산층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  20. 제12항에 있어서,
    상기 발광 적층체를 덮도록 상기 기판 상에 파장변환층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  21. 제12항에 있어서,
    상기 발광 적층체를 덮도록 상기 기판 상에 몰드부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  22. 제12항에 있어서,
    상기 복수의 발광 적층체별로 절단하여 분리하는 단계를 더 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
KR1020120023817A 2012-03-08 2012-03-08 발광 장치의 제조 방법 KR20130102746A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120023817A KR20130102746A (ko) 2012-03-08 2012-03-08 발광 장치의 제조 방법
US13/791,057 US20130236997A1 (en) 2012-03-08 2013-03-08 Method of fabricating light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120023817A KR20130102746A (ko) 2012-03-08 2012-03-08 발광 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130102746A true KR20130102746A (ko) 2013-09-23

Family

ID=49114479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120023817A KR20130102746A (ko) 2012-03-08 2012-03-08 발광 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20130236997A1 (ko)
KR (1) KR20130102746A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200134305A (ko) * 2018-06-11 2020-12-01 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 발광 어셈블리
WO2023277213A1 (ko) * 2021-06-29 2023-01-05 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 패키지 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227085B1 (ko) * 2014-03-05 2021-03-12 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102252992B1 (ko) * 2014-12-12 2021-05-20 삼성전자주식회사 반도체 발광소자 패키지의 제조 방법
US10991852B2 (en) * 2018-07-25 2021-04-27 Jmicro Inc. Transparent light-emitting display film, method of manufacturing the same, and transparent light-emitting signage using the same
CN111446345A (zh) * 2019-01-16 2020-07-24 隆达电子股份有限公司 发光元件的封装结构
CN112272870B (zh) * 2020-03-19 2024-04-02 厦门三安光电有限公司 发光二极管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
EP1658642B1 (en) * 2003-08-28 2014-02-26 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR100999699B1 (ko) * 2008-09-01 2010-12-08 엘지이노텍 주식회사 발광 소자 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200134305A (ko) * 2018-06-11 2020-12-01 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 발광 어셈블리
WO2023277213A1 (ko) * 2021-06-29 2023-01-05 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 패키지 방법

Also Published As

Publication number Publication date
US20130236997A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
US20210083155A1 (en) Wafer-level light emitting diode package and method of fabricating the same
KR101138952B1 (ko) 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9450155B2 (en) Light emitting device having wavelength converting layer
KR101142965B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101926361B1 (ko) 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
KR101423717B1 (ko) 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20190001050A (ko) 칩 적층 구조를 갖는 led 픽셀 소자
KR20130102746A (ko) 발광 장치의 제조 방법
JP2010041057A (ja) 半導体装置および半導体装置の製造方法
KR101634369B1 (ko) 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
EP2477244A2 (en) Wafer level light-emitting device package and method of manufacturing the same
KR20130011575A (ko) 반도체 발광소자 및 발광장치
JP5276680B2 (ja) 発光素子パッケージ、照明システム
KR101660020B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101654339B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101797561B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20110107619A (ko) 반도체 발광소자 및 그 제조방법, 이를 이용한 패키지
KR101731058B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20170102847A (ko) 웨이퍼 레벨 발광 다이오드 패키지
KR101775664B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP2012023280A (ja) 半導体発光素子、発光装置、照明装置、表示装置、信号灯器及び道路情報装置
KR20120003773A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid