CN115831926A - 晶圆的测试结构及其制备方法 - Google Patents

晶圆的测试结构及其制备方法 Download PDF

Info

Publication number
CN115831926A
CN115831926A CN202111095434.0A CN202111095434A CN115831926A CN 115831926 A CN115831926 A CN 115831926A CN 202111095434 A CN202111095434 A CN 202111095434A CN 115831926 A CN115831926 A CN 115831926A
Authority
CN
China
Prior art keywords
active region
contact structure
conductive plug
wafer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111095434.0A
Other languages
English (en)
Inventor
朱宏成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111095434.0A priority Critical patent/CN115831926A/zh
Priority to US17/656,752 priority patent/US20230089462A1/en
Publication of CN115831926A publication Critical patent/CN115831926A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本公开实施例提供一种晶圆的测试结构及其制备方法，涉及半导体技术领域，该测试结构包括至少一个测试单元；每个测试单元设置于晶圆的切割道上，每个测试单元包括相互连接的第一有源区和第二有源区，第一有源区上设置有第一导电插塞，第二有源区上设置有第二导电插塞；第一有源区和第二有源区中之一设置有接触结构。本公开实施例通过测试单元中的接触结构与晶圆的芯片区内的位线接触结构相同，可以通过测量测试单元中接触结构的电阻值，将该电阻值作为晶圆的芯片区的位线接触结构的电阻值，以保证芯片区内的位线接触结构的电阻值的准确性。

Description

晶圆的测试结构及其制备方法
技术领域
本公开实施例涉及半导体技术领域，尤其涉及一种晶圆的测试结构及其制备方法。
背景技术
动态随机存储器(Dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。动态随机存储器通常由多个存储单元组成，每个存储单元通常包括晶体管和电容器。晶体管的栅极与动态随机存储器的字线(Word line，简称WL)电连接，通过字线上的电压控制晶体管的开启和关闭；晶体管的一端与位线(Bit Line，简称BL)电连接，晶体管的另一端与电容器电连接，通过位线对数据信息进行存储或者输出。其中，晶体管的一端是通过位线接触结构(BitLine Contact，简称BLC)与位线连接，位线接触结构的电阻是影响数据信息传递的及时性的主要因素，因此，需要利用测试结构来测试位线接触结构的电阻。
相关技术中测得的位线接触结构的电阻准确度较低，无法真实表征对应存储单元结构中的位线接触结构的电阻。
发明内容
鉴于上述问题，本公开实施例提供一种晶圆的测试结构及其制备方法，可以解决相关技术中无法准确测量位线接触结构的电阻值的技术问题。
本公开实施例提供如下技术方案：
本公开实施例的第一方面提供一种晶圆的测试结构，其包括：至少一个测试单元；所述测试单元设置于所述晶圆的切割道上；
每个所述测试单元包括相互连接的第一有源区和第二有源区，所述第一有源区上设置有第一导电插塞，所述第二有源区上设置有第二导电插塞，所述第一有源区和所述第二有源区中之一设置有接触结构，所述接触结构与所述晶圆的芯片区的位线接触结构相同。
在一些实施例中，所述测试结构还包括电压测试设备和电流输入设备；
所述电压测试设备的一端与所述第一导电插塞和所述第二导电插塞中的其中一个连接，所述电压测试设备的另一端与所述接触结构连接；所述电流输入设备的一端与所述第一导电插塞和所述第二导电插塞中的另一个连接，所述电流输入设备的另一端与所述接触结构连接。
在一些实施例中，所述测试单元还包括第一导线、第二导线和第三导线，所述第一导线与所述第一导电插塞电连接，所述第三导线与所述第二导电插塞电连接，所述第二导线与所述接触结构电连接，且沿第一方向，所述第二导线包括相对设置的第一端和第二端。
在一些实施例中，所述接触结构设置在所述第一有源区内，并位于所述第一导电插塞和所述第二导电插塞之间；
所述电压测试设备的一端与所述第一导线连接，所述电压测试设备的另一端与所述第二导线的第一端连接；
所述电流输入设备的一端与所述第三导线连接，所述电流输入设备的另一端与所述第二导线的第二端连接。
在一些实施例中，所述接触结构设置在所述第二有源区内，并位于所述第一导电插塞和所述第二导电插塞之间；
所述电压测试设备的一端与所述第三导线连接，所述电压测试设备的另一端与所述第二导线的第一端连接；
所述电流输入设备的一端与所述第一导线连接，所述电流输入设备的另一端与所述第二导线的第二端连接。
在一些实施例中，所述第一导电插塞和所述第二导电插塞均包括电容接触结构。
在一些实施例中，所述第二导线包括位线，所述位线沿第一方向延伸，所述第一方向与所述第一有源区的延伸方向具有预设夹角。
在一些实施例中，所述第一导线和第三导线包括金属线。
在一些实施例中，所述第一导电插塞设置在所述第一有源区远离所述第二有源区的端部；所述第二导电插塞设置在所述第二有源区远离所述第一有源区的端部。
本公开实施例的第二方面提供一种晶圆的测试结构的制备方法，包括如下步骤：
提供晶圆，所述晶圆包括多个芯片区和位于相邻的所述芯片区之间的切割道；
在所述切割道内形成至少一个测试单元，每个所述测试单元包括相互连接的第一有源区和第二有源区；
在所述第一有源区和所述第二有源区中均形成有接触结构，所述接触结构与所述晶圆的芯片区的位线接触结构相同；
在所述第一有源区上形成有第一导电插塞，所述第二有源区上形成有第二导电插塞。
在一些实施例中，在所述切割道内形成至少一个测试单元的步骤中，包括：
在所述切割道上形成第一掩模层；
图形化所述第一掩模层，以在所述第一掩模层内形成第一掩模图案，所述第一掩模图案包括多列掩模条组，多列掩模条组沿第三方向依次排布，每列所述掩模条组包括沿第一方向间隔设置的多个第一掩模条，其中，每个所述第一掩模条沿第二方向延伸，且所述第一方向与所述第三方向相互垂直，所述第二方向与所述第一方向相交；
去除未被所述第一掩模条遮挡的部分厚度的基底，以在所述基底内形成多个有源区组，每个所述有源区组包括沿第一方向间隔设置的多个有源区，其中，每个所述有源区包括相互连接的第一有源区和第二有源区，且所述基底中除去有源区组的区域构成凹槽。
在一些实施例中，在所述切割道内形成至少一个测试单元的步骤中，包括：
在所述切割道上形成第二掩模层；
图形化所述第二掩模层，以在所述第二掩模层内形成第二掩模图案，所述第二掩模图案包括多个第二掩模条以及分隔多个所述第二掩模条的第一开口，所述第二掩模条沿第二方向延伸，且多个所述第二掩模条沿垂直于所述第二方向的方向间隔设置；
去除每个所述第二掩模条的部分，以在每个所述第二掩模条内形成多个第二开口，所述第二开口沿所述第二方向间隔设置；
去除暴露在所述第一开口和所述第二开口内部分厚度的所述基底，以在所述基底内形成多个有源区组，每个所述有源区组包括沿第一方向间隔设置的多个有源区，其中，每个所述有源区包括相互连接的第一有源区和第二有源区，且所述基底中除去有源区组的区域构成凹槽。
在一些实施例中，去除部分厚度的所述基底，以在所述基底内形成多个有源区组的步骤之后，还包括：
在所述凹槽内沉积绝缘材料，形成浅沟槽隔离结构。
在一些实施例中，在所述测试单元中的第一有源区和第二有源区上均形成接触结构的步骤之后，所述制备方法包括：
形成第二导线，所述第二导线与所述第二有源区的接触结构连接。
在一些实施例中，所述测试单元中的第一有源区中形成第一导电插塞的步骤之后，所述制备方法还包括：
形成第一导线和第三导线，所述第一导线与所述第一导电插塞连接，所述第三导线与所述第二导电插塞连接。
本公开实施例所提供的晶圆的测试结构及其制备方法中，通过在晶圆的切割道内形成测试单元，该测试单元中的接触结构与晶圆的芯片区内的位线接触结构一起形成，这样可以通过测量测试单元中接触结构的电阻值，并将该电阻值作为晶圆的芯片区内的位线接触结构的电阻值，以保证晶圆的芯片区内的位线接触结构的电阻值的准确性，进而为半导体结构的设计提供数值参考。
除了上面所描述的本公开实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本公开实施例提供的晶圆的测试结构及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中提供的测试结构的示意图；
图2为本公开实施例提供的晶圆的示意图；
图3为本公开实施例提供的晶圆的测试结构的示意图；
图4为本公开实施例提供的晶圆的测试结构的制备方法的流程图；
图5为本公开实施例提供的晶圆的测试结构的制备方法中形成第一掩模层的示意图；
图6为本公开实施例提供的晶圆的测试结构的制备方法中形成有源区组的示意图；
图7为本公开实施例提供的晶圆的测试结构的制备方法中形成第二掩模层的示意图；
图8为本公开实施例提供的晶圆的测试结构的制备方法中形成第二开口的示意图
图9为本公开实施例提供的测试结构的制备方法中形成第一介质层和第一通孔的示意图；
图10为本公开实施例提供的测试结构的制备方法中形成接触结构的示意图；
图11为本公开实施例提供的测试结构的制备方法中形成第二介质层和第二通孔的示意图；
图12为本公开实施例提供的测试结构的制备方法中形成第二导线的示意图；
图13为本公开实施例提供的测试结构的制备方法中形成第三通孔、第四通孔、第五通孔和第六通孔的示意图；
图14为本公开实施例提供的测试结构的制备方法中形成第一导电插塞和第二导电插塞的示意图；
图15为本公开实施例提供的测试单元的俯视图；
图16为本公开实施例提供的测试结构的制备方法中形成第一导线和第二导线的示意图。
附图标记：
100：晶圆；110：芯片区；120：切割道；130：基底；140：隔离结构；200：测试单元；210：第一有源区；211：第一导电插塞；212：接触结构；220：第二有源区；221：第二导电插塞；230：第一导线；240：第二导线；250：第三导线；300：电压测试设备；400：电流输入设备；500：有源区组；600：第一掩模层；610：掩模条组；611：第一掩模条；700：第一介质层；710：第一通孔；800：第二介质层；810：第二通孔；820：第三通孔；830：第四通孔；840：第五通孔；850：第六通孔；860：第一填充区；870：第二填充区；900：第二掩模层；910：第二掩模条；920：第一开口；930：第二开口；
10：导电结构；20：连接导线。
具体实施方式
在相关技术中，为了测试出晶圆的芯片区内的位线接触结构的电阻，通常是先提供衬底，通过图形化衬底，在衬底内形成多个通孔，然后利用沉积工艺将用于制备位线接触结构的导电材料沉积在通孔内，以形成导电结构10，其结构如图1所示，之后，在衬底内形成连接各个导电结构10的连接导线20，使得各个导电结构10串联起来，然后通过测量出所有导电结构10的总电阻值，再除以导电结构10的个数的方式，最终得到单个导电结构10的电阻值，并用单个导电结构的电阻值来表征晶圆的芯片区内的位线接触结构的电阻值。但是，由于在制备位线接触结构时，受工艺的影响，各个位线接触结构的形状或者结构与理想状态存在差异，那么导电结构并不能完全模拟出位线接触结构的形状和结构，致使上述的方式得到的位线接触结构的电阻值和实际的位线接触结构的电阻值存在误差。
经过反复思考论证，本公开的发明人发现，如果直接在晶圆的切割道上形成测试单元，该测试单元上接触结构能够与晶圆的芯片区内的位线接触结构一起制备出来，这样就能够精确地测量出晶圆的芯片区内的位线接触结构的电阻值。
有鉴于此，本公开实施例中，通过在晶圆的切割道内形成测试单元，该测试单元中的接触结构与晶圆的芯片区内的位线接触结构一起形成的，这样可以通过测量测试单元中接触结构的电阻值，并将该电阻值作为晶圆的芯片区的位线接触结构的电阻值，以保证晶圆的芯片区内的位线接触结构的电阻值的准确性，进而为半导体结构的设计提供数值参考。
为了使本公开实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。
在制备芯片时，可以先在晶圆上形成多个芯片区，然后利用切割工具将多个芯片区分割开，以形成多个芯片单体，参考图2，晶圆100可以包括多个芯片区110以及用于分隔各个芯片区110的切割道120，其中，多个芯片区110可以呈阵列排布，多个切割道120中数个切割道120沿行方向延伸，数个切割道120沿列方向延伸。
如图3所示，本公开实施例提供的晶圆的测试结构，该测试结构包括至少一个测试单元200，其中，至少一个测试单元200设置于晶圆的切割道120上。
如图3所示，该测试单元200包括相互连接的第一有源区210和第二有源区220，其中，第一有源区210和第二有源区220的延伸方向一致，均沿第二方向延伸，第二方向可以为图3中Y方向。
第一有源区210上设置有第一导电插塞211，第二有源区220上设置有第二导电插塞221，其中，第一导电插塞211和第二导电插塞221可以为电容接触结构，该电容接触结构与晶圆的芯片区内的电容接触结构一同形成的。
第一有源区210和第二有源区220中之一设置有接触结构212，也就是说，接触结构212可以设置在第一有源区210内，也可以设置在第二有源区220内，其中，接触结构212与晶圆的芯片区内的位线接触结构相同，也就是说，接触结构212与晶圆的芯片区内的位线接触结构是在同一工艺下制备的。
需要说明的是，第一有源区210、第二有源区220、第一导电插塞211、接触结构212以及第二导电插塞221均是形成在晶圆的切割道120上。
在本实施例中，由于测试单元上的接触结构是与晶圆的芯片区的位线接触结构在同一个制备工艺中同时制备的，因此，测试单元上的接触结构能够复刻出晶圆的芯片区的位线接触结构，进而利用上述的测量结构可以精确地测量出晶圆的芯片区的位线接触结构的电阻值，为半导体结构的设计提供数值参考。
此外，本实施例将第一有源区和第二有源区连接到一起，形成一个尺寸较大的有源区，这样可以方便后续的电压测量设备和电流输入设备分别与测试单元的连接，提高了接触结构的电阻的测试便利性。此外，本实施例还可以通过测量单个接触结构的电阻，避免了相关技术中测量多个导电结构带来的误差，可以精确地测量出晶圆的芯片区的位线接触结构的电阻值。
在一些实施例中，继续参考图3，电压测试设备300的一端与第一导电插塞211和第二导电插塞221中的其中一个连接，电压测试设备300的另一端与接触结构212连接。
电流输入设备400的一端与第一导电插塞211和第二导电插塞221的另一个连接，电流输入设备400的另一端与接触结构212连接。
例如，若电压测试设备300的一端与第一导电插塞211连接，相应地，电流输入设备400的一端与第二导电插塞221连接。
电压测试设备300可以包括电压表，电流输入设备400可以包括电流源，例如，电流源可以为交流电源或者直流电源。
本实施例通过电流输入设备向其中一个有源区内提供恒定的电流，鉴于第二有源区与第一有源区是连接的，因此，该恒定的电流会传递至另一个有源区，使得接触结构上存在恒定的电流，利用电压测试设备测量出接触结构上的电压值，利用该电压值与恒定的电流之间的比值，计算出接触结构的电阻值。
需要说明的是，电压测试设备300与第一导电插塞211可以为直接连接，也可以为间接连接，或者，电压测试设备300与接触结构212可以为直接连接，也可以为间接连接。
示例性地，继续参考图3，测试单元200还包括第一导线230、第二导线240和第三导线250，第一导线230与第一导电插塞211电连接，第二导线240与接触结构212电连接，第三导线250与第二导电插塞221电连接，其中，接触结构212可以与第二导线240的中间区域连接。
沿第一方向，即沿图3中X方向，第二导线240具有相对设置的第一端241和第二端242，以图3所示的方位为例，第一端241为第二导线240的后端，第二端242为第二导线240的前端。
当接触结构212设置在第一有源区210内，并位于第一导电插塞211和第二导电插塞221之间时，电压测试设备300的一端与第一导线230连接，电压测试设备300的另一端与第二导线240的第一端241连接，其中，电压测试设备300与第一导线230的连接端，与第一导线230与第一导电插塞211的连接端不为同一端，示例性地，第一导线230的后端与电压测试设备300连接，第一导线230的前端与第一导电插塞211连接。
电流输入设备400的一端与第三导线250连接，电流输入设备400的另一端与第二导线240的第二端242连接，其中，电流输入设备400与第三导线250的连接端与第三导线250与第二导电插塞221的连接端不为同一端，示例性地，第三导线250的后端与电流输入设备400连接，第二导线240的前端与第二导电插塞221连接。
当接触结构212设置在第二有源区220内，并位于第一导电插塞211和第二导电插塞221之间时，电压测试设备300的一端与第三导线250连接，电压测试设备300的另一端与第二导线240的第一端241连接；其中，电压测试设备300与第三导线250的连接端与第三导线250与第二导电插塞221的连接端不为同一端，示例性地，第三导线250的后端与电压测试设备300连接，第三导线250的前端与第二导电插塞221连接。
电流输入设备400的一端与第一导线230连接，电流输入设备400的另一端与第二导线240的第一端241连接，其中，电流输入设备400与第一导线230的连接端与第一导线230与第一导电插塞211的连接端不为同一端，示例性地，第一导线230的后端与电流输入设备400连接，第一导线230的前端与第一导电插塞211连接。
本实施例通过第一导线、第二导线以及第三导线的连接设置，可以使得电压测试设备测量得到的电压差就是接触结构上的电压，避免了有源区和导电插塞的寄生电阻的干扰，提高了测试精度。
在一些实施例中，第二导线240可以包括位线，位线沿第一方向延伸，第一方向与第一有源区210、第二有源区220的延伸方向均具有预设夹角，其中预设夹角可以位于0-90°之间。
第一导线230和第三导线250可以包括金属线，比如，该金属线的材质可以包括铜，铝或者钨。
在本实施例中，第一导线和第三导线可以与晶圆的芯片区制备金属线时一同完成，第二导线可以与晶圆的芯片区中制备位线时一同完成，以简化测试结构的制备工艺，进而降低测试结构的生产成本。
继续参考图3，第一导电插塞211可以设置在第一有源区210远离第二有源区220的端部，例如，第一导电插塞211设置在接触结构212的左侧，第一有源区210的左半部分。
第二导电插塞221设置在第二有源区220远离第一有源区210的端部，例如，第二导电插塞221设置在接触结构212的右侧，第二有源区220的右半部分。
本实施例通过第一导电插塞、第二导电插塞和接触结构的位置进行设计，可以使得电压测试设备测量得到的电压差就是接触结构上的电压，避免了有源区和导电插塞的寄生电阻的干扰，提高了测试精度。
如图4所示，本公开实施例提供的晶圆的测试结构的制备方法，包括如下的步骤：
步骤S100：提供晶圆，晶圆包括多个芯片区和位于相邻的芯片区之间的切割道，其结构可以继续参考图2。
步骤S200：在切割道内形成至少一个测试单元，每个测试单元相互连接的第一有源区和第二有源区。
需要说明的是，无论芯片区110还是切割道120都应该具有基底，第一有源区210和第二有源区220都形成在位于切割道内的基底上。
作为测试单元的一种可行的实施方式，如图5所示，在切割道120的基底上形成第一掩模层600，其中，第一掩模层600可以包括光刻胶层，也可以包括多层子掩模层，本实施例在此不做具体的限定。
待形成第一掩模层600之后，可以图形化第一掩模层600，以在第一掩模层600内形成第一掩模图案，其中，第一掩模图案包括多列掩模条组610，如图5所示，一列掩模条组610位于图5中的方框内，多列掩模条组610可以沿第三方向依次排布，也就是说，多列掩模条组610沿行方向W依次排布。
每列掩模条组610包括沿第一方向间隔设置的多个第一掩模条611，例如，继续参考图5，每列掩模条组610包括多个间隔设置的第一掩模条611，多个第一掩模条611沿图5中的X方向间隔设置，其中，每个第一掩模条611沿第二方向延伸，第二方向如图5中的Y方向，且第二方向与第一方向相交，第三方向和第一方向相互垂直。
之后，如图6所示，采用刻蚀液或者刻蚀气体，去除未被第一掩模条611遮挡的部分厚度的基底130，以在基底130内形成多个互相隔离的有源区组500，多个有源区组500沿行方向W依次排布，其中，一个有源区组500设置在如图6中的方框内。
每个有源区组500包括沿第一方向间隔设置的多个有源区，即，每个有源区组500包括沿图6中的X方向间隔设置，其中，每个有源区包括相互连接的第一有源区210和第二有源区220，每个有源区构成一个测试单元200。
作为测试单元的另一种可行的实施方式，如图7所示，在切割道上形成第二掩模层900，其中，第二掩模层900可以包括光刻胶层，也可以包括多层子掩模层，本实施例在此不做具体的限定。
待形成第二掩模层900之后，图形化第二掩模层900，以在第二掩模层900内形成第二掩模图案，第二掩模图案包括多个第二掩模条910以及分隔多个第二掩模条910的第一开口920，例如，相邻的第二掩模条910之间构成第二开口。
第二掩模条910沿第二方向延伸，且多个第二掩模条910沿垂直于第二方向的方向间隔设置，其中，第二方向与行方向相交，其中，第二方向为图7中Y方向，行方向为图7中W方向。
之后，可以在第二掩模条上形成多个间隔设置的掩模块，相邻的掩模块之间暴露出部分的第二掩模条，然后利用刻蚀液或者刻蚀气体，去除每个第二掩模条910的部分，也就是，去除暴露在相邻的掩模块之间的区域，以在每个第二掩模条910内形成多个第二开口930，第二开口930沿第二方向间隔设置，其结构如图8所示。
去除暴露在第一开口920和第二开口930内部分厚度的基底130，以在基底130内形成多个有源区组500，每个有源区组包括沿第一方向间隔设置的多个有源区，其中，每个有源区包括相互连接的第一有源区210和第二有源区220，每个有源区构成一个测试单元200，且第一有源区210和第二有源区220的延伸方向均为第二方向，其结构可以继续参考图6。
待去除部分厚度的基底130之后，会在基底130内形成凹槽，也就是说，基底130中除去有源区组的区域为凹槽，因此，在形成测试单元之后，需要利用沉积工艺在凹槽内沉积绝缘材料，以形成浅沟槽隔离结构140，浅沟槽隔离结构140用于实现相邻的测试单元200之间的绝缘设置，其中，绝缘材料可以包括氧化硅。
步骤S300：在第一有源区和第二有源区中均形成接触结构。
示例性地，如图9所示，可以先通过沉积工艺在第一有源区210和第二有源区220上形成第一介质层700，然后图形化第一介质层700，以在第一介质层700内形成两个间隔设置的第一通孔710，其中一个第一通孔710在基底130的投影位于第一有源区210内，另一个第一通孔710在基底130上的投影位于第二有源区220内。
之后，如图10所示，利用沉积工艺在第一通孔710形成接触结构212，使得位于第一有源区内的接触结构212与第一有源区210电连接，位于第二有源区内的接触结构212与第二有源区电连接，其中，接触结构212可以为位线接触结构。
如图11和图12所示，待形成接触结构212，可以在第一介质层700形成第二介质层800，然后图形化第二介质层800，以在第二介质层800内形成两个间隔设置的第二通孔810，每个第二通孔810暴露出一个接触结构212，之后，通过沉积工艺向第二通孔810内沉积导电材料，以形成第二导线240，第二导线240与接触结构212连接。
如图13所示，待形成第二导线240之后，在第二介质层800内形成间隔设置的第三通孔820、第四通孔830、第五通孔840以及第六通孔850，其中，第三通孔820的孔底为第一有源区210的顶面，且第三通孔820位于第一有源区210内的接触结构212远离第二有源区220的一侧，以图11所示的方位为例，第三通孔820位于第一有源区210内的接触结构212的左侧；第四通孔830的孔底为第一有源区210的顶面，且第四通孔830位于第一有源区210内的接触结构212的右侧，第五通孔840的孔底为第二有源区220的顶面，且第五通孔840位于第二有源区220内的接触结构212的左侧，第六通孔850的孔底为第二有源区220的顶面，且第六通孔850位于第二有源区220内的接触结构212远离第一有源区210的一侧，也就是说，第六通孔850位于第二有源区220内的接触结构212的右侧。
如图14所示，通过沉积工艺向第三通孔820、第四通孔830、第五通孔840以及第六通孔850内沉积导电材料，该导电材料填充满第三通孔820、第四通孔830、第五通孔840以及第六通孔850，回刻导电材料，位于第三通孔820内的导电材料构成第一导电插塞211，位于第六通孔850内的导电材料构成第二导电插塞221，第一导电插塞211的顶面和第二导电插塞221的顶面均与第一介质层700的顶面平齐，其形成的结构的俯视图如图15所示。
需要说明的是，在沉积导电材料时，导电材料也会沉积在第四通孔830和第五通孔840内，形成导电柱，该导电柱与第一导电插塞和第二导电插塞相当于芯片区内的电容接触结构。
如图16所示，待形成导电插塞之后，第一导电插塞211的顶面与第二介质层800围成第一填充区860，第二导电插塞221的顶面与第二介质层800之间围成第二填充区870，然后利用沉积工艺分别在第一填充区860内形成第一导线230，在第二填充区870内形成第三导线250。
最后，在导电柱与第二介质层800围成的区域内沉积绝缘材料，该绝缘材料与第二介质层800形成整体。
当需要测试接触结构212的电阻时，可以利用电压测试设备和电流输入设备来测量，示例性地，如图3所示，当需要测试位于第一有源区210内的接触结构212的电阻时，电压测试设备300的一端与第一导电插塞211连接，电压测试设备300的另一端与位于第一有源区210内的接触结构212连接，电流输入设备400的一端与第二导电插塞221连接，电流输入设备400的另一端与第一有源区210内的接触结构212连接。
本实施例通过电流输入设备向第二有源区内提供恒定的电流，鉴于第二有源区与第一有源区是连接的，该恒定的电流会传递至第一有源区，使得位于第一有源区内的接触结构存在恒定的电流，本实施例利用电压测试设备测量出接触结构上的电压值，利用该电压值与恒定的电流之间的比值，计算出接触结构的电阻值。
此外，当需要测试第二有源区220上接触结构212的电阻时，可以在第二导电插塞221与位于第二有源区220内的接触结构212之间设置电压测试设备300，例如，电压测试设备300的一端与第三导线250连接，电压测试设备300的另一端与位于第二有源区220内的接触结构212连接的第二导线240连接。
第一导电插塞211与第二有源区220内的接触结构212之间设置有电流输入设备400，例如，电流输入设备400的一端与第一导线230连接，电流输入设备400的另一端与位于第二有源区220内的接触结构212连接的第二导线240连接。
通过电流输入设备向第一有源区内提供恒定的电流，鉴于第一有源区与第二有源区是连接的，该恒定的电流会传递至第二有源区，使得位于第二有源区内的接触结构存在恒定的电流，本实施例利用电压测试设备测量出接触结构上的电压值，利用该电压值与恒定的电流之间的比值，计算出接触结构的电阻值。
在本实施例中，由于测试单元上的接触结构是与晶圆的芯片区的位线接触结构在同一个制备工艺中同时制备的，因此，测试单元上的接触结构能够复刻出晶圆的芯片区的位线接触结构，进而利用上述的测量方式可以精确地测量出晶圆的芯片区的位线接触结构的电阻值，为半导体结构的设计提供理论支撑。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (16)

1.一种晶圆的测试结构，其特征在于，包括至少一个测试单元，所述测试单元设置于所述晶圆的切割道上；
每个所述测试单元包括相互连接的第一有源区和第二有源区，所述第一有源区上设置有第一导电插塞，所述第二有源区上设置有第二导电插塞，所述第一有源区和所述第二有源区中之一设置有接触结构，所述接触结构与所述晶圆的芯片区的位线接触结构相同。
2.根据权利要求1所述的晶圆的测试结构，其特征在于，所述测试结构还包括电压测试设备和电流输入设备；
所述电压测试设备的一端与所述第一导电插塞和所述第二导电插塞中的其中一个连接，所述电压测试设备的另一端与所述接触结构连接；
所述电流输入设备的一端与所述第一导电插塞和所述第二导电插塞中的另一个连接，所述电流输入设备的另一端与所述接触结构连接。
3.根据权利要求2所述的晶圆的测试结构，其特征在于，所述测试单元还包括第一导线、第二导线和第三导线，所述第一导线与所述第一导电插塞电连接，所述第三导线与所述第二导电插塞电连接，所述第二导线与所述接触结构电连接，且沿第一方向，所述第二导线包括相对设置的第一端和第二端。
4.根据权利要求3所述的晶圆的测试结构，其特征在于，所述接触结构设置在所述第一有源区内，并位于所述第一导电插塞和所述第二导电插塞之间；
所述电压测试设备的一端与所述第一导线连接，所述电压测试设备的另一端与所述第二导线的第一端连接；
所述电流输入设备的一端与所述第三导线连接，所述电流输入设备的另一端与所述第二导线的第二端连接。
5.根据权利要求3所述的晶圆的测试结构，其特征在于，所述接触结构设置在所述第二有源区内，并位于所述第一导电插塞和所述第二导电插塞之间；
所述电压测试设备的一端与所述第三导线连接，所述电压测试设备的另一端与所述第二导线的第一端连接；
所述电流输入设备的一端与所述第一导线连接，所述电流输入设备的另一端与所述第二导线的第二端连接。
6.根据权利要求1-5任一项所述的晶圆的测试结构，其特征在于，所述第一导电插塞和所述第二导电插塞均包括电容接触结构。
7.根据权利要求3-5任一项所述的晶圆的测试结构，其特征在于，所述第二导线包括位线，所述位线沿所述第一方向延伸，所述第一方向与所述第一有源区和所述第二有源区的延伸方向具有预设夹角。
8.根据权利要求7所述的晶圆的测试结构，其特征在于，所述第一导线和第三导线包括金属线。
9.根据权利要求1-5任一项所述的晶圆的测试结构，其特征在于，所述第一导电插塞设置在所述第一有源区远离所述第二有源区的端部；
所述第二导电插塞设置在所述第二有源区远离所述第一有源区的端部。
10.一种晶圆的测试结构的制备方法，其特征在于，包括如下步骤：
提供晶圆，所述晶圆包括多个芯片区和位于相邻的所述芯片区之间的切割道；
在所述切割道内形成至少一个测试单元，每个所述测试单元包括相互连接的第一有源区和第二有源区；
在所述第一有源区和所述第二有源区中均形成有接触结构，所述接触结构与所述芯片区内的位线接触结构相同；
在所述第一有源区上形成有第一导电插塞，所述第二有源区上形成有第二导电插塞。
11.根据权利要求10所述的晶圆的测试结构的制备方法，其特征在于，在所述切割道内形成至少一个测试单元的步骤中，包括：
在所述切割道上形成第一掩模层；
图形化所述第一掩模层，以在所述第一掩模层内形成第一掩模图案，所述第一掩模图案包括多列掩模条组，多列掩模条组沿第三方向依次排布，每列所述掩模条组包括沿第一方向间隔设置的多个第一掩模条，其中，每个所述第一掩模条沿第二方向延伸，且所述第一方向与所述第三方向相互垂直，所述第二方向与所述第一方向相交；
去除未被所述第一掩模条遮挡的部分厚度的基底，以在所述基底内形成多个有源区组，每个所述有源区组包括沿第一方向间隔设置的多个有源区，其中，每个所述有源区包括相互连接的第一有源区和第二有源区，且所述基底中除去有源区组的区域构成凹槽。
12.根据权利要求10所述的晶圆的测试结构的制备方法，其特征在于，在所述切割道内形成至少一个测试单元的步骤中，包括：
在所述切割道上形成第二掩模层；
图形化所述第二掩模层，以在所述第二掩模层内形成第二掩模图案，所述第二掩模图案包括多个第二掩模条以及分隔多个所述第二掩模条的第一开口，所述第二掩模条沿第二方向延伸，且多个所述第二掩模条沿垂直于所述第二方向的方向间隔设置；
去除每个所述第二掩模条的部分，以在每个所述第二掩模条内形成多个第二开口，所述第二开口沿所述第二方向间隔设置；
去除暴露在所述第一开口和所述第二开口内部分厚度的基底，以在所述基底内形成多个有源区组，每个所述有源区组包括沿第一方向间隔设置的多个有源区，其中，每个所述有源区包括相互连接的第一有源区和第二有源区，且所述基底中除去有源区组的区域构成凹槽。
13.根据权利要求11或12所述的晶圆的测试结构的制备方法，其特征在于，去除部分厚度的所述基底，以在所述基底内形成多个有源区组的步骤之后，还包括：
在所述凹槽内沉积绝缘材料，以形成浅沟槽隔离结构。
14.根据权利要求13所述的晶圆的测试结构的制备方法，其特征在于，在所述测试单元中的第一有源区和第二有源区上均形成接触结构的步骤之后，所述制备方法包括：
形成第二导线，所述第二导线与所述第一有源区的接触结构连接。
15.根据权利要求13所述的晶圆的测试结构的制备方法，其特征在于，在所述测试单元中的第一有源区和第二有源区上均形成接触结构的步骤之后，所述制备方法包括：
形成第二导线，所述第二导线与所述第二有源区的接触结构连接。
16.根据权利要求13所述的晶圆的测试结构的制备方法，其特征在于，所述测试单元中的第一有源区中形成第一导电插塞的步骤之后，所述制备方法还包括：
形成第一导线和第三导线，所述第一导线与所述第一导电插塞连接，所述第三导线与所述第二导电插塞连接。
CN202111095434.0A 2021-09-17 2021-09-17 晶圆的测试结构及其制备方法 Pending CN115831926A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111095434.0A CN115831926A (zh) 2021-09-17 2021-09-17 晶圆的测试结构及其制备方法
US17/656,752 US20230089462A1 (en) 2021-09-17 2022-03-28 Test structure of wafer and method of manufacturing test structure of wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111095434.0A CN115831926A (zh) 2021-09-17 2021-09-17 晶圆的测试结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115831926A true CN115831926A (zh) 2023-03-21

Family

ID=85515977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111095434.0A Pending CN115831926A (zh) 2021-09-17 2021-09-17 晶圆的测试结构及其制备方法

Country Status (2)

Country Link
US (1) US20230089462A1 (zh)
CN (1) CN115831926A (zh)

Also Published As

Publication number Publication date
US20230089462A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US5977558A (en) Testchip design for process analysis in sub-micron DRAM fabrication
US8952716B2 (en) Method of detecting defects in a semiconductor device and semiconductor device using the same
CN100557797C (zh) 半导体器件中失效分析的结构和方法
US6930324B2 (en) Device architecture and process for improved vertical memory arrays
US10535610B2 (en) Semiconductor structure
US7935965B1 (en) Test structures and methods for electrical characterization of alignment of line patterns defined with double patterning
CN110534517B (zh) 集成电路存储器及其形成方法、半导体集成电路器件
US5783462A (en) Method of making an external contact to a MOSFET drain for testing of stacked-capacitor DRAMS
TW202141752A (zh) 鐵電裝置結構
US7271408B2 (en) Semiconductor device test patterns and related methods for precisely measuring leakage currents in semiconductor cell transistors
KR100362024B1 (ko) 특성평가용 반도체장치 및 특성평가방법
CN115831926A (zh) 晶圆的测试结构及其制备方法
US9157980B2 (en) Measuring metal line spacing in semiconductor devices
KR101093246B1 (ko) 반도체 소자 및 그 제조방법
JP3196813B2 (ja) 半導体メモリ
US20040142548A1 (en) Method for production of contacts on a wafer
CN116013795A (zh) 半导体测试单元制造方法和位线接触结构电阻测试方法
CN103794598B (zh) 硅通孔测试版图、测试结构、制备方法及量测方法
US20240006178A1 (en) Semiconductor structure
JP2000012633A (ja) 半導体装置及びその評価方法と半導体素子の製造方法
CN110246841A (zh) 半导体元件及其制作方法
WO2024000657A1 (zh) 半导体测试结构及其制备方法、测试方法
CN211350640U (zh) 一种用于监控接触结构间差异性的测试结构
CN213958950U (zh) 晶圆的测试结构
CN117334671A (zh) 半导体测试结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination