CN115811307A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN115811307A CN115811307A CN202210021032.4A CN202210021032A CN115811307A CN 115811307 A CN115811307 A CN 115811307A CN 202210021032 A CN202210021032 A CN 202210021032A CN 115811307 A CN115811307 A CN 115811307A
- Authority
- CN
- China
- Prior art keywords
- circuit
- delay
- conductive state
- switch
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
Abstract
在实施方式的半导体装置中,第一以及第二开关电路串联连接在第一端子与第二端子之间。第三开关电路位于第一端子以及第一开关电路之间的第一节点与第一电阻元件之间。第四开关电路位于第一开关电路以及第二开关电路之间的第二节点与基准电源之间。控制电路将第一~第四开关电路切换为导通状态或非导通状态。第一、第三、第五、第七延迟电路位于第一~第四开关电路与控制电路之间,分别使将第一~第四开关电路从导通状态向非导通状态切换的第一、第二、第三、第四控制信号延迟。第二、第四、第六、第八延迟电路位于第一~第四开关电路与控制电路之间,分别使将第一~第四开关电路从非导通状态向导通状态切换的第一、第二、第三、第四控制信号延迟。
Description
本申请以日本专利申请2021-150593号(申请日:2021年9月15日)为基础申请来享受优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
高频半导体开关电路在智能手机等无线通信终端中,被用于按无线信号的每个频带切换信号路线。通常,高频半导体开关的开关电路由FET(Field Effect Transistor)构成,通过FET的导通/非导通(ON/OFF)来切换信号路线。
然而,高频半导体开关电路在切换FET的ON/OFF时,存在着根据FET的动作定时而在开关切换中如开路或者短路那样VSWR(电压驻波比)变高、使电力效率恶化这一问题。
发明内容
实施方式提供对于无线信号VSWR低且电力效率良好的半导体装置。
本实施方式涉及的半导体装置具备输入高频信号的第一端子、和输出高频信号的第二端子。第一以及第二开关电路串联连接在第一端子与第二端子之间。第三开关电路设置在第一端子以及第一开关电路之间的第一节点与第一电阻元件之间,经由该第一电阻元件与基准电源连接。第四开关电路连接在第一开关电路以及第二开关电路之间的第二节点与基准电源之间。控制电路将第一~第四开关电路切换为导通状态或者非导通状态。第一延迟电路设置在第一开关电路与控制电路之间。第一延迟电路在从控制电路向第一开关电路发送的第一控制信号将第一开关电路从导通状态向非导通状态切换时使该第一控制信号延迟。第二延迟电路设置在第一开关电路与控制电路之间。第二延迟电路在从控制电路向第一开关电路发送的第一控制信号将第一开关电路从非导通状态向导通状态切换时使该第一控制信号延迟。第三延迟电路设置在第二开关电路与控制电路之间。第三延迟电路在从控制电路向第二开关电路发送来的第二控制信号将第二开关电路从导通状态向非导通状态切换时使该第二控制信号延迟。第四延迟电路设置在第二开关电路与控制电路之间。第四延迟电路在从控制电路向第二开关电路发送的第二控制信号将第二开关电路从非导通状态向导通状态切换时使该第二控制信号延迟。第五延迟电路设置在第三开关电路与控制电路之间。第五延迟电路在从控制电路向第三开关电路发送来的第三控制信号将第三开关电路从导通状态向非导通状态切换时使该第三控制信号延迟。第六延迟电路设置在第三开关电路与控制电路之间。第六延迟电路在从控制电路向第三开关电路发送来的第三控制信号将第三开关电路从非导通状态向导通状态切换时使该第三控制信号延迟。第七延迟电路设置在第四开关电路与控制电路之间。第七延迟电路在从控制电路向第四开关电路发送来的第四控制信号将第四开关电路从导通状态向非导通状态切换时使该第四控制信号延迟。第八延迟电路设置在第四开关电路与控制电路之间。第八延迟电路在从控制电路向第四开关电路发送来的第四控制信号将第四开关电路从非导通状态向导通状态切换时使该第四控制信号延迟。
附图说明
图1是表示第一实施方式涉及的半导体开关电路的构成例的框图。
图2是表示第一实施方式涉及的半导体开关电路的动作的一个例子的图。
图3A~图3D是表示使半导体开关电路从导通状态向非导通状态迁移时的样子的概念图。
图4是表示第一实施方式涉及的半导体开关电路的动作的一个例子的图。
图5A~图5D是表示使半导体开关电路从非导通状态向导通状态迁移时的样子的概念图。
图6是表示第二实施方式涉及的半导体开关电路的构成例的框图。
图7是表示第二实施方式涉及的半导体开关电路的动作的一个例子的图。
图8A~图8D是表示使半导体开关电路从导通状态向非导通状态迁移时的样子的概念图。
图9是表示第二实施方式涉及的半导体开关电路的动作的一个例子的图。
图10A~图10D是表示使半导体开关电路从非导通状态向导通状态迁移时的样子的概念图。
图11是表示延迟电路的构成例的电路图。
具体实施方式
以下,参照附图对本发明涉及的实施方式进行说明。本实施方式并不对本发明进行限定。附图是示意性或者概念性的图,各部分的比率等并非必须与现实的相同。在说明书与附图中,对与已经出现过的附图所描述的构件相同的构件赋予同一附图标记来适当地省略详细的说明。
(第一实施方式)
图1是表示第一实施方式涉及的半导体开关电路1的构成例的框图。半导体开关电路1是在智能手机等无线通信终端中为了切换某一频带的无线信号的信号路线而使用的半导体装置。半导体开关电路1被设置在无线信号的天线ANT与收发电路TRN之间。收发电路TRN包括对所收发的无线信号进行放大的LNA(Low Noise Amplifier)等。半导体开关电路1可以构成为一个半导体芯片,或者也可以是由多个半导体芯片构成的半导体装置。收发电路TRN以及/或者天线ANT可以与半导体开关电路1由同一半导体芯片构成,也可以构成为独立的部件。
半导体开关电路1具备输入端子RFx、输出端子RFC、开关电路SW1~SW4、控制电路CNT以及延迟电路DLY1a~DLY4b。
作为第一端子的输入端子RFx从收发电路TRN输入无线信号(高频信号)。作为第二端子的输出端子RFC将从输入端子RFx输入的无线信号经由开关电路SW1、SW2向天线ANT输出。在开关电路SW1、SW2为导通状态(ON)时,输出端子RFC将来自输入端子RFx的无线信号向天线ANT输出。在开关电路SW1、SW2为非导通状态(OFF)时,输出端子RFC不将来自输入端子RFx的无线信号向天线ANT输出。该情况下,开关电路SW3、SW4成为导通状态(ON),使无线信号向接地GND侧释放(分流)。此时,天线ANT也可以发送来自未图示的其他开关电路的其他无线信号。
输入端子RFx中的特性阻抗例如被设定为约50ohm。另外,输入端子RFx侧的电源侧的阻抗以及从输出端子RFC向负载侧的阻抗也例如约为50ohm。由此,半导体开关电路1的阻抗例如被维持为约50ohm,取得了匹配。
作为第一开关电路的开关电路SW1、以及作为第二开关电路的SW2串联连接在输入端子RFx与输出端子RFC之间。开关电路SW1、SW2使来自输入端子RFx的无线信号向输出端子RFC通过。即,开关电路SW1、SW2作为所谓的直通开关发挥功能。虽未图示,但开关电路SW1、SW2分别由一个或者多个FET(Field Effect Transistor:场效应晶体管)构成。在由多个FET构成开关电路SW1、SW2的情况下,多个FET在开关电路SW1、SW2各自中,相互串联或者并联连接。构成开关电路SW1的多个FET根据来自控制电路CNT的控制信号CTRL1进行同步而(同时地)被控制为导通状态/非导通状态(ON/OFF)。构成开关电路SW2的多个FET根据来自控制电路CNT的控制信号CTRL2进行同步而(同时地)被控制为导通状态/非导通状态(ON/OFF)。
作为第三开关电路的开关电路SW3连接在节点ND1与终端电阻TERM3之间。节点ND1是输入端子RFx与开关电路SW1之间的连接布线。终端电阻TERM3连接在开关电路SW3与接地GND之间。即,开关电路SW3的一端与节点ND1连接,另一端经由终端电阻TERM3与接地GND连接。从开关电路SW3观察,终端电阻TERM3例如被设定为约50ohm的阻抗。由此,终端电阻TERM3的阻抗也与半导体开关电路1的特性阻抗取得了匹配。
开关电路SW3使来自输入端子RFx的无线信号经由终端电阻TERM3向接地GND通过。即,开关电路SW3作为所谓的分流开关发挥功能。虽未图示,但开关电路SW3由一个或者多个FET构成。在由多个FET构成开关电路SW3的情况下,多个FET相互串联或者并联连接。构成开关电路SW3的多个FET根据来自控制电路CNT的控制信号CTRL3进行同步而(同时地)被控制为导通状态/非导通状态(ON/OFF)。
作为第四开关电路的开关电路SW4连接在节点ND2与接地GND之间。节点ND2是开关电路SW1与开关电路SW2之间的连接布线。开关电路SW4的一端与节点ND2连接,另一端与接地GND连接。从开关电路SW4观察半导体开关电路1的阻抗大致为0。
开关电路SW4使来自输入端子RFx的无线信号向接地GND通过。即,开关电路SW4作为所谓的分流开关发挥功能。虽未图示,但开关电路SW4由一个或者多个FET构成。在由多个FET构成开关电路SW4的情况下,多个FET相互串联或者并联连接。构成开关电路SW4的多个FET根据来自控制电路CNT的控制信号CTRL4进行同步而(同时地)被控制为导通状态/非导通状态(ON/OFF)。
开关电路SW1~SW4的FET的导电型不特别限定。这里,对开关电路SW1~SW4由n型FET构成的情况进行说明。
控制电路CNT可以接受来自外部的控制信号CTRL,并将与之对应的控制信号CTRL1~CTRL4向延迟电路DLY1a~DLY4b同时输出。即,控制信号CTRL1~CTRL4可以从控制电路CNT向延迟电路DLY1a~DLY4b分别同时输出,但如图所示,延迟电路DLY1a~DLY4b使控制信号CTRL1~CTRL4延迟延迟时间Tdly1~Tdly4。控制信号CTRL1、CTRL2是在切换期间以外为同一逻辑的信号,控制信号CTRL3、CTRL4是在切换期间以外为同一逻辑的信号。另一方面,控制信号CTRL1、CTRL2与控制信号CTRL3、CTRL4是在切换期间以外为逆逻辑(互补)的信号。因此,在开关电路SW1、SW2处于导通状态时,开关电路SW3、SW4成为非导通状态,无线信号从输入端子RFx向输出端子RFC通过。由此,无线信号被从天线ANT发送。另一方面,在开关电路SW1、SW2处于非导通状态时,开关电路SW3、SW4成为导通状态,无线信号从输入端子RFx向接地GND释放(被分流)。此时,无线信号不从天线ANT发送。
控制信号CTRL是生成控制信号CTRL1、CTRL2以及控制信号CTRL3、CTRL4的信号。例如,在控制信号CTRL是与控制信号CTRL1、CTRL2相同的逻辑的信号的情况下,控制信号CTRL3、CTRL4成为使控制信号CTRL逻辑反转后的信号。
作为第一延迟电路的延迟电路DLY1a设置在开关电路SW1与控制电路CNT之间,使在开关电路SW1从导通状态向非导通状态切换时的控制信号CTRL1延迟。作为第二延迟电路的延迟电路DLY1b设置在开关电路SW1与控制电路CNT之间,使在开关电路SW1从非导通状态向导通状态切换时的控制信号CTRL1延迟。即,延迟电路DLY1a例如在控制信号CTRL1从高电平电压向低电平电压下降而将开关电路SW1从ON切换为OFF时,使该控制信号CTRL1的变化延迟。延迟电路DLY1b例如在控制信号CTRL1从低电平电压向高电平电压上升而将开关电路SW1从OFF切换为ON时,使该控制信号CTRL1的变化延迟。延迟电路DLY1a、DLY1b例如只要由图11所示那样的RC电路构成即可。延迟电路DLY1a的延迟时间与延迟电路DLY1b的延迟时间可以相互不同。为了在控制信号CTRL1的下降与上升中使延迟时间不同,只要通过来自控制电路CNT的延迟控制信号CTRL1a、CTRL1b来切换延迟电路DLY1a、DLY1b的RC电路的RC值即可。从控制电路CNT向延迟电路DLY1a、DLY1b分别输出延迟控制信号CTRL1a、CTRL1b。
作为第三延迟电路的延迟电路DLY2a设置在开关电路SW2与控制电路CNT之间,使在开关电路SW2从导通状态向非导通状态切换时的控制信号CTRL2延迟。作为第四延迟电路的延迟电路DLY2b设置在开关电路SW2与控制电路CNT之间,使在开关电路SW2从非导通状态向导通状态切换时的控制信号CTRL2延迟。即,延迟电路DLY2a例如在控制信号CTRL2从高电平电压向低电平电压下降而将开关电路SW2从ON切换为OFF时,使该控制信号CTRL2的变化延迟。延迟电路DLY2b例如在控制信号CTRL2从低电平电压向高电平电压上升而将开关电路SW2从OFF切换为ON时,使该控制信号CTRL2的变化延迟。延迟电路DLY2a、DLY2b例如只要由图11所示那样的RC电路构成即可。延迟电路DLY2a的延迟时间与延迟电路DLY2b的延迟时间可以相互不同。为了在控制信号CTRL2的下降与上升中使延迟时间不同,只要通过来自控制电路CNT的延迟控制信号CTRL2a、CTRL2b来切换延迟电路DLY2a、DLY2b的RC电路的RC值即可。从控制电路CNT向延迟电路DLY2a、DLY2b分别输出延迟控制信号CTRL2a、CTRL2b。
作为第五延迟电路的延迟电路DLY3a设置在开关电路SW3与控制电路CNT之间,使在开关电路SW3从导通状态向非导通状态切换时的控制信号CTRL3延迟。作为第六延迟电路的延迟电路DLY3b设置在开关电路SW3与控制电路CNT之间,使在开关电路SW3从非导通状态向导通状态切换时的控制信号CTRL3延迟。即,延迟电路DLY3a例如在控制信号CTRL3从高电平电压向低电平电压下降而将开关电路SW3从ON切换为OFF时,使该控制信号CTRL3的变化延迟。延迟电路DLY3b例如在控制信号CTRL3从低电平电压向高电平电压上升而将开关电路SW3从OFF切换为ON时,使该控制信号CTRL3的变化延迟。延迟电路DLY3a、DLY3b例如只要由图11所示那样的RC电路构成即可。延迟电路DLY3a的延迟时间与延迟电路DLY3b的延迟时间可以相互不同。为了在控制信号CTRL3的下降与上升中使延迟时间不同,只要通过来自控制电路CNT的延迟控制信号CTRL3a、CTRL3b来切换延迟电路DLY3a、DLY3b的RC电路的RC值即可。从控制电路CNT向延迟电路DLY3a、DLY3b分别输出延迟控制信号CTRL3a、CTRL3b。
作为第七延迟电路的延迟电路DLY4a设置在开关电路SW4与控制电路CNT之间,使在开关电路SW4从导通状态向非导通状态切换时的控制信号CTRL4延迟。作为第八延迟电路的延迟电路DLY4b设置在开关电路SW4与控制电路CNT之间,使在开关电路SW4从非导通状态向导通状态切换时的控制信号CTRL4延迟。即,延迟电路DLY4a例如在控制信号CTRL4从高电平电压向低电平电压下降而将开关电路SW4从ON切换为OFF时,使该控制信号CTRL4的变化延迟。延迟电路DLY4b例如在控制信号CTRL4从低电平电压向高电平电压上升而将开关电路SW4从OFF切换为ON时,使该控制信号CTRL4的变化延迟。延迟电路DLY4a、DLY4b例如只要由图11所示那样的RC电路构成即可。延迟电路DLY4a的延迟时间与延迟电路DLY4b的延迟时间可以相互不同。为了在控制信号CTRL4的下降与上升中使延迟时间不同,只要通过来自控制电路CNT的延迟控制信号CTRL4a、CTRL4b来切换延迟电路DLY4a、DLY4b的RC电路的RC值即可。从控制电路CNT向延迟电路DLY4a、DLY4b分别输出延迟控制信号CTRL4a、CTRL4b。
延迟电路DLY1a~DLY4b可以分别是由电阻元件以及电容元件构成的RC延迟电路。例如,图11是表示延迟电路DLY1a~DLY4b的构成例的电路图。延迟电路DLY1a~DLY4b分别包括电阻元件R以及电容元件C。电阻元件R连接在延迟电路DLY1a~DLY4b的输入与输出之间。电容元件C连接在延迟电路DLY1a~DLY4b的输出与接地(基准电源)GND之间。延迟电路DLY1a~DLY4b各自的时间常数能够通过设定电阻元件R的电阻值或者电容元件C的电容值来独立地设定。
接下来,对本实施方式涉及的半导体开关电路1的动作进行说明。
图2是表示第一实施方式涉及的半导体开关电路1的动作的一个例子的定时图。图2是表示使半导体开关电路1从导通状态向非导通状态迁移时的定时。图3A~图3D是表示使半导体开关电路1从导通状态向非导通状态迁移时的样子的概念图。
(从导通状态向非导通状态)
如图2所示,在半导体开关电路1处于导通状态时(t0以前),控制信号CTRL为高电平电压。由此,控制信号CTRL1、CTRL2成为高电平电压,开关电路SW1、SW2成为导通状态(ON)。另外,控制信号CTRL3、CTRL4为非导通状态(OFF)。由此,半导体开关电路1将来自输入端子RFx的无线信号向输出端子RFC传输,从输出端子RFC输出无线信号。
在图2所示的动作中,将开关电路SW1、SW2从导通状态向非导通状态切换、将开关电路SW3、SW4从非导通状态向导通状态切换。
在t0~t6中,控制信号CTRL从高电平电压向低电平电压下降。延迟电路DLY1a、DLY2a分别使控制信号CTRL1、CTRL2的下降的定时延迟来进行调整。延迟电路DLY3b、DLY4b分别使控制信号CTRL3、CTRL4的上升的定时延迟来进行调整。
这里,由于开关电路SW1、SW2同步地进行动作,所以延迟电路DLY1a、DLY2a的控制信号CTRL1、CTRL2的下降的延迟时间Tdly1、Tdly2被设定为相互大致相等。另外,延迟电路DLY3b的控制信号CTRL3的上升的延迟时间Tdly3被设定得比延迟时间Tdly1、Tdly2短。并且,延迟电路DLY4b的控制信号CTRL4的上升延迟时间Tdly4被设定得比延迟时间Tdly1、Tdly2长。
接下来,在t1中,延迟电路DLY3b将控制信号CTRL3的上升向开关电路SW3输出。由此,开关电路SW3从非导通状态向导通状态迁移(t1~t2)。
接下来,在t3中,延迟电路DLY1a、DLY2a将控制信号CTRL1、CTRL2的下降向开关电路SW1、SW2分别输出。由此,开关电路SW1、SW2从导通状态向非导通状态迁移(t3~t5)。
接下来,在t4中,延迟电路DLY4b将控制信号CTRL4的上升向开关电路SW4输出。由此,开关电路SW4从非导通状态向导通状态迁移(t4~t7)。
半导体开关电路1从导通状态变为非导通状态为止的开关(switching)期间成为从在t0中控制信号CTRL开始下降起直至在t6中开关电路SW4变为导通状态为止的Tsw1。
图3A~图3D是表示图2的从导通状态向非导通状态的迁移的半导体开关电路1的概念图。首先,如图3A所示,在开关电路SW1、SW2成为导通状态、开关电路SW3、SW4成为非导通状态的情况下,无线信号如箭头所示那样,从输入端子RFx向输出端子RFC通过。输入端子RFx的输入阻抗与输出端子RFC的负载阻抗匹配,VSWR为1。
VSWR如以下的式1所示。
VSWR=(1+γ)/(1-γ)(式1)
其中,γ是反射系数,γ=|(Zs-Zout)/(Zs+Zout)|。Zs是输入端子RFx中的输入阻抗或者半导体开关电路1的特性阻抗。Zout是从RFC观察天线时的负载阻抗。在维持了阻抗匹配的情况下,由于Zs=Zout,所以根据式1,VSWR为1。
接下来,如图3B所示,开关电路SW3变为导通状态。该情况下,无线信号被分支为向输出端子RFC的路线和向终端电阻TERM3的路线。该情况下,半导体开关电路1的特性阻抗Zs约为25ohm。另一方面,由于负载阻抗Zout保持约为50ohm,所以VSWR为2。
接下来,如图3C所示,开关电路SW1、SW2变为非导通状态。由此,无线信号不流向输出端子RFC,而经由开关电路SW3流向终端电阻TERM3。该情况下,终端电阻TERM3的阻抗与负载阻抗相同,被设定为约50ohm。因此,阻抗匹配被维持,VSWR为1。
接下来,如图3D所示,开关电路SW4变为导通状态。由此,开关电路SW4将开关电路SW1与SW2之间的路线与接地GND连接来进行分流。由此,可抑制无线信号向输出端子RFC侧泄漏。该情况下也与图3C同样,维持阻抗匹配,VSWR为1。
(从非导通状态到导通状态)
图4以及图5A~图5D是表示第一实施方式涉及的半导体开关电路1的动作的一个例子的图。图4使半导体开关电路1从非导通状态向导通状态迁移时的定时。图5A~图5D是表示使半导体开关电路1从非导通状态向导通状态迁移时的样子的概念图。
如图4所示,在半导体开关电路1处于非导通状态时(t0以前),控制信号CTRL为低电平电压。由此,控制信号CTRL1、CTRL2成为低电平电压、开关电路SW1、SW2成为非导通状态(OFF)。另外,控制信号CTRL3、CTRL4成为导通状态(ON)。由此,半导体开关电路1将来自输入端子RFx的无线信号向接地GND侧分流,不从输出端子RFC进行输出。
在图4所示的动作中,将开关电路SW1、SW2从非导通状态向导通状态切换,将开关电路SW3、SW4从导通状态向非导通状态切换。
在t0~t7中,控制信号CTRL从低电平电压向高电平电压上升。延迟电路DLY1b、DLY2b分别使控制信号CTRL1、CTRL2的上升的定时延迟来进行调整。延迟电路DLY3a、DLY4a分别使控制信号CTRL3、CTRL4的下降的定时延迟来进行调整。
这里,由于开关电路SW1、SW2同步地进行动作,所以延迟电路DLY1b、DLY2b的控制信号CTRL1、CTRL2的上升的延迟时间Tdly1、Tdly2被设定为相互大致相等。另外,延迟电路DLY4a的控制信号CTRL4的下降的延迟时间Tdly4被设定得比延迟时间Tdly1、Tdly2短。并且,延迟电路DLY3a的控制信号CTRL3的下降延迟时间Tdly3被设定得比延迟时间Tdly1、Tdly2长。
接下来,在t1中,延迟电路DLY4a将控制信号CTRL4的下降向开关电路SW4输出。由此,开关电路SW4从导通状态向非导通状态迁移(t1~t2)。
接下来,在t3中,延迟电路DLY1b、DLY2b将控制信号CTRL1、CTRL2的上升向开关电路SW1、SW2分别输出。由此,开关电路SW1、SW2从非导通状态向导通状态迁移(t3~t5)。
接下来,在t4中,延迟电路DLY3a将控制信号CTRL3的下降向开关电路SW3输出。由此,开关电路SW3从导通状态向非导通状态迁移(t4~t7)。
半导体开关电路1从非导通状态向导通状态切换为止的开关期间成为从在t0中控制信号CTRL开始上升起直至在t7中开关电路SW3变为非导通状态为止的Tsw2。
图5A~图5D是表示图4的从非导通状态向导通状态的迁移的半导体开关电路1的概念图。首先,如图5A所示,在开关电路SW1、SW2成为非导通状态、开关电路SW3、SW4成为导通状态的情况下,无线信号如箭头所示那样,从输入端子RFx向终端电阻TERM3释放。另外,开关电路SW4将开关电路SW1与SW2之间的路线与接地GND连接来进行分流。由此,能够抑制无线信号向输出端子RFC侧泄漏。半导体开关电路1的特性阻抗与终端电阻TERM3的负载阻抗匹配,VSWR为1。
接下来,如图5B所示,开关电路SW4变为非导通状态。此时,无线信号经由开关电路SW3流向终端电阻TERM3。终端电阻TERM3的阻抗与负载阻抗同样,被设定为约50ohm。因此,维持阻抗匹配,VSWR为1。
接下来,如图5C所示,开关电路SW1、SW2变为导通状态。该情况下,无线信号被分支为向输出端子RFC的路线和向终端电阻TERM3的路线。该情况下,半导体开关电路1的特性阻抗Zs约为25ohm。另一方面,由于负载阻抗Zout保持约为50ohm,所以VSWR变为2。因此,VSWR成为2。
接下来,如图5D所示,开关电路SW3变为非导通状态。由此,无线信号经由开关电路SW1、SW2从输入端子RFx向输出端子RFC通过。半导体开关电路1的特性阻抗与输出端子RFC的负载阻抗匹配,VSWR为1。
综上所述,本实施方式涉及的半导体开关电路1在作为直通开关(throughswitch)发挥功能的开关电路SW1、SW2的切换中,开关电路SW3成为导通状态。由此,在开关电路SW1、SW2的切换的进行过程中,终端电阻TERM3成为对无线信号进行分流的路线。即,开关电路SW3以及终端电阻TERM3在开关电路SW1、SW2的切换的进行过程中,不使输入端子RFx与输出端子RFC之间的路线成为开路或者短路那样的状态。
如果在输入端子RFx与输出端子RFC之间的路线开路或者短路的情况下,VSWR极度地变大。作为其结果,在半导体开关电路1中无线信号的电力效率降低。
与此相对,在本实施方式中,在开关电路SW1、SW2的切换的进行过程中,输入端子RFx与输出端子RFC之间的路线不成为开路或者短路那样的状态。由此,即便在开关电路SW1、SW2的切换的进行过程中VSWR也不怎么变大,能够在半导体开关电路1中将无线信号的电力效率维持得高。
(第二实施方式)
图6是表示第二实施方式涉及的半导体开关电路1的构成例的框图。第二实施方式涉及的半导体开关电路1还具备开关电路SW5、延迟电路DLY5a以及延迟电路DLY5b。
开关电路SW5设置在节点ND1与终端电阻TERM4之间,经由终端电阻TERM4与接地GND连接。终端电阻TERM4连接在开关电路SW5与接地GND之间。即,开关电路SW5的一端与节点ND1连接,另一端经由终端电阻TERM4与接地GND连接。从开关电路SW3观察,终端电阻TERM3例如被设定为约81ohm的阻抗。从开关电路SW5观察,终端电阻TERM4例如被设定为约131ohm的阻抗。在开关电路SW3、SW5为导通状态的情况下,终端电阻TERM3、TERM4并联连接在节点ND1与接地GND之间。由此,终端电阻TERM3、TERM4的整体的阻抗约为50ohm。由此,终端电阻TERM3、TERM4的阻抗也与半导体开关电路1的特性阻抗取得匹配。
开关电路SW3、SW5使来自输入端子RFx的无线信号经由终端电阻TERM3、TERM4向接地GND通过。即,开关电路SW3、SW5作为所谓的分流开关发挥功能。虽未图示,但开关电路SW5也与开关电路SW3同样,由一个或者多个FET构成。在由多个FET构成开关电路SW5的情况下,多个FET相互串联或者并联连接。构成开关电路SW5的多个FET根据来自控制电路CNT的控制信号CTRL5进行同步而(同时地)被控制为导通状态/非导通状态(ON/OFF)。
控制电路CNT接受来自外部的控制信号CTRL,并将与之对应的控制信号CTRL1~CTRL5向延迟电路DLY1a~DLY5b同时输出。即,从控制电路CNT向延迟电路DLY1a~DLY5b分别同时输出控制信号CTRL1~CTRL5。
作为第九延迟电路的延迟电路DLY5a设置在开关电路SW5与控制电路CNT之间,使在开关电路SW5从导通状态向非导通状态切换时的控制信号CTRL5延迟。作为第十延迟电路的延迟电路DLY5b设置在开关电路SW5与控制电路CNT之间,使在开关电路SW5从非导通状态向导通状态切换时的控制信号CTRL5延迟。即,延迟电路DLY5a例如在控制信号CTRL5从高电平电压向低电平电压下降而将开关电路SW5从ON切换为OFF时,使该控制信号CTRL5的变化延迟。延迟电路DLY5b例如在控制信号CTRL5从低电平电压向高电平电压上升而将开关电路SW5从OFF切换为ON时,使该控制信号CTRL5的变化延迟。延迟电路DLY5a、DLY5b例如只要由图11所示那样的RC电路构成即可。延迟电路DLY5a的延迟时间与延迟电路DLY5b的延迟时间可以相互不同。为了在控制信号CTRL5的下降与上升中使延迟时间不同,只要通过来自控制电路CNT的延迟控制信号CTRL5a、CTRL5b来切换延迟电路DLY5a、DLY5b的RC电路的RC值即可。从控制电路CNT向延迟电路DLY5a、DLY5b分别输出延迟控制信号CTRL5a、CTRL5b。
延迟电路DLY5a、DLY5b如图11所示,可以是分别由电阻元件R以及电容元件C构成的RC延迟电路。电阻元件R连接在控制电路CNT与开关电路(SW1~SW4的任意一个)之间。电容元件C连接在电阻元件R和开关电路(SW1~SW4的任意一个)之间的节点与接地之间。延迟电路DLY5a、DLY5b各自的时间常数能够通过设定电阻元件R的电阻值或者电容元件C的电容值来独立地设定。
接下来,对第二实施方式涉及的半导体开关电路1的动作进行说明。
图7以及图8A~图8D是表示第二实施方式涉及的半导体开关电路1的动作的一个例子的图。图7表示使半导体开关电路1从导通状态向非导通状态迁移时的定时。图8A~图8D是表示使半导体开关电路1从导通状态向非导通状态迁移时的样子的概念图。
(从导通状态向非导通状态)
如图7所示,控制信号CTRL、CTRL1~CTRL4与图2所示的它们的动作同样地进行动作。因此,开关电路SW1~SW4以及延迟电路DLY1a~DLY4b与第一实施方式同样地动作。在图7所示的动作中,将开关电路SW1、SW2从导通状态向非导通状态切换,将开关电路SW3~SW5从非导通状态向导通状态切换。
这里,延迟电路DLY5b的控制信号CTRL5的上升延迟时间Tdly5与延迟电路DLY4b同样,被设定为比延迟时间Tdly1、Tdly2、Tdly3的任意一个都长。此外,控制信号CTRL5可以与控制信号CTRL4大致同步地在t4中上升。但是,延迟时间Tdly5也可以比延迟时间Tdly4长某一程度或者短某一程度。
因此,开关电路SW5在开关电路SW3成为导通状态、开关电路SW1、SW2开始向非导通状态变化之后,从非导通状态向导通状态迁移(t4~t7)。例如,延迟电路DLY3b将使开关电路SW3为导通状态的控制信号CTRL3向开关电路SW3输出。然后,延迟电路DLY1a、DLY2a将使开关电路SW1、SW2为非导通状态的控制信号CTRL1、CTRL2向开关电路SW1、SW2分别输出。再之后,延迟电路DLY4b、DLY5b将使开关电路SW4、SW5为导通状态的控制信号CTRL4、CTRL5向开关电路SW4、SW5分别输出。
半导体开关电路1从导通状态变为非导通状态为止的开关期间成为从在t0中控制信号CTRL下降起直到在t7中开关电路SW4、SW5变为导通状态为止的Tsw1。
图8A~图8D是表示图7的从导通状态向非导通状态的迁移的半导体开关电路1的概念图。首先,如图8A所示,在开关电路SW1、SW2成为导通状态、开关电路SW3~SW5成为非导通状态的情况下,无线信号如箭头所示那样,从输入端子RFx向输出端子RFC通过。半导体开关电路1的特性阻抗与输出端子RFC的负载阻抗匹配,VSWR为1。
接下来,如图8B所示,开关电路SW3变为导通状态。该情况下,无线信号被分支为向输出端子RFC的路线和向终端电阻TERM3的路线。向输出端子RFC的路线的阻抗例如约为50ohm,终端电阻TERM3的阻抗例如被设定为约81ohm。因此,输入端子RFx中的特性阻抗Zs约为31ohm。另一方面,由于负载阻抗Zout保持约为50ohm,所以VSWR变为约1.61。
接下来,如图8C所示,开关电路SW1、SW2变为非导通状态。由此,无线信号经由开关电路SW3流向终端电阻TERM3。该情况下,终端电阻TERM3的阻抗被设定为约81ohm。因此,VSWR变为约1.62。
接下来,如图8D所示,开关电路SW4、SW5变为导通状态。由此,开关电路SW4将开关电路SW1与SW2之间的路线与接地GND连接来进行分流。开关电路SW5将输入端子RFx与开关电路SW1之间的路线经由终端电阻TERM4与接地GND连接来进行分流。该情况下,无线信号经由开关电路SW3、SW5流向终端电阻TERM3、TERM4。终端电阻TERM3的阻抗例如被设定为约81ohm,终端电阻TERM4的阻抗例如被设定为约131ohm。由于终端电阻TERM3、TERM4并列连接,所以输入端子RFx中的特性阻抗约为50ohm。另一方面,由于负载阻抗Zout保持约为50ohm,所以VSWR为1。
(从非导通状态到导通状态)
图9以及图10A~图10D是表示第二实施方式涉及的半导体开关电路1的动作的一个例子的图。图9表示使半导体开关电路1从非导通状态向导通状态迁移时的定时。图10A~图10D是表示使半导体开关电路1从非导通状态向导通状态迁移时的样子的概念图。
如图9所示,控制信号CTRL、CTRL1~CTRL4与图4所示的它们的动作同样地动作。因此,开关电路SW1~SW4以及延迟电路DLY1a~DLY4b与第一实施方式同样地进行动作。在图9所示的动作中,将开关电路SW1、SW2从非导通状态向导通状态切换、将开关电路SW3、SW4、SW5从导通状态向非导通状态切换。
这里,延迟电路DLY5a的控制信号CTRL5的下降延迟时间Tdly5与延迟电路DLY4a同样,被设定为比延迟时间Tdly1、Tdly2、Tdly3的任意一个都短。其中,控制信号CTRL5可以与控制信号CTRL4大致同步地在t1中下降。但是,延迟时间Tdly5也可以比延迟时间Tdly4长某一程度或者短某一程度。
因此,在开关电路SW3成为非导通状态、开关电路SW1、SW2成为导通状态之前,开关电路SW5从导通状态向非导通状态迁移(t1~t2)。例如,延迟电路DLY4a、DLY5a将使开关电路SW4、SW5为非导通状态的控制信号CTRL4、CTRL5向开关电路SW4、SW5输出。然后,延迟电路DLY1b、DLY2b将使开关电路SW1、SW2为导通状态的控制信号CTRL1、CTRL2分别向开关电路SW1、SW2输出。再之后,延迟电路DLY3a将使开关电路SW3为非导通状态的控制信号CTRL3向开关电路SW3输出。
半导体开关电路1从非导通状态变为导通状态为止的开关期间成为从在t0中控制信号CTRL上升起直到在t7中开关电路SW3变为非导通状态为止的Tsw2。
图10A~图10D是表示图9的从非导通状态向导通状态的迁移的半导体开关电路1的概念图。首先,如图10A所示,在开关电路SW1、SW2成为非导通状态、开关电路SW3~SW5成为导通状态的情况下,无线信号如箭头所示那样,从输入端子RFx经由开关电路SW3、SW5以及终端电阻TERM3、TERM4向接地GND分流。终端电阻TERM3、TERM4相互并联连接,分别具有例如约81ohm以及约131ohm(整体约为50ohm)。由此,输入端子RFx的特性阻抗与输出端子RFC的负载阻抗匹配,VSWR为1。
接下来,如图10B所示,开关电路SW4、SW5变为非导通状态。由此,无线信号经由开关电路SW3流向终端电阻TERM3。该情况下,终端电阻TERM3的阻抗被设定为约81ohm。因此,VSWR变为约1.62。
接下来,如图10C所示,开关电路SW1、SW2变为导通状态。该情况下,无线信号被分支为向输出端子RFC的路线和向终端电阻TERM3的路线。向输出端子RFC的路线的阻抗例如变为约50ohm,终端电阻TERM3的阻抗例如被设定为约81ohm。因此,输入端子RFx中的阻抗Zs变为约31ohm。另一方面,由于负载阻抗Zout保持约为50ohm,所以VSWR变为约1.61。
接下来,如图10D所示,开关电路SW1、SW2变为导通状态,开关电路SW3变为非导通状态。由此,开关电路SW1、SW2成为导通状态,开关电路SW3~SW5成为非导通状态。该情况下,无线信号从输入端子RFx向输出端子RFC通过。输入端子RFx的特性阻抗与输出端子RFC的负载阻抗匹配,VSWR为1。
综上所述,根据第二实施方式,设置于分流侧的终端电阻被分割为相互并列连接的TERM3、TERM4。终端电阻TERM3经由开关电路SW3与节点ND1连接,终端电阻TERM4经由开关电路SW5与节点ND1连接。延迟电路DLY5a设置在开关电路SW5与控制电路CNT之间,使将开关电路SW5从导通状态向非导通状态切换的控制信号CTRL5延迟。延迟电路DLY5b设置在开关电路SW5与控制电路CNT之间,使将开关电路SW5从非导通状态向导通状态切换的控制信号CTRL5延迟。
由此,在作为直通开关发挥功能的开关电路SW1、SW2的切换的进行过程中,开关电路SW3成为导通状态。由此,在开关电路SW1、SW2的切换的进行过程中,终端电阻TERM3成为对无线信号进行分流的路线。即,开关电路SW3以及终端电阻TERM3在开关电路SW1、SW2的切换的进行过程中,不使输入端子RFx与输出端子RFC之间的路线成为开路或者短路那样的状态。其中,在开关电路SW1、SW2为非导通状态时,开关电路SW3~SW5成为导通状态,多个终端电阻TERM3、TERM4成为对无线信号进行分流的路线。
另外,终端电阻被分割为多个终端电阻TERM3、TERM4。通过将这些终端电阻TERM3、TERM4相互并列连接,使得整体上大致等于半导体开关电路1的特性阻抗(例如,约50ohm)。由此,在开关电路SW1、SW2的切换的进行过程中,通过一方的终端电阻TERM3对无线信号进行分流,能够将VSWR抑制为低于2的1.62或者1.61。即,根据第二实施方式,能够进一步降低VSWR。作为其结果,能够在半导体开关电路1中将无线信号的电力效率维持得高。
对本发明的几个实施方式进行了说明,但这些实施方式只是例示,并不意图限定发明的范围。这些实施方式能够通过其他各种方式加以实施,在不脱离发明主旨的范围能够进行各种省略、置换、变更。这些实施方式及其变形与包含于发明的范围、主旨同样地包含在技术方案所记载的发明及其等同的范围。
Claims (17)
1.一种半导体装置,其特征在于,具备:
第一端子,输入高频信号;
第二端子,输出所述高频信号;
第一以及第二开关电路,串联连接在所述第一端子与所述第二端子之间;
第三开关电路,设置在所述第一端子以及所述第一开关电路之间的第一节点与第一电阻元件之间,经由所述第一电阻元件与基准电源连接;
第四开关电路,连接在所述第一开关电路以及所述第二开关电路之间的第二节点与所述基准电源之间;
控制电路,将所述第一~第四开关电路切换为导通状态或者非导通状态;
第一延迟电路,设置在所述第一开关电路与所述控制电路之间,在从所述控制电路向所述第一开关电路发送的第一控制信号将所述第一开关电路从导通状态向非导通状态切换时,使该第一控制信号延迟;
第二延迟电路,设置在所述第一开关电路与所述控制电路之间,在所述第一控制信号将所述第一开关电路从非导通状态向导通状态切换时,使该第一控制信号延迟;
第三延迟电路,设置在所述第二开关电路与所述控制电路之间,在从所述控制电路向所述第二开关电路发送的第二控制信号将所述第二开关电路从导通状态向非导通状态切换时,使该第二控制信号延迟;
第四延迟电路,设置在所述第二开关电路与所述控制电路之间,在所述第二控制信号将所述第二开关电路从非导通状态向导通状态切换时,使该第二控制信号延迟;
第五延迟电路,设置在所述第三开关电路与所述控制电路之间,在从所述控制电路向所述第三开关电路发送的第三控制信号将所述第三开关电路从导通状态向非导通状态切换时,使该第三控制信号延迟;
第六延迟电路,设置在所述第三开关电路与所述控制电路之间,在所述第三控制信号将所述第三开关电路从非导通状态向导通状态切换时,使该第三控制信号延迟;
第七延迟电路,设置在所述第四开关电路与所述控制电路之间,在从所述控制电路向所述第四开关电路发送的第四控制信号将所述第四开关电路从导通状态向非导通状态切换时,使该第四控制信号延迟;以及
第八延迟电路,设置在所述第四开关电路与所述控制电路之间,在所述第四控制信号将所述第四开关电路从非导通状态向导通状态切换时,使该第四控制信号延迟。
2.根据权利要求1所述的半导体装置,其特征在于,
所述第一~第四开关电路分别由一个或者多个场效应晶体管FET构成。
3.根据权利要求1所述的半导体装置,其特征在于,
所述第一~第八延迟电路分别由RC电路构成。
4.根据权利要求3所述的半导体装置,其特征在于,
所述RC电路具备电阻元件和电容元件,所述电阻元件连接在所述控制电路与所述第一~第四开关电路的任意一个开关电路之间,所述电容元件连接在所述电阻元件和所述第一~第四开关电路的任意一个开关电路之间的节点与接地之间。
5.根据权利要求1所述的半导体装置,其特征在于,
所述第一~第四开关电路、所述第一~第八延迟电路以及所述控制电路设置在一个半导体芯片内。
6.根据权利要求1所述的半导体装置,其特征在于,
在将所述第一以及第二开关电路从导通状态向非导通状态切换、将所述第三以及第四开关电路从非导通状态向导通状态切换的情况下,
所述第六延迟电路将所述第三控制信号向所述第三开关电路输出,
然后,所述第一以及第三延迟电路将所述第一以及所述第二控制信号分别向所述第一以及第二开关电路输出,
再之后,所述第八延迟电路将所述第四控制信号向所述第四开关电路输出。
7.根据权利要求1所述的半导体装置,其特征在于,
在将所述第一以及第二开关电路从非导通状态向导通状态切换、将所述第三以及第四开关电路从导通状态向非导通状态切换的情况下,
所述第七延迟电路将所述第四控制信号向所述第四开关电路输出,
然后,所述第二以及第四延迟电路将所述第一控制信号以及所述第二控制信号分别向所述第一以及第二开关电路输出,
再之后,所述第五延迟电路将所述第三控制信号向所述第三开关电路输出。
8.根据权利要求6所述的半导体装置,其特征在于,
在将所述第一以及第二开关电路从非导通状态向导通状态切换、将所述第三以及第四开关电路从导通状态向非导通状态切换的情况下,
所述第七延迟电路将所述第四控制信号向所述第四开关电路输出,
然后,所述第二以及第四延迟电路将所述第一控制信号以及所述第二控制信号分别向所述第一以及第二开关电路输出,
再之后,所述第五延迟电路将所述第三控制信号向所述第三开关电路输出。
9.根据权利要求1所述的半导体装置,其特征在于,
所述第一延迟电路的所述第一控制信号的延迟时间与所述第三延迟电路的所述第二控制信号的延迟时间大致相等,
所述第二延迟电路的所述第一控制信号的延迟时间与所述第四延迟电路的所述第二控制信号的延迟时间大致相等。
10.根据权利要求1所述的半导体装置,其特征在于,
所述第一~第四控制信号被从所述控制电路同时输出,
所述第六延迟电路的所述第三控制信号的延迟时间比所述第一以及第三延迟电路的所述第一以及第二控制信号的延迟时间短,
所述第八延迟电路的所述第四控制信号的延迟时间比所述第一以及第三延迟电路的所述第一以及第二控制信号的延迟时间长。
11.根据权利要求1所述的半导体装置,其特征在于,
所述第一~第四控制信号被同时从所述控制电路输出,
所述第七延迟电路的所述第四控制信号的延迟时间比所述第二以及第四延迟电路的所述第一以及第二控制信号的延迟时间短,
所述第五延迟电路的所述第三控制信号的延迟时间比所述第二以及第四延迟电路的所述第一以及第二控制信号的延迟时间长。
12.根据权利要求1所述的半导体装置,其特征在于,还具备:
第五开关电路,设置在所述第一节点与第二电阻元件之间,经由所述第二电阻元件与基准电源连接;
第九延迟电路,设置在所述第五开关电路与所述控制电路之间,在从所述控制电路向所述第五开关电路发送的第五控制信号将所述第五开关电路从导通状态向非导通状态切换时,使该第五控制信号延迟;以及
第十延迟电路,设置在所述第五开关电路与所述控制电路之间,在所述第五控制信号将所述第五开关电路从非导通状态向导通状态切换时,使该第五控制信号延迟。
13.根据权利要求12所述的半导体装置,其特征在于,
在将所述第一以及第二开关电路从导通状态向非导通状态切换、将所述第三~第五开关电路从非导通状态向导通状态切换的情况下,
所述第六延迟电路将所述第三控制信号向所述第三开关电路输出,
然后,所述第一以及第三延迟电路将所述第一控制信号以及所述第二控制信号分别向所述第一以及第二开关电路输出,
再之后,所述第八以及第十延迟电路分别将所述第四以及第五控制信号向所述第四以及第五开关电路输出。
14.根据权利要求12所述的半导体装置,其特征在于,
在将所述第一以及第二开关电路从非导通状态向导通状态切换、将所述第三~第五开关电路从导通状态向非导通状态切换的情况下,
所述第七以及第九延迟电路将所述第四以及第五控制信号向所述第四以及第五开关电路输出,
然后,所述第二以及第四延迟电路将所述第一控制信号以及所述第二控制信号分别向所述第一以及第二开关电路输出,
再之后,所述第五延迟电路将所述第三控制信号向所述第三开关电路输出。
15.根据权利要求13所述的半导体装置,其特征在于,
在将所述第一以及第二开关电路从非导通状态向导通状态切换、将所述第三~第五开关电路从导通状态向非导通状态切换的情况下,
所述第七以及第九延迟电路将所述第四以及第五控制信号向所述第四以及第五开关电路输出,
然后,所述第二以及第四延迟电路将所述第一控制信号以及所述第二控制信号分别向所述第一以及第二开关电路输出,
再之后,所述第五延迟电路将所述第三控制信号向所述第三开关电路输出。
16.根据权利要求12所述的半导体装置,其特征在于,
所述第一~第五控制信号被同时从所述控制电路输出,
所述第六延迟电路的所述第三控制信号的延迟时间比所述第一以及第三延迟电路的所述第一以及第二控制信号的延迟时间短,
所述第八以及第十延迟电路的所述第四以及第五控制信号的延迟时间比所述第一以及第三延迟电路的所述第一以及第二控制信号的延迟时间长。
17.根据权利要求12所述的半导体装置,其特征在于,
所述第一~第五控制信号被同时从所述控制电路输出,
所述第七以及第九延迟电路的所述第四以及第五控制信号各自的延迟时间比所述第二以及第四延迟电路的所述第一以及第二控制信号各自的延迟时间短,
所述第五延迟电路的所述第三控制信号的延迟时间比所述第二以及第四延迟电路的所述第一以及第二控制信号的延迟时间长。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021150593 | 2021-09-15 | ||
JP2021-150593 | 2021-09-15 | ||
JP2021211402A JP2023043128A (ja) | 2021-09-15 | 2021-12-24 | 半導体装置 |
JP2021-211402 | 2021-12-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115811307A true CN115811307A (zh) | 2023-03-17 |
Family
ID=85478559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210021032.4A Pending CN115811307A (zh) | 2021-09-15 | 2022-01-10 | 半导体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11616494B1 (zh) |
CN (1) | CN115811307A (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3616343B2 (ja) | 2001-03-27 | 2005-02-02 | 松下電器産業株式会社 | 高周波スイッチ回路およびそれを用いた通信端末装置 |
JP2007019590A (ja) | 2005-07-05 | 2007-01-25 | Nec Electronics Corp | 半導体信号切替回路 |
JP2010233207A (ja) | 2009-03-05 | 2010-10-14 | Panasonic Corp | 高周波スイッチ回路及び半導体装置 |
US8493128B2 (en) * | 2011-04-30 | 2013-07-23 | Peregrine Semiconductor Corporation | RF switching system, module, and methods with improved high frequency performance |
DE112015001241T5 (de) * | 2014-03-14 | 2016-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Analoge Rechenschaltung, Halbleitervorrichtung und elektronische Vorrichtung |
JP2018050127A (ja) * | 2016-09-20 | 2018-03-29 | 株式会社東芝 | 半導体スイッチ |
US10505579B2 (en) * | 2018-02-02 | 2019-12-10 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency switching device for fast switching operation |
-
2022
- 2022-01-10 CN CN202210021032.4A patent/CN115811307A/zh active Pending
- 2022-02-02 US US17/591,368 patent/US11616494B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11616494B1 (en) | 2023-03-28 |
US20230083739A1 (en) | 2023-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9641201B2 (en) | System and method for a radio frequency integrated circuit | |
US9680463B2 (en) | System and method for a radio frequency switch | |
US6653697B2 (en) | High frequency switch circuit and communications terminal using the same | |
KR102492079B1 (ko) | 바이패스 토폴로지를 갖는 rf 스위치 | |
JP5251953B2 (ja) | スイッチ回路、半導体装置及び携帯無線機 | |
US20060252394A1 (en) | Switching circuit | |
CN108736906B (zh) | 具有用于限制通过阻抗失配的损失的装置的传输线 | |
US11728837B2 (en) | Configurable wideband split LNA | |
CN109510641B (zh) | 高频电路、高频前端电路以及通信装置 | |
US10418994B1 (en) | Circuit for and method of extending the bandwidth of a termination block | |
CN113972927B (zh) | 射频集成电路以及整合出射频集成电路的方法 | |
JP6436174B2 (ja) | 電源供給回路、増幅器、通信装置、基地局、電源供給方法 | |
US10044526B2 (en) | Transmitter and system including the same | |
US7157931B2 (en) | Termination circuits having pull-down and pull-up circuits and related methods | |
CN115811307A (zh) | 半导体装置 | |
JP2023043128A (ja) | 半導体装置 | |
JP5772581B2 (ja) | スイッチ回路 | |
US10778221B2 (en) | High-frequency integrated circuit | |
TWI790052B (zh) | 射頻開關 | |
JP7330146B2 (ja) | スイッチ回路 | |
US20100120481A1 (en) | Switching circuit | |
CN115882878A (zh) | 支持天线分集的发射机设备 | |
JP2006270630A (ja) | スイッチ回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |