CN115810579A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115810579A
CN115810579A CN202210920766.6A CN202210920766A CN115810579A CN 115810579 A CN115810579 A CN 115810579A CN 202210920766 A CN202210920766 A CN 202210920766A CN 115810579 A CN115810579 A CN 115810579A
Authority
CN
China
Prior art keywords
hole electrode
substrate
etch stop
stop layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210920766.6A
Other languages
English (en)
Inventor
崔智旻
李钟旼
李瑌真
李全一
李周益
崔慜贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115810579A publication Critical patent/CN115810579A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开半导体装置。所述半导体装置包括：基底；蚀刻停止层，在基底上；贯穿孔电极，与基底的上表面基本垂直的垂直方向上延伸穿过基底和蚀刻停止层；以及导电垫。蚀刻停止层包括与基底邻近的第一表面和与第一表面背对的第二表面。贯穿孔电极包括从蚀刻停止层的第二表面突起的突起部分。导电垫覆盖贯穿孔电极的突起部分。贯穿孔电极的突起部分是不平坦的。

Description

半导体装置
本申请要求于2021年9月14日提交到韩国知识产权局的第10-2021-0122231号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开的示例实施例涉及半导体装置。更具体地，本公开的示例实施例涉及包括贯穿孔(through hole)电极的半导体装置。
背景技术
高带宽存储器(HBM)装置可包括垂直堆叠的半导体芯片。半导体芯片可由贯穿孔电极(例如，贯穿硅过孔(TSV，也称为，硅通孔))彼此电连接。为了提高HBM装置的性能，多个贯穿孔电极可被形成，并且贯穿孔电极可具有彼此不同的宽度。
发明内容
根据示例实施例，存在一种半导体装置。所述半导体装置可包括：基底；蚀刻停止层，在基底上；贯穿孔电极，在与基底的上表面基本垂直的垂直方向上延伸穿过基底和蚀刻停止层；以及导电垫。蚀刻停止层可包括与基底邻近的第一表面和与第一表面背对的第二表面。贯穿孔电极可包括从蚀刻停止层的第二表面突起的突起部分。导电垫可覆盖贯穿孔电极的突起部分。贯穿孔电极的突起部分可以是不平坦的。
根据示例实施例，存在一种半导体装置。所述半导体装置可包括：基底；蚀刻停止层，基底上；贯穿孔电极，在与基底的上表面基本垂直的垂直方向上延伸穿过基底和蚀刻停止层；以及导电垫。贯穿孔电极可包括：侧壁，具有在与基底的上表面基本平行的水平方向上恒定的相对于基底的上表面的斜率，和上电极表面，具有在水平方向上变化的相对于基底的上表面的斜率。导电垫可覆盖贯穿孔电极的上表面。
根据示例实施例，存在一种半导体装置。所述半导体装置可包括：基底；蚀刻停止层，在基底上；第一贯穿孔电极结构，在与基底的上表面基本垂直的垂直方向上延伸穿过基底和蚀刻停止层；第二贯穿孔电极结构，在垂直方向上延伸穿过基底和蚀刻停止层，并且具有与第一贯穿孔电极结构的宽度不同的宽度；以及第一导电垫和第二导电垫。蚀刻停止层可包括与基底邻近的第一表面和与第一表面背对的第二表面。第一贯穿孔电极结构可包括：第一贯穿孔电极，包括从蚀刻停止层的第二表面突起的第一突起部分，和第一绝缘图案，覆盖第一贯穿孔电极的侧壁。第二贯穿孔电极结构可包括：第二贯穿孔电极，包括从蚀刻停止层的第二表面突起的第二突起部分，和第二绝缘图案，覆盖第二贯穿孔电极的侧壁。第一导电垫和第二导电垫可分别覆盖第一贯穿孔电极结构和第二贯穿孔电极结构的第一突起部分和第二突起部分。第一贯穿孔电极和第二贯穿孔电极的第一突起部分和第二突起部分中的每个可以是不平坦的。
在根据示例实施例的半导体装置中，贯穿孔电极可具有基本相同的高度，覆盖贯穿孔电极的导电垫也可具有基本相同的高度。也就是说，贯穿孔电极可具有一致的高度并且导电垫可具有一致的高度，因此，半导体装置可被容易地制造。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得清楚，其中：
图1至图9是示出根据示例实施例的制造半导体装置的方法中的阶段的剖视图。
图10和图11是示出根据示例实施例的制造半导体装置的方法中的阶段的剖视图。
图12和图13是示出根据示例实施例的半导体封装件的剖视图。
图14是示出根据示例实施例的半导体封装件的剖视图。
具体实施方式
在下文中，将理解，虽然术语“第一”、“第二”和/或“第三”可在此被用于描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分区分开。因此，下面讨论的第一元件、组件、区域、层或部分可被称为第二或第三元件、组件、区域、层或部分。
与参考基底、或者第一基底和/或第二基底的表面基本平行的方向可被称为水平方向，并且与参考基底、或者第一基底和/或第二基底的表面基本垂直的方向可被称为垂直方向。在说明书中，“上对下”、“在……上和在……上方对在……下和在……下方”、“上表面对下表面”和“上部分对下部分”可不是绝对概念，而可以是为了描述垂直方向上的背对侧的相对概念。因此，上述措辞在本说明书的不同部分中可具有相反的含义。
图1至图9是示出根据示例实施例的制造半导体装置的方法中的阶段的剖视图。
参照图1，导电垫层110、蚀刻停止层120和基底130可被顺序地堆叠在牺牲基底100上。
例如，牺牲基底100可包括硅、锗、硅锗或Ⅲ-Ⅴ族化合物半导体(例如磷化镓(GaP)、砷化镓(GaAs)或锑化镓(GaSb))。在另一示例中，牺牲基底100可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
导电垫层110可形成在牺牲基底100上。导电垫层110可包括金属(例如，钨、铜、铝等)。
蚀刻停止层120可形成在导电垫层110上，并且可具有彼此背对的第一表面121和第二表面122。例如，蚀刻停止层120可包括氧化物(例如，氧化硅)、氮化物(例如，氮化硅)和/或碳氮化物(例如，碳氮化硅)。
基底130可形成在蚀刻停止层120的第一表面121上，并且可具有彼此背对的有源表面131和无源表面132。例如，基底130可包括硅、锗、硅锗或Ⅲ-Ⅴ族化合物半导体(例如，GaP、GaAs或GaSb)。在另一示例中，基底130可以是SOI基底或GOI基底。
参照图2，可在基底130的有源表面131上形成电路图案，并且可在基底130的有源表面131上形成第一绝缘夹层190以覆盖电路图案。电路图案可包括例如晶体管和第一至第三接触塞200、202和204。
晶体管可包括基底130的有源表面131上的栅极结构170和在基底130的与栅极结构170邻近的上部分处分别用作源极/漏极区域的杂质区域。栅极结构170可包括在垂直方向上顺序堆叠的栅极绝缘层140、栅电极150和栅极掩模160。栅极间隔件180还可形成在栅极结构170的侧壁上。栅极绝缘层140可包括氧化物(例如，氧化硅)，栅电极150可包括金属氮化物(例如，氮化钨、氮化钛、氮化钽等)，栅极掩模160和栅极间隔件180可包括氮化物(例如，氮化硅)。
第一绝缘夹层190可形成在基底130的有源表面131上以覆盖晶体管。第一接触塞200和第三接触塞204可延伸穿过第一绝缘夹层190以接触杂质区域，第二接触塞202可延伸穿过第一绝缘夹层190以接触栅电极150。
第一绝缘夹层190可包括氧化物(例如，氧化硅)，第一至第三接触塞200、202和204可包括金属(例如，钨)。电路图案的元件可通过图案化工艺或镶嵌工艺被形成。
参照图3，可通过第一干法蚀刻工艺在垂直方向上经由第一绝缘夹层190、基底130、蚀刻停止层120、和导电垫层110的一部分来形成第一通孔(via hole)210和第二通孔220。第一通孔210和第二通孔220可具有彼此不同的宽度。在示例实施例中，第一通孔210可具有第一宽度W1，第二通孔220可具有比第一宽度W1大的第二宽度W2。
在示例实施例中，第一通孔210和第二通孔220可通过以下步骤被形成：在第一绝缘夹层190上形成光致抗蚀剂(photoresist)层；通过曝光工艺和显影工艺来图案化光致抗蚀剂层以形成光致抗蚀剂图案；以及通过光致抗蚀剂图案对第一绝缘夹层190、基底130、蚀刻停止层120和导电垫层110进行部分蚀刻(例如，对第一绝缘中间层190、基底130、蚀刻停止层120和导电垫层110执行第一干法蚀刻工艺)。光致抗蚀剂图案可通过例如去胶工艺(ashing process)和/或剥离工艺(stripping process)而被去除。
第一干法蚀刻工艺可通过将包括离子和/或等离子体的蚀刻气体提供到由光致抗蚀剂图案暴露的第一绝缘夹层190的上表面上而被执行。在示例实施例中，第一干法蚀刻工艺可包括溅射工艺(sputtering process)或等离子体蚀刻工艺(plasma etchingprocess)。
在示例实施例中，第一干法蚀刻工艺可通过在垂直方向上提供具有可在水平方向上改变的浓度的离子或等离子体的蚀刻气体而被执行，因此第一通孔210和第二通孔220中的每个的底部可以是不平坦的(例如，可以是弯曲的)。也就是说，第一通孔210和第二通孔220中的每个的底部可具有可在水平方向上改变的相对于基底130的有源表面131或无源表面132的斜率(例如，第一通孔210和第二通孔220中的每个的底部可相对于第一通孔210和第二通孔220而凸出)。
在一个示例实施例中，第一干法蚀刻工艺可通过在垂直方向上提供在第一绝缘夹层190的暴露的上表面的中央部分处具有相对高的浓度的并且在第一绝缘夹层190的暴露的上表面的边缘部分处具有相对低的浓度的离子或等离子体的蚀刻气体而被执行，因此，第一通孔210和第二通孔220中的每个可具有凸出的底部。
图3示出一个第一通孔210和一个第二通孔220。然而，实施例不限于此，例如，多个第一通孔210和多个第二通孔220可被形成。
第一干法蚀刻工艺可通过蚀刻停止层120和导电垫层110而被停止。因此，第一通孔210可具有基本相同的深度，第二通孔220可具有基本相同的深度，此外，具有不同宽度的第一通孔210和第二通孔220也可具有基本相同的深度。也就是说，第一通孔210的深度一致性、第二通孔220的深度一致性、第一通孔210和第二通孔220的深度一致性可首先通过蚀刻停止层120来控制，其次通过导电垫层110来控制。
参照图4，可在第一通孔210和第二通孔220的内壁以及第一绝缘夹层190的上表面上形成绝缘层230。在示例实施例中，绝缘层230可例如通过例如物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺被共形地形成。例如，绝缘层230可包括氧化物(例如，氧化硅)、氮化物(例如，氮化硅)和/或碳氮化物(例如，碳氮化硅)。
参照图5，可对绝缘层230执行第二干法蚀刻工艺以暴露导电垫层110。第二干法蚀刻工艺可通过将包括离子和/或等离子体的蚀刻气体提供到绝缘层230的第一通孔210和第二通孔220中的每个的中央底部上的部分上而被执行。在示例实施例中，第二干法蚀刻工艺可包括溅射工艺或等离子体蚀刻工艺。
参照图6，在绝缘层230和暴露的导电垫层110上可形成贯穿孔(through hole)电极层以(例如，完全地)填充第一通孔210和第二通孔220。贯穿孔电极层和绝缘层230可被平坦化，直到第一绝缘夹层190的上表面被暴露，从而第一贯穿孔电极结构252和第二贯穿孔电极结构254可分别形成在第一通孔210和第二通孔220中。在示例实施例中，贯穿孔电极层可通过例如PVD工艺、CVD工艺或ALD工艺被形成。
第一贯穿孔电极结构252可包括第一贯穿孔电极242和覆盖第一贯穿孔电极242的侧壁的第一绝缘图案232。第一贯穿孔电极242可包括第一主要部分242b和从(例如，超出)蚀刻停止层120的第二表面122向下突起的第一突起部分242a。例如，如图6所示，第一主要部分242b可从第一绝缘夹层190(例如，连续地)延伸到蚀刻停止层120的第二表面122，第一突起部分242a可在导电垫层110内延伸(例如，从蚀刻停止层120的第二表面122延伸到导电垫层110中的预定深度)。第一贯穿孔电极结构252还可包括第一贯穿孔电极242与第一绝缘图案232之间的第一阻挡图案。
第二贯穿孔电极结构254可包括第二贯穿孔电极244和覆盖第二贯穿孔电极244的侧壁的第二绝缘图案234。第二贯穿孔电极244可例如以与第一贯穿孔电极242类似的结构包括第二主要部分244b和从(例如，超出)蚀刻停止层120的第二表面122向下突起的第二突起部分244a。第二贯穿孔电极结构254还可包括第二贯穿孔电极244与第二绝缘图案234之间的第二阻挡图案。
第一贯穿孔电极结构252和第二贯穿孔电极结构254的最下表面可以是不平坦的，并且可具有可在水平方向上变化的相对于基底130的有源表面131或无源表面132的斜率。因此，第一贯穿孔电极结构252的第一突起部分242a和第二贯穿孔电极结构254的第二突起部分244a中的每个的下表面可以是不平坦的(例如，可沿第一通孔210和第二通孔220中的对应通孔的底部的弯曲表面而弯曲)，并且可具有可在水平方向上变化的相对于基底130的有源表面131或无源表面132的斜率。此外，第一绝缘图案232的覆盖第一突起部分242a的侧壁的部分的下表面和第二绝缘图案234的覆盖第二突起部分244a的侧壁的部分的下表面也可具有可在水平方向上变化的相对于基底130的有源表面131或无源表面132的斜率，例如，第一绝缘图案232和第二绝缘图案234的下表面可与相应的第一通孔210和第二通孔220的底部的弯曲表面直接接触并沿相应的第一通孔210和第二通孔220的底部的弯曲表面而弯曲。
在一个示例实施例中，第一贯穿孔电极结构252和第二贯穿孔电极结构254的下表面可向下凸出。因此，第一贯穿孔电极结构252的第一突起部分242a和第二贯穿孔电极结构254的第二突起部分244a可向下凸出。
第一贯穿孔电极结构252和第二贯穿孔电极结构254可分别具有第一宽度W1和第二宽度W2。第一贯穿孔电极结构252和第二贯穿孔电极结构254可包括金属(例如，钨、铜、铝等)，第一阻挡图案和第二阻挡图案可包括金属氮化物(例如，氮化钨、氮化钛、氮化钽等)。
参照图7，可在第一绝缘夹层190上形成包括第一至第八布线272、274、276、278、292、294、296和298、第一至第六过孔(via)282、284、286、288、302和304、以及第一至第二接合垫312和314的布线层260。
布线层260可通过在垂直方向上交替并重复地堆叠缓冲器层和布线绝缘层而被形成。缓冲器层可包括例如氮化硅、碳氮化硅、碳氮氧化硅，布线绝缘层可包括例如氧化硅、掺杂有碳的氧化硅、或碳氮化硅。
第一至第四布线272、274、276和278可形成在第一绝缘夹层190上，并且可接触第一贯穿孔电极结构252和第二贯穿孔电极结构254以及第一和第三接触塞200和204的上表面。
第一过孔282、第五布线292、第五过孔302和第一接合垫312可被顺序地堆叠在第一布线272上。第二过孔284、第六布线294、第六过孔304和第二接合垫314可被顺序地堆叠在第二布线274上。第三过孔286和第七布线296可被顺序地堆叠在第三布线276上，第四过孔288和第八布线298可被顺序地堆叠在第四布线278上。第一至第八布线272、274、276、278、292、294、296和298、第一至第六过孔282、284、286、288、302和304、以及第一至第二接合垫312和314可包括金属(例如，钨)。
参照图8，可使用载体图案(carrier pattern)翻转基底130，从而基底130的无源表面132可面朝上。在下文中，第一贯穿孔电极结构252和第二贯穿孔电极结构254的下表面可被称为它们的上表面。可例如通过回蚀工艺(etch back process)和/或研磨工艺(grinding process)去除牺牲基底100，因此可暴露导电垫层110的表面。
参照图9，可将导电垫层110图案化以形成分别覆盖第一贯穿孔电极结构252和第二贯穿孔电极结构254的第一导电垫112和第二导电垫114。例如，参照图9，导电垫层110的部分可被去除，以分别仅留下第一贯穿孔电极结构252和第二贯穿孔电极结构254上的第一导电垫112和第二导电垫114。
第一导电垫112和第二导电垫114可分别(例如，直接)接触第一贯穿孔电极结构252的第一突起部分242a和第二贯穿孔电极结构254的第二突起部分244a。因此，第一导电垫112和第二导电垫114的分别接触第一突起部分242a和第二突起部分244a的部分可以是不平坦的，并且可具有可在水平方向上变化的相对于基底130的有源表面131或无源表面132的斜率，例如，第一导电垫112和第二导电垫114可相对于第一贯穿孔电极结构252和第二贯穿孔电极结构254具有互补的形状。在一个示例实施例中，第一导电垫112和第二导电垫114的接触第一突起部分242a和第二突起部分244a的部分可向上凹入。
可在蚀刻停止层120的第二表面122、第一导电垫112和第二导电垫114上形成第二绝缘夹层320，并且可平坦化第二绝缘夹层320直到暴露第一导电垫112和第二导电垫114的上表面以完成半导体装置的制造，例如，第一导电垫112和第二导电垫114的上表面可与第二绝缘夹层320的上表面共面。第二绝缘夹层320可包括氧化物(例如，氧化硅)。
如上所述，蚀刻停止层120和导电垫层110可在形成第一通孔210和第二通孔220之前被形成。因此，在第一干法蚀刻工艺期间，第一通孔210之间的深度变化、第二通孔220之间的深度变化、和第一通孔210与第二通孔220之间的深度变化可不被产生。结果，第一贯穿孔电极结构252和第二贯穿孔电极结构254可通过蚀刻停止层120和导电垫层110而具有基本相同的高度，因此覆盖第一贯穿孔电极结构252和第二贯穿孔电极结构254的第一导电垫112和第二导电垫114可具有基本相同的高度。
此外，导电垫层110可通过第一干法蚀刻工艺而被部分地蚀刻，并且导电垫层110可被图案化以形成分别覆盖第一贯穿孔电极结构252和第二贯穿孔电极结构254的第一导电垫112和第二导电垫114。因此，第一导电垫112和第二导电垫114可包括具有与第一贯穿孔电极结构252和第二贯穿孔电极结构254的上表面对应(例如，互补)的形状的下表面。
半导体装置可包括蚀刻停止层120、第一贯穿孔电极结构252、第二贯穿孔电极结构254、第一导电垫112和第二导电垫114。半导体装置还可包括电路图案、布线层260、第一绝缘夹层190和第二绝缘夹层320。
第一贯穿孔电极结构252和第二贯穿孔电极结构254中的每个可包括具有相对于水平方向的恒定斜率的侧壁和具有在水平方向上变化的相对于基底130的有源表面131或无源表面132的斜率的上表面。因此，第一贯穿孔电极242和第二贯穿孔电极244中的每个的侧壁可具有相对于水平方向的恒定斜率，并且第一贯穿孔电极242和第二贯穿孔电极244中的每个的上表面可具有在水平方向上变化的相对于基底130的有源表面131或无源表面132的斜率。第一贯穿孔电极242和第二贯穿孔电极244的上表面可高于蚀刻停止层120的第二表面122。在一个示例实施例中，第一贯穿孔电极242和第二贯穿孔电极244的上表面可向上凸出。
第一绝缘图案232和第二绝缘图案234的上部可分别覆盖第一贯穿孔电极242和第二贯穿孔电极244的上侧壁，并且可具有可在水平方向上变化的相对于基底130的有源表面131或无源表面132的斜率。
第一导电垫112和第二导电垫114可分别接触第一贯穿孔电极242和第二贯穿孔电极244的上表面。因此，第一导电垫112和第二导电垫114的接触第一贯穿孔电极242和第二贯穿孔电极244的上表面的部分的下表面可以是不平坦的，并且可具有可在水平方向上变化的相对于基底130的有源表面131或无源表面132的斜率。在一个示例实施例中，第一导电垫112和第二导电垫114的接触第一贯穿孔电极242和第二贯穿孔电极244的上表面的部分的下表面可向上凹入。
图10和图11是示出根据示例实施例的制造半导体装置的方法中的阶段的剖视图。该方法可包括与参照图1至图9示出的工艺基本相同或相似的工艺，因此对其的重复说明在此被省略。
参照图10，与参照图1至图3示出的工艺基本相同或相似的工艺可被执行，从而第一通孔210和第二通孔220可通过第一干法蚀刻工艺穿过第一绝缘夹层190、基底130、蚀刻停止层120和导电垫层110的一部分而被形成。
在一个示例实施例中，第一干法蚀刻工艺可通过将包括离子和/或等离子体的蚀刻气体提供到由光致抗蚀剂图案暴露的第一绝缘夹层190的上表面上而被执行。在示例实施例中，第一干法蚀刻工艺可包括溅射工艺或等离子体蚀刻工艺。
在示例实施例中，第一干法蚀刻工艺可通过在垂直方向上提供可在第一绝缘夹层190的暴露的上表面的边缘部分上具有相对高的浓度的离子或等离子体并且在第一绝缘夹层190的暴露上表面的中央部分上具有相对低的浓度的离子或等离子体的蚀刻气体而被执行，因此第一通孔210和第二通孔220中的每个可具有凹入底部。
参照图11，与参照图4至图9示出的工艺基本相同或相似的工艺可被执行以完成半导体装置的制造。
在一个示例实施例中，第一贯穿孔电极结构252和第二贯穿孔电极结构254的上表面可向上凹入。因此，第一贯穿孔电极结构252和第二贯穿孔电极结构254的第一突起部分242a和第二突起部分244a可分别是凹入的，并且第一贯穿孔电极242和第二贯穿孔电极244的上表面可以是凹入的。
在一个示例实施例中，第一导电垫112和第二导电垫114的接触第一突起部分242a和第二突起部分244a(即，第一贯穿孔电极242和第二贯穿孔电极244的上表面)的部分可以是向下凸出的。
图12和图13是示出根据示例实施例的半导体封装件的剖视图。具体地，图13是图12的区域A的放大剖视图。该半导体封装件可包括根据图1至图9的方法制造的半导体装置。因此，相同的参考标号表示相同的元件，并且对其的重复说明在此被省略。
参照图12和图13，半导体封装件可包括封装件基底400、堆叠在封装件基底400上的第一半导体芯片600a和第二半导体芯片600b、以及模塑元件700。半导体封装件还可包括第一至第四导电凸块502、504、512和514以及外部连接端子。
封装件基底400可以是在其中包括电路图案的印刷电路板(PCB)。封装件基底400可包括在其上表面上的基底垫和在其下表面上的外部连接端子(例如，焊球)。
图13示出堆叠在彼此的顶部的两个半导体芯片(即，第一半导体芯片600a和第二半导体芯片600b)。然而，实施例不限于此，例如，四(4)个、八(8)个、十二(12)个、十六(16)个或更多个半导体芯片可被堆叠。第一半导体芯片600a和第二半导体芯片600b中的每个可包括集成电路芯片(例如，存储器芯片或逻辑芯片)。
第一导电凸块502和第二导电凸块504可设置在封装件基底400与第一半导体芯片600a之间。第一导电凸块502可电连接封装件基底400的基底垫和第一半导体芯片600a的第一接合垫(例如，图13的底部上的第一接合垫312)，第二导电凸块504可电连接封装件基底400的基底垫和第一半导体芯片600a的第二接合垫(例如，图13的底部上的第二接合垫314)。
第三导电凸块512和第四导电凸块514可设置在第一半导体芯片600a与第二半导体芯片600b之间。第三导电凸块512可电连接第一半导体芯片600a的第一导电垫112和第二半导体芯片600b的第一接合垫312，第四导电凸块514可电连接第一半导体芯片600a的第二导电垫114和第二半导体芯片600b的第二接合垫314。
可选地，第三导电凸块512和第四导电凸块514可不被形成。在这种情况下，第一半导体芯片600a的第一导电垫112和第二半导体芯片600b的第一接合垫312可彼此直接接合，第一半导体芯片600a的第二导电垫114和第二半导体芯片600b的第二接合垫314可彼此直接接合(例如，铜(Cu)-铜混合接合)。
模塑元件700可覆盖封装件基底400上的第一半导体芯片600a和第二半导体芯片600b。模塑元件700可包括例如环氧树脂模塑料(EMC)。
在下文中，制造图12和图13的半导体封装件的方法被解释。
第三导电凸块512和第四导电凸块514可分别形成在第二半导体芯片600b的第一接合垫312和第二接合垫314上，第一半导体芯片600a可通过第一导电凸块502和第二导电凸块504堆叠在封装件基底400上。在示例实施例中，第一导电凸块502和第二导电凸块504可被分别放置在第一半导体芯片600a的第一接合垫312和第二接合垫314上，第二半导体芯片600b可通过例如回流工艺(reflow process)与第一半导体芯片600a接合。第一半导体芯片600a和第二半导体芯片600b可使用第一导电凸块502和第二导电凸块504被安装到封装件基底400上，从而半导体封装件可被制造。
如上所述，第一贯穿孔电极结构252和第二贯穿孔电极结构254可通过蚀刻停止层120和导电垫层110而具有基本相同的高度，并且覆盖第一贯穿孔电极结构252和第二贯穿孔电极结构254的第一导电垫112和第二导电垫114也可具有基本相同的高度。也就是说，第一贯穿孔电极结构252和第二贯穿孔电极结构254可具有高度一致性，并且第一导电垫112和第二导电垫114可具有高度一致性。因此，第一半导体芯片600a和第二半导体芯片600b可在垂直方向上容易地堆叠。
半导体封装件可包括半导体装置(例如，逻辑装置或存储器装置)。具体地，半导体封装件可包括逻辑装置(例如，中央处理器(CPU)、微处理单元(MPU)、应用处理器(AP)等)、易失性存储器装置(例如，静态随机存取存储器(SRAM)装置、动态随机存取存储器(DRAM)装置等)、或非易失性装置(例如，闪存装置、相变随机存取存储器(PRAM)装置、磁阻式随机存取存储器(MRAM)装置、电阻式随机存取存储器(RRAM)装置等)。
图14是示出根据示例实施例的半导体封装件的剖视图。具体地，图14是图12的区域A的放大剖视图。该半导体封装件可包括针对图10和图11示出的半导体装置。因此，相同的参考标号表示相同的元件，并且对其的重复说明在此被省略。参照图14，包括图11的半导体装置的第一半导体芯片600a和第二半导体芯片600b可在垂直方向上堆叠。
通过总结和回顾，示例实施例提供具有改善的特性的半导体装置。也就是说，蚀刻停止层和导电垫层可被形成，因此，在用于形成具有不同宽度的第一通孔和第二通孔的干法蚀刻工艺期间，第一通孔和第二通孔可具有一致的深度。结果，可分别形成在第一通孔和第二通孔中的第一贯穿孔电极结构和第二贯穿孔电极结构可具有基本相同的高度。因此，分别覆盖第一贯穿孔电极结构和第二贯穿孔电极结构的第一导电垫和第二导电垫也可具有基本相同的高度。包括第一贯穿孔电极结构、第二贯穿孔电极结构、第一导电垫和第二导电垫的半导体装置可被容易地堆叠。
示例实施例在此已经被公开，并且尽管特定术语被采用，但是它们仅以一般性和描述性的意义被使用和被解释，而不是为了限制的目的。在一些情况下，如对本领域的普通技术人员自提交本申请起将清楚的那样，除非另有具体地指示，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可在形式和细节上做出各种改变。

Claims (20)

1.一种半导体装置，包括：
基底；
蚀刻停止层，在基底上，蚀刻停止层包括与基底邻近的第一表面和与第一表面背对的第二表面；
贯穿孔电极，在与基底的上表面垂直的垂直方向上延伸穿过基底和蚀刻停止层，贯穿孔电极包括超出蚀刻停止层的第二表面的突起部分，并且突起部分是不平坦的；以及
导电垫，覆盖贯穿孔电极的突起部分。
2.根据权利要求1所述的半导体装置，其中，贯穿孔电极的突起部分是凸出的。
3.根据权利要求1所述的半导体装置，其中，贯穿孔电极的突起部分是凹入的。
4.根据权利要求1所述的半导体装置，还包括：绝缘图案，覆盖贯穿孔电极的侧壁，贯穿孔电极和绝缘图案构成贯穿孔电极结构。
5.根据权利要求4所述的半导体装置，其中，绝缘图案覆盖贯穿孔电极的突起部分的侧壁。
6.根据权利要求5所述的半导体装置，其中，绝缘图案的覆盖贯穿孔电极的突起部分的侧壁的部分具有在与基底的上表面平行的水平方向上变化的相对于基底的上表面的斜率。
7.根据权利要求1所述的半导体装置，其中，导电垫接触贯穿孔电极的突起部分，导电垫的接触突起部分的部分是不平坦的。
8.根据权利要求1至7中的任何一项所述的半导体装置，其中：
贯穿孔电极是第一贯穿孔电极，
第一贯穿孔电极的突起部分是第一突起部分，
所述半导体装置还包括：第二贯穿孔电极，在垂直方向上延伸穿过基底和蚀刻停止层，第二贯穿孔电极具有与第一贯穿孔电极的宽度不同的宽度并且包括突起超出蚀刻停止层的第二表面的第二突起部分，并且
第二贯穿孔电极的第二突起部分是不平坦的。
9.根据权利要求8所述的半导体装置，其中，第一突起部分和第二突起部分具有相同的高度。
10.一种半导体装置，包括：
基底；
蚀刻停止层，在基底上；
贯穿孔电极，在与基底的上表面垂直的垂直方向上延伸穿过基底和蚀刻停止层，贯穿孔电极包括：侧壁，具有在与基底的上表面平行的水平方向上恒定的相对于基底的上表面的斜率，和上电极表面，具有在水平方向上变化的相对于基底的上表面的斜率，蚀刻停止层在基底与上电极表面之间；以及
导电垫，覆盖贯穿孔电极的上电极表面。
11.根据权利要求10所述的半导体装置，其中，蚀刻停止层包括与基底邻近的第一表面和与第一表面背对的第二表面，贯穿孔电极的上表面高于蚀刻停止层的第二表面。
12.根据权利要求10所述的半导体装置，其中，上电极表面在蚀刻停止层上方定义突起部分，突起部分是凸出的。
13.根据权利要求10所述的半导体装置，其中，上电极表面在蚀刻停止层上方定义突起部分，突起部分是凹入的。
14.根据权利要求10所述的半导体装置，还包括：绝缘图案，覆盖贯穿孔电极的侧壁，贯穿孔电极和绝缘图案构成贯穿孔电极结构。
15.根据权利要求14所述的半导体装置，其中，
上电极表面在蚀刻停止层上方定义突起部分，并且
绝缘图案覆盖贯穿孔电极的突起部分的侧壁。
16.根据权利要求14所述的半导体装置，其中：
上电极表面在蚀刻停止层上方定义突起部分，并且
绝缘图案的覆盖突起部分的侧壁的部分具有在水平方向上变化的相对于基底的上表面的斜率。
17.根据权利要求10所述的半导体装置，其中，导电垫接触贯穿孔电极的上电极表面，导电垫的接触贯穿孔电极的上电极表面的部分是不平坦的。
18.根据权利要求10至17中的任何一项所述的半导体装置，其中：
贯穿孔电极是第一贯穿孔电极，并且
所述半导体装置还包括：第二贯穿孔电极，在垂直方向上延伸穿过基底和蚀刻停止层，第二贯穿孔电极具有与第一贯穿孔电极的宽度不同的宽度，并且包括：
电极侧壁，具有在水平方向上恒定的相对于基底的上表面的斜率，以及
电极顶表面，具有在水平方向上变化的相对于基底的上表面的斜率。
19.一种半导体装置，包括：
基底；
蚀刻停止层，在基底上，蚀刻停止层包括与基底邻近的第一表面和与第一表面背对的第二表面；
第一贯穿孔电极结构，在与基底的上表面垂直的垂直方向上延伸穿过基底和蚀刻停止层，第一贯穿孔电极结构包括：第一贯穿孔电极，包括突起超出蚀刻停止层的第二表面的第一突起部分，和第一绝缘图案，覆盖第一贯穿孔电极的侧壁；
第二贯穿孔电极结构，在垂直方向上延伸穿过基底和蚀刻停止层，并且具有与第一贯穿孔电极结构的宽度不同的宽度，第二贯穿孔电极结构包括：第二贯穿孔电极，包括突起超出蚀刻停止层的第二表面的第二突起部分，和第二绝缘图案，覆盖第二贯穿孔电极的侧壁；以及
第一导电垫和第二导电垫，分别覆盖第一突起部分和第二突起部分，第一突起部分和第二突起部分中的每个是不平坦的。
20.根据权利要求19所述的半导体装置，其中，第一突起部分和第二突起部分具有相同的高度。
CN202210920766.6A 2021-09-14 2022-08-02 半导体装置 Pending CN115810579A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0122231 2021-09-14
KR1020210122231A KR20230039211A (ko) 2021-09-14 2021-09-14 반도체 장치

Publications (1)

Publication Number Publication Date
CN115810579A true CN115810579A (zh) 2023-03-17

Family

ID=85479855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210920766.6A Pending CN115810579A (zh) 2021-09-14 2022-08-02 半导体装置

Country Status (3)

Country Link
US (1) US20230077803A1 (zh)
KR (1) KR20230039211A (zh)
CN (1) CN115810579A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230007006A (ko) * 2021-07-05 2023-01-12 삼성전자주식회사 비아 구조체를 포함하는 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20230039211A (ko) 2023-03-21
US20230077803A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US9917002B2 (en) Semiconductor with through-substrate interconnect
US8884440B2 (en) Integrated circuit device including through-silicon via structure having offset interface
US9728490B2 (en) Semiconductor devices and methods of manufacturing the same
US8841754B2 (en) Semiconductor devices with stress relief layers
US9559002B2 (en) Methods of fabricating semiconductor devices with blocking layer patterns
CN109962064B (zh) 半导体装置及其制造方法、和包括其的半导体封装件
US11735498B2 (en) Through via electrode and device isolation structure including oxide layer pattern and nitride layer pattern sequentially stacked on inner surface of trench
US11342221B2 (en) Semiconductor device
TWI812168B (zh) 三維元件結構及其形成方法
TWI805802B (zh) 半導體封裝
US9153492B2 (en) Semiconductor device and method for fabricating the same
KR20200026590A (ko) 반도체 칩 및 이의 제조 방법
KR20210047043A (ko) 인터포저 구조체, 그를 포함하는 반도체 패키지 및 그 제조 방법
TW202147511A (zh) 積體晶片結構及其形成方法
TWI573233B (zh) 半導體結構與其形成方法
CN115810579A (zh) 半导体装置
KR20210010180A (ko) 반도체 장치 및 반도체 패키지
US20230138813A1 (en) Semiconductor package
US20230163087A1 (en) Semiconductor package
US10020288B2 (en) Semiconductor chips including redistribution interconnections and related semiconductor packages
TW202331975A (zh) 積體晶片結構及形成積體晶片結構之方法
KR20230059653A (ko) 반도체 장치 제조 방법
TW202247732A (zh) 半導體裝置和其製造方法
KR20220016411A (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication