CN115802817A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115802817A
CN115802817A CN202210990601.6A CN202210990601A CN115802817A CN 115802817 A CN115802817 A CN 115802817A CN 202210990601 A CN202210990601 A CN 202210990601A CN 115802817 A CN115802817 A CN 115802817A
Authority
CN
China
Prior art keywords
line
sub
fanout
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210990601.6A
Other languages
English (en)
Inventor
李胜揆
金勳
黄溶湜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115802817A publication Critical patent/CN115802817A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及显示装置，该显示装置包括：衬底，包括具有多个像素的显示区域、以及非显示区域，非显示区域包括具有多个焊盘的焊盘区域以及在显示区域和焊盘区域之间的扇出区域；至少一个第一扇出线，在扇出区域中；至少一个第二扇出线，在扇出区域中并且与第一扇出线电断开；第一绝缘层、第二绝缘层和第三绝缘层，依次布置在衬底上；以及第一导电层、第二导电层和第三导电层，第一导电层在衬底和第一绝缘层之间，第二导电层在第二绝缘层上，第三导电层在第三绝缘层上，其中，第一扇出线和第二扇出线中的每个具有多层堆叠结构，在该多层堆叠结构中堆叠有设置在不同层中的第一子线、第二子线和第三子线。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年9月8日在韩国知识产权局提交的第10-2021-0119899号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开的一些实施方式的方面涉及显示装置。
背景技术
近来，随着对信息显示的兴趣的增加，对显示装置的研究和开发不断地进行。
在本背景技术部分中公开的以上信息仅用于增强对背景技术的理解，并且因此在本背景技术部分中讨论的信息不一定构成现有技术。
发明内容
本公开的一些实施方式的方面包括可以通过减小扇出线的电阻偏差来提高可靠性的显示装置。
根据本公开的一些实施方式，显示装置包括：衬底，包括其中定位有多个像素的显示区域、以及非显示区域，该非显示区域包括其中定位有多个焊盘的焊盘区域以及位于显示区域和焊盘区域之间的扇出区域；至少一个第一扇出线，位于扇出区域中；至少一个第二扇出线，位于扇出区域中并且与第一扇出线电断开；第一绝缘层、第二绝缘层和第三绝缘层，依次在衬底上；以及第一导电层、第二导电层和第三导电层，第一导电层在衬底和第一绝缘层之间，第二导电层在第二绝缘层上，第三导电层在第三绝缘层上。第一扇出线可以定位成比第二扇出线更靠近非显示区域的边缘。
根据一些实施方式，第一扇出线和第二扇出线中的每个可以具有多层堆叠结构，在该多层堆叠结构中堆叠有设置在不同层中的第一子线、第二子线和第三子线。第一扇出线和第二扇出线可以具有彼此相同的长度。
根据一些实施方式，第一子线可以是第一导电层，第二子线可以是第二导电层，并且第三子线可以是第三导电层。
根据一些实施方式，在第一扇出线和第二扇出线中的每个中，第一子线和第二子线可以彼此重叠，且第一绝缘层和第二绝缘层在第一子线和第二子线之间，并且第二子线和第三子线可以彼此重叠，且第三绝缘层在第二子线和第三子线之间。
根据一些实施方式，在第一扇出线和第二扇出线中的每个中，第一子线和第二子线可以通过穿透第一绝缘层和第二绝缘层的第一接触孔电连接。在第一扇出线和第二扇出线中的每个中，第二子线和第三子线可以通过穿透第三绝缘层的第二接触孔电连接。
根据一些实施方式，在第一扇出线和第二扇出线中的每个中，第二子线可以通过第一接触孔直接接触第一子线。在第一扇出线和第二扇出线中的每个中，第三子线可以通过第二接触孔直接接触第二子线。
根据一些实施方式，在第一扇出线和第二扇出线中的每个中，第一接触孔和第二接触孔可以彼此不对应。
根据一些实施方式，第二扇出线的第一子线和第二子线的重叠区域可以大于第一扇出线的第一子线和第二子线的重叠区域。第二扇出线的第二子线和第三子线的重叠区域可以大于第一扇出线的第二子线和第三子线的重叠区域。
根据一些实施方式，焊盘可以包括：至少一个第一焊盘，电连接到第一扇出线的第一子线；以及至少一个第二焊盘，电连接到第二扇出线的第一子线。第一焊盘和第二焊盘可以是第二导电层和第三导电层中的一个。
根据一些实施方式，第一焊盘和第二焊盘可以是第三导电层，并且可以设置在与第一扇出线和第二扇出线中的每个的第三子线相同的层上。
根据一些实施方式，第一扇出线的第一子线与第一焊盘可以通过穿透第一绝缘层、第二绝缘层和第三绝缘层的第三接触孔电连接。
根据一些实施方式，第二扇出线的第一子线与第二焊盘可以通过穿透第一绝缘层、第二绝缘层和第三绝缘层的第三接触孔电连接。
根据一些实施方式，第一焊盘可以通过第三接触孔与第一扇出线的第一子线直接接触，并且第二焊盘可以通过第三接触孔与第二扇出线的第一子线直接接触。
根据一些实施方式，第一焊盘和第二焊盘可以是第二导电层，并且设置在与第一扇出线和第二扇出线中的每个的第二子线相同的层上。
根据一些实施方式，第一扇出线的第一子线与第一焊盘可以通过穿透第一绝缘层和第二绝缘层的第三接触孔电连接。第二扇出线的第一子线与第二焊盘可以通过穿透第一绝缘层和第二绝缘层的第三接触孔电连接。
根据一些实施方式，在第二扇出线中，第一子线、第二子线和第三子线中的每个可以在一个方向上延伸。在与所述一个方向交叉的方向上，第一子线的宽度可以大于第二子线和第三子线的宽度。
根据一些实施方式，在第二扇出线中，第一子线和第二子线的重叠区域的尺寸可以不同于第二子线和第三子线的重叠区域的尺寸。
根据一些实施方式，在第二扇出线中，第二子线可以与第一子线完全重叠，且第一绝缘层和第二绝缘层在第一子线和第二子线之间。
根据一些实施方式，在第一扇出线中，第一子线、第二子线和第三子线可以在倾斜于所述一个方向的倾斜方向上延伸。
根据一些实施方式，显示装置还可以包括：驱动器，位于非显示区域中并电连接到第一扇出线和第二扇出线中的每个；以及数据线，电连接到驱动器以将数据信号传送到像素中的每个。第一扇出线和第二扇出线中的每个的第三子线可以与数据线中的相应一个集成在一起。
根据本公开的一些实施方式，显示装置包括：衬底，包括其中定位有多个像素的显示区域、以及非显示区域，该非显示区域包括其中定位有多个焊盘的焊盘区域以及位于显示区域和焊盘区域之间的扇出区域；至少一个第一扇出线，位于扇出区域中；至少一个第二扇出线，位于扇出区域中并且与第一扇出线电断开；第一绝缘层、第二绝缘层和第三绝缘层，依次在衬底上；以及第一导电层、第二导电层和第三导电层，第一导电层在衬底与第一绝缘层之间，第二导电层在第二绝缘层上，第三导电层在第三绝缘层上。第一扇出线可以定位成比第二扇出线更靠近非显示区域的边缘。
根据一些实施方式，第一扇出线和第二扇出线中的每个可以具有多层堆叠结构，在该多层堆叠结构中堆叠有设置在不同层中且电连接的第一子线、第二子线和第三子线。在第一扇出线和第二扇出线的每个中，第一子线和第二子线可以彼此重叠，并且第二子线和第三子线可以彼此重叠。
根据一些实施方式，第一子线和第二子线的重叠区域的尺寸可以不同于第二子线和第三子线的重叠区域的尺寸。
根据本公开的一些实施方式，显示装置可以包括堆叠结构，堆叠结构具有根据扇出线在扇出区域中的位置而不同地设计的相应扇出线，使得无论扇出线的位置如何，扇出线具有相同的布线长度和布线电阻。
此外，根据本公开的一些实施方式，通过防止或减少传送到像素的信号的失真，显示装置可以具有相对改进的图像质量。
根据本公开的实施方式的特征和特性不受以上所示的内容的限制，并且本说明书中包括更多的各种效果。
附图说明
图1和图2示出了根据一些实施方式的显示装置的示意性俯视平面图。
图3和图4示出了根据一些实施方式的包括在图1中所示的像素中的构成元件的电连接关系的电路图。
图5A和图5B示出了根据一些实施方式的像素的示意性剖视图。
图6示出了根据一些实施方式的图2的区域EA1的示意性放大俯视平面图。
图7示出了包括在图6的区域EA1中的构成元件的示意性立体图。
图8和图9示出了沿着图6的线I-I’截取的剖视图。
图10示出了图2的区域EA2的示意性放大俯视平面图。
图11示出了包括在图10的区域EA2中的构成元件的示意性立体图。
图12和图13示出了沿着图10的线II-II’截取的剖视图。
图14示出了沿着图10的线III-III’截取的剖视图。
具体实施方式
因为根据本公开的实施方式可以进行各种修改并且具有各种形式，所以下文中将更详细地说明和描述一些实施方式的各方面。然而，这决不是将本公开限制于特定实施方式，并且将被理解为包括在根据本公开的实施方式的范围内的所有改变、等同物和替代物。
在描述每个附图时，相同的参考标记用于相同的构成元件。在附图中，为了本公开的清楚起见，夸大并示出了结构的尺寸。诸如第一、第二等的术语将仅用于描述各种构成元件，并且将不被解释为限制这些构成元件。这些术语仅用于将一个构成元件和其它构成元件区分开。例如，第一构成元件可以被称为第二构成元件，并且类似地，第二构成元件可以被称为第一构成元件，而不背离本公开的范围。
在本申请中，应当理解的是，术语“包括”、“包含”、“具有”或“配置”表示存在说明书中描述的特征、数量、步骤、操作、构成元件、部分或其组合，但不预先排除一个或多个其它特征、数量、步骤、操作、构成元件、部分或组合存在或附加的可能性。将理解的是，当诸如层、膜、区、区域或衬底的元件被称为在另一元件“上”时，它可以直接在所述另一元件上，或者也可以存在居间元件。此外，在本说明书中，当层、膜、区、区域、板等的元件被称为形成在另一元件“上”时，形成方向不限于上方向，而是包括侧向方向或下方向。相反，当层、膜、区、板等的元件被称为在另一元件“下方”时，它可以直接在所述另一元件下方，或者可以存在居间元件。
将理解的是，在本申请中，当描述一个构成元件(例如，第一构成元件)与另一构成元件(例如，第二构成元件)(功能性地或通信地)联接或连接、或(功能性地或通信地)联接或连接到所述另一构成元件(例如，第二构成元件)时，该一个构成元件可以与所述另一构成元件直接联接或连接、或直接联接或连接到所述另一构成元件，或者可以通过另一构成元件(例如，第三构成元件)与所述另一构成元件联接或连接、或通过另一构成元件(例如，第三构成元件)联接或连接到所述另一构成元件。此外，在本申请中，术语“连接”或“联接”可以综合性地表示物理和/或电连接或联接。
在下文中，参考附图，将更详细地描述本公开的一些实施方式的方面。在下面的描述中，单数形式将包括复数形式，除非上下文清楚地指示仅单数。
图1和图2示出了根据一些实施方式的显示装置DD的示意性俯视平面图。
在图1和图2中，为了更好地理解和便于描述，基于其中显示图像的显示区域DA简要地示出了显示装置DD的结构，例如，显示装置DD中设置的显示面板DP的结构。
在实施方式中，两个元件之间的“连接”意指电连接和物理连接两者。
当显示装置DD是其中显示表面被应用于其至少一个表面的显示装置(诸如智能电话、电视、平板PC、移动电话、图像电话、电子书阅读器、桌上型PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可佩戴装置)时，根据本公开的实施方式的可以应用于其。
参考图1和图2，根据一些实施方式的显示装置DD可以包括衬底SUB、多个像素PXL和布线部分。
显示装置DD可以设置成各种形状，并且作为示例，可以设置成具有彼此平行的两对边的矩形板形状，但是根据本公开的实施方式不限于此。当显示装置DD设置成矩形板形状时，两对边中的一对的边可以设置成长于其另一对的边。在附图中，显示装置DD被示出为具有由直线形成的有角度的拐角，但不限于此。根据一些实施方式，在设置成矩形板的形状的显示装置DD中，一个长边和一个短边彼此接触的拐角部分可以具有圆化形状。
在图1和图2中，为了更好地理解和便于描述，示出了其中显示装置DD具有包括一对长边和一对短边的矩形形状的情况，并且长边的延伸方向被表示为第一方向DR1，短边的延伸方向被表示为第二方向DR2，并且显示装置DD的厚度方向被表示为第三方向DR3。显示面板DP可以显示图像。作为显示面板DP，可以使用自发射显示面板，诸如使用有机发光二极管作为发光元件的有机发光显示面板(OLED面板)、使用超小发光二极管作为发光元件的纳米级(或纳米)LED显示面板、或使用量子点和有机发光二极管的量子点有机发光显示面板(QD OLED面板)。此外，作为显示面板DP，可以使用非发射显示面板，诸如液晶显示面板(LCD面板)、电泳显示面板(EPD面板)或电润湿显示面板(EWD面板)。当非发射显示面板用作显示面板DP时，显示装置DD可以包括向显示面板DP提供光的背光单元。
衬底SUB可以由具有近似矩形形状的一个区域形成。然而，设置在衬底SUB中的区域的数量可以不同于上述示例，并且衬底SUB可以根据设置在衬底SUB中的区域而具有不同的形状。
衬底SUB可以包括透明绝缘材料以透射光。衬底SUB可以是刚性衬底或柔性衬底。
例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。然而，包括在衬底SUB中的材料不限于上述实施方式。
像素PXL可以设置在衬底SUB的显示区域DA中。像素PXL中的每个可以设置在显示区域DA的像素区域PXA中。像素PXL中的每个可以是显示图像的最小单元。像素PXL可以包括发射白光和/或有色光的发光元件。像素PXL中的每个可以发射红色、绿色和蓝色中的一种颜色的光，但不限于此，并且可以发射诸如青色、品红色或黄色的颜色的光。
像素PXL中的每个可以包括由相应的扫描信号和数据信号驱动的发光元件。发光元件可以是例如有机发光二极管，但不限于此。根据一些实施方式，发光元件可以是包括无机发光材料的无机发光元件或通过使用量子点通过改变发射的光的波长来发射光的发光元件(量子点显示元件)。例如，有机发光二极管可以具有其中阳极、空穴传输层(HTL)、有机发射层、电子传输层(ETL)和阴极依次堆叠的结构，但根据本公开的实施方式不限于此。
像素PXL可以布置成矩阵配置，在该矩阵配置中，一行或多行在第一方向DR1上延伸，并且一列或多列在与第一方向DR1交叉的第二方向DR2上延伸。然而，像素PXL的布置形式不特别限于此，并且像素PXL可以布置成任何合适的配置。在附图中，像素PXL被示出为具有矩形形状，但不限于此，并且可以以各种形状改变。此外，当设置有多个像素PXL时，它们可以设置成具有不同的面积(或尺寸)。例如，在其中像素PXL具有不同颜色的发射光的情况下，用于每个颜色的像素PXL可以以不同的面积(或尺寸)或以不同的形状设置。
衬底SUB可以包括显示区域DA和非显示区域NDA。显示区域DA可以是其中设置有像素PXL以显示图像的区域，并且非显示区域NDA可以是其中不设置像素PXL并且不显示图像的区域。
非显示区域NDA可以设置在显示区域DA的至少一侧中。非显示区域NDA可以围绕显示区域DA的周边(或边缘)。非显示区域NDA可以设置有布线部分的电连接到像素PXL的一部分、以及电连接到布线部分并驱动像素PXL的驱动器DIC。
非显示区域NDA可以是其中布线(例如，设定或预定的布线)(例如，扇出线LP)、焊盘PD和/或嵌入式电路部分电连接到像素PXL以驱动像素PXL的区域。
根据一些实施方式，非显示区域NDA可以包括扇出区域FTA和焊盘区域PDA。
焊盘区域PDA是非显示区域NDA的其中定位有焊盘部分PDP的区域，并且可以最靠近非显示区域NDA的边缘定位。扇出区域FTA是非显示区域NDA的其中定位有作为布线部分的一部分的扇出线LP的另一区域，并且可以在非显示区域NDA中定位成与显示区域DA相邻。例如，扇出区域FTA可以是非显示区域NDA的位于焊盘区域PDA和显示区域DA之间的区域。根据一些实施方式，非显示区域NDA可以包括其中定位有抗静电电路的抗静电电路区域，其中抗静电电路电连接到位于显示区域DA中的信号线以防止或减少静电产生。抗静电电路区域可以是非显示区域NDA的在显示区域DA和扇出区域FTA之间的区域。此外，在一些实施方式中，非显示区域NDA可以包括其中定位有解复用器的区域。
焊盘部分PDP可以位于焊盘区域PDA中，并且作为布线部分的一部分的扇出线LP可以位于扇出区域FTA中。
扇出线LP可以物理地和/或电连接到设置在像素PXL中的数据线DL，以将从驱动器DIC施加的信号(例如，设定或预定的信号)(例如，数据信号)传送到数据线DL。扇出线LP可以是位于扇出区域FTA中以电连接驱动器DIC和像素PXL的连接装置。
扇出线LP中的每个可以设计成具有与相邻的扇出线LP相同或基本上相似的长度和布线电阻。
根据一些实施方式，扇出线LP可以包括至少一个第一扇出线LP1和至少一个第二扇出线LP2。
根据一些实施方式，第一扇出线LP1可以电连接到像素PXL中的定位成与显示区域DA和非显示区域NDA之间的边界BD相邻的一些像素PXL。例如，第一扇出线LP1可以电连接到像素PXL中的位于显示区域DA的最外面处的一些像素PXL的数据线DL。换言之，第一扇出线LP1可以是扇出线LP中的定位成与非显示区域NDA的边缘相邻的一些扇出线LP。
第一扇出线LP1可以位于扇出区域FTA的最外面处。第一扇出线LP1可以包括在第一方向DR1(或第二方向DR2)上倾斜的倾斜部分。
根据一些实施方式，第二扇出线LP2可以与位于显示区域DA的中心(或中间)处的假想线VL相邻，以便在第一方向DR1上将显示区域DA分成两个相等的区域，或者可以电连接到像素PXL中的一些重叠的像素PXL。例如，第二扇出线LP2可以电连接到像素PXL中的定位成与假想线VL相邻或重叠的一些像素PXL(或位于显示区域DA的中间处的像素PXL)的数据线DL。假想线VL可以沿着第二方向DR2延伸。
第二扇出线LP2可以仅包括在扇出区域FTA中定位成与假想线VL相邻或重叠并且在平行于第二方向DR2的方向上延伸的直线部分。例如，第二扇出线LP2可以具有在平行于第二方向DR2的方向上延伸的笔直形状(或棒形状)。第二扇出线LP2可以与第一扇出线LP1电断开。
根据一些实施方式，包括第一扇出线LP1和第二扇出线LP2的扇出线LP具有彼此相同的布线长度或基本上彼此相似的布线长度，而不管它们在扇出区域FTA中的位置，并且可以设计成具有相同的布线电阻或基本上相似的布线电阻。这将在后面参考图6至图14更详细地描述。
焊盘部分PDP可以包括多个焊盘PD。焊盘PD可以提供(或传送)用于驱动像素PXL和/或设置在显示区域DA中的嵌入式电路部分的驱动电源和信号。在一些实施方式中，当驱动器DIC安装在衬底SUB的非显示区域NDA中时，焊盘部分PDP与驱动器DIC的输出焊盘重叠以接收从驱动器DIC输出的信号。
焊盘PD可以包括至少一个第一焊盘PD1和至少一个第二焊盘PD2。
第一焊盘PD1可以电连接到第一扇出线LP1。在这种情况下，第一焊盘PD1可以向电连接到第一扇出线LP1的一些像素PXL提供(或传送)驱动电源和信号。例如，当第一扇出线LP1是电连接到设置在一些像素PXL中的数据线DL的数据扇出线时，第一焊盘PD1可以电连接到第一扇出线LP1以向一些像素PXL的数据线DL提供数据信号。
第二焊盘PD2可以电连接到第二扇出线LP2。在这种情况下，第二焊盘PD2可以向电连接到第二扇出线LP2的一些像素PXL提供(或传送)驱动电源和信号。例如，当第二扇出线LP2是电连接到设置在一些像素PXL中的数据线DL的数据扇出线时，第二焊盘PD2可以电连接到第二扇出线LP2以向一些像素PXL的数据线DL提供数据信号。
显示装置DD还可以包括通过焊盘部分PDP电连接到显示面板DP的电路板FPCB。电路板FPCB可以是柔性电路板，但不限于此。
电路板FPCB可以处理从印刷电路板输入的各种信号，以将它们输出到显示面板DP。为此，电路板FPCB的一端可以附接到显示面板DP，并且电路板FPCB的面对该一端的另一端可以附接到印刷电路板。电路板FPCB可以通过导电粘合构件电连接到显示面板DP和印刷电路板中的每个。导电粘合构件可以包括各向异性导电膜。
驱动器DIC可以位于电路板FPCB上。驱动器DIC可以包括电连接到包括在焊盘部分PDP中的焊盘PD的输入/输出焊盘。例如，驱动器DIC可以是集成电路(IC)。驱动器DIC可以接收从印刷电路板输出的驱动信号，并且可以基于接收到的驱动信号输出要提供给像素PXL的信号(例如，设定或预定的信号)和驱动电源(例如，设定或预定的驱动电源)的电压。上述信号(例如，设定或预定的信号)和驱动电源的电压(例如，设定或预定的电压)可以通过输入/输出焊盘中的一些提供给焊盘部分PDP的相应焊盘PD。
图3和图4示出了根据一些实施方式的包括在图1中所示的像素PXL中的构成元件的电连接关系的电路图。
例如，图3和图4示出了根据一些实施方式的可应用于有源显示装置的像素PXL中包括的构成元件之间的电连接关系。然而，可以应用本公开的实施方式的像素PXL中包括的构成元件的类型不限于此。
在图3和图4中，不仅包括在像素PXL中的构成元件而且其中设置有构成元件的区域被统称为像素PXL。
在图3中，像素PXL可以包括像素电路PXC和发光元件LD，并且发光元件LD可以是有机发光二极管(OLED)。在图4中，像素PXL可以包括像素电路PXC和发光元件LD，并且发光元件LD可以是多个超小无机发光二极管，超小无机发光二极管具有其中生长有基于氮化物的半导体的结构并且小至微米级(或微米)至纳米级(或纳米)。
图3和图4示出了位于显示面板DP的显示区域DA的第i行(或像素行)和第j列(或像素列)中的像素PXL。
首先，参考图1至图3，像素PXL可以包括包含发光元件LD的发射单元EMU(或发光部分)和用于驱动发光元件LD的像素电路PXC。根据一些实施方式，发光元件LD可以是有机发光二极管(OLED)，但不限于此。
像素电路PXC可以电连接到相应像素PXL的扫描线Si、发射控制线Ei和数据线DLj。根据一些实施方式，像素电路PXC可以电连接到至少其它扫描线。例如，像素电路PXC可以电连接到第(i-1)扫描线Si-1和/或第(i+1)扫描线Si+1。此外，在一些实施方式中，像素电路PXC可以电连接到第一像素电源ELVDD和第二像素电源ELVSS以及初始化电源Vint。
像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1(或驱动晶体管)的一个电极(例如，其源电极)可以电连接到第一电力线PL1，第一像素电源ELVDD经由第五晶体管T5施加到第一电力线PL1，并且其另一电极(例如，其漏电极)可以经由第六晶体管T6电连接到发射单元EMU的发光元件LD。此外，第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制经由发光元件LD在第一像素电源ELVDD和第二像素电源ELVSS之间流动的驱动电流。
第二晶体管T2(或开关晶体管)可以电连接在与像素PXL电连接的数据线DLj和第一晶体管T1的源电极之间。此外，第二晶体管T2的栅电极可以电连接到与像素PXL电连接的扫描线Si。当从扫描线Si提供栅极导通电压(例如，低电压)的扫描信号时，第二晶体管T2可以导通以将数据线DLj电连接到第一晶体管T1的源电极。因此，当第二晶体管T2导通时，从数据线DLj提供的数据信号可以被传送到第一晶体管T1。
第三晶体管T3可以电连接在第一晶体管T1的漏电极和第一节点N1之间。此外，第三晶体管T3的栅电极可以电连接到扫描线Si。当从扫描线Si提供栅极导通电压的扫描信号时，第三晶体管T3可以导通以将第一晶体管T1的漏电极电连接到第一节点N1。
第四晶体管T4可以电连接在第一节点N1和被施加初始化电源Vint的初始化电力线IPL之间。第四晶体管T4的栅电极可以电连接到前一扫描线，例如第(i-1)扫描线Si-1。当栅极导通电压的扫描信号被提供给第(i-1)扫描线Si-1时，第四晶体管T4可以导通以将初始化电源Vint的电压传送到第一节点N1。这里，初始化电源Vint可以具有小于或等于数据信号的最低电压的电压。
第五晶体管T5可以电连接在第一晶体管T1和被施加第一像素电源ELVDD的第一电力线PL1之间。此外，第五晶体管T5的栅电极可以电连接到相应的发射控制线Ei。当栅极截止电压的发射控制信号被提供给发射控制线Ei时，第五晶体管T5可以截止，并且否则第五晶体管T5导通。
第六晶体管T6可以电连接在第一晶体管T1和发光元件LD之间。此外，第六晶体管T6的栅电极可以电连接到发射控制线Ei。当栅极截止电压的发射控制信号被提供给发射控制线Ei时，第六晶体管T6可以截止，并且否则第六晶体管T6导通。
第七晶体管T7可以电连接在发光元件LD和被施加初始化电源Vint的初始化电力线IPL之间。此外，第七晶体管T7的栅电极可以电连接到下一级中的扫描线中的一个，例如电连接到第(i+1)扫描线Si+1。当栅极导通电压的扫描信号被提供给第(i+1)扫描线Si+1时，第七晶体管T7可以导通以将初始化电源Vint的电压提供给发光元件LD。栅极导通电压的时序可以与施加到扫描线Si的第i扫描信号相同。
存储电容器Cst可以电连接在第一节点N1和被施加第一像素电源ELVDD的第一电力线PL1之间。存储电容器Cst可以存储数据信号和对应于第一晶体管T1的阈值电压的电压。
发光元件LD的第一电极AE(或阳极)可以经由第六晶体管T6电连接到第一晶体管T1，并且其第二电极CE(或阴极)可以电连接到被施加第二像素电源ELVSS的第二电力线PL2。包括上述第一电极AE、发光元件LD和第二电极CE的发射单元EMU发射与从第一晶体管T1提供的电流量对应的亮度(例如，设定或预定的亮度)的光。第一像素电源ELVDD的电压值可以设置为高于第二像素电源ELVSS的电压值，使得电流流过发光元件LD。
发光元件LD可以是例如有机发光二极管。发光元件LD可以发射红色、绿色和蓝色中的一种的光。然而，根据本公开的实施方式不限于此。
图3示出了其中像素电路PXC中包括的所有第一晶体管T1至第七晶体管T7是P型晶体管的实施方式，但根据本公开的实施方式不限于此。在一些实施方式中，所有第一晶体管T1至第七晶体管T7可以被改变为N型晶体管，或者其中的一些可以被改变为N型晶体管。
像素电路PXC的结构不限于图3中所示的实施方式。例如，当前已知的各种结构的像素电路PXC可以应用于像素PXL。
在下文中，将参考图4描述包括多个发光元件LD的每个像素PXL，该发光元件LD具有其中生长有基于氮化物的半导体的结构。
参考图1、图2和图4，像素PXL可以包括发射单元EMU(或发射部分)，其产生具有对应于数据信号的亮度的光。此外，像素PXL还可以选择性地包括用于驱动发射单元EMU的像素电路PXC。
在一些实施方式中，发射单元EMU可以包括电连接在被施加第一驱动电源VDD的电压的第一电力线PL1和被施加第二驱动电源VSS的电压的第二电力线PL2之间的至少一个发光元件LD。例如，发射单元EMU可以包括电连接在第一电极AE和第二电极CE之间的多个发光元件LD。根据一些实施方式，第一电极AE可以是阳极，并且第二电极CE可以是阴极。
包括在发射单元EMU中的发光元件LD中的每个可以包括由不同类型的半导体层形成的第一半导体层和第二半导体层、以及插置在它们之间的有源层。例如，发光元件LD中的每个可以被实现为其中第一半导体层、有源层和第二半导体层在一个方向上依次堆叠的发光堆叠体。这里，第一半导体层可以是N型半导体层，并且第二半导体层可以是P型半导体层。
包括在发射单元EMU中的发光元件LD可以包括通过第一电极AE电连接到第一驱动电源VDD的第一端部和通过第二电极CE电连接到第二驱动电源VSS的第二端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以设置为高电位电源，并且第二驱动电源VSS可以设置为低电位电源。在这种情况下，在像素PXL的发光周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电位差可以设置为等于或高于发光元件LD的阈值电压。
如上所述，电连接在被分别提供不同电位的电压的第一电极AE和第二电极CE之间的发光元件LD可以配置有效光源，并且可以实现像素PXL的发射单元EMU。
发光元件LD可以发射具有与通过像素电路PXC提供的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发射单元EMU提供对应于相应帧数据的灰度级值的驱动电流。提供给发射单元EMU的驱动电流可以在发光元件LD中流动。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发射单元EMU可以发射光。
像素电路PXC可以电连接到像素PXL的扫描线Si和数据线DLj。此外，像素电路PXC可以电连接到像素PXL的控制线CLi和感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1是用于控制施加到发射单元EMU的驱动电流的驱动晶体管，并且可以电连接在第一驱动电源VDD和发射单元EMU之间。具体地，第一晶体管T1的第一端子可以通过第一电力线PL1电连接到第一驱动电源VDD，第一晶体管T1的第二端子可以电连接到第二节点N2，并且第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以根据施加到第一节点N1的电压来控制通过第二节点N2从第一驱动电源VDD施加到发射单元EMU的驱动电流的量。根据一些实施方式，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极，但是本公开不限于此。在一些实施方式中，其第一端子可以是源电极，并且其第二端子可以是漏电极。
第二晶体管T2是响应于扫描信号选择像素PXL并激活像素PXL的开关晶体管，并且可以电连接在数据线DLj和第一节点N1之间。第二晶体管T2的第一端子可以电连接到数据线DLj，第二晶体管T2的第二端子可以电连接到第一节点N1，并且第二晶体管T2的栅电极可以电连接到扫描线Si。第二晶体管T2的第一端子和第二端子是不同的端子，并且例如，当第一端子是漏电极时，第二端子可以是源电极。
当从扫描线Si提供栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管T2可以导通以电连接数据线DLj和第一节点N1。第一节点N1是第二晶体管T2的第二端子电连接到第一晶体管T1的栅电极的点，并且第二晶体管T2可以向第一晶体管T1的栅电极传送数据信号。
第三晶体管T3将第一晶体管T1连接到感测线SENj，使得它可以通过感测线SENj获得感测信号，并且可以通过使用感测信号来检测除了第一晶体管T1的阈值电压之外的像素PXL的特性。关于像素PXL的特性的信息可以用于转换图像数据，使得可以补偿像素PXL之间的特性差异。
第三晶体管T3的第二端子可以电连接到第一晶体管T1的第二端子，第三晶体管T3的第一端子可以电连接到感测线SENj，并且第三晶体管T3的栅电极可以电连接到控制线CLi。此外，第三晶体管T3的第一端子可以电连接到初始化电源。第三晶体管T3是能够初始化第二节点N2的初始化晶体管，并且当从控制线CLi提供感测控制信号时，第三晶体管T3可以导通以将初始化电源的电压传送到第二节点N2。因此，可以初始化存储电容器Cst的电连接到第二节点N2的第二存储电极。
存储电容器Cst的第一存储电极可以电连接到第一节点N1，并且存储电容器Cst的第二存储电极可以电连接到第二节点N2。存储电容器Cst在一个帧周期期间用对应于提供给第一节点N1的数据信号的数据电压充电。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
在图4中，示出了其中配置发射单元EMU的发光元件LD全部并联电连接的实施方式，但不限于此。在一些实施方式中，发射单元EMU可以配置成包括至少一个串联级，该串联级包括彼此并联电连接的多个发光元件LD。
在图4中，示出了其中包括在像素电路PXC中的第一晶体管T1、第二晶体管T2和第三晶体管T3全部是N型晶体管的实施方式，但根据本公开的实施方式不限于此。根据一些实施方式，上述第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以被改变为P型晶体管。
可以应用于根据本公开的实施方式的像素PXL的结构不限于图3和图4中所示的实施方式，并且相应的像素PXL可以具有各种结构。
图5A和图5B示出了根据一些实施方式的像素PXL的示意性剖视图。
在图5A和图5B中，为了更好地理解和便于描述，衬底SUB的厚度方向被表示为第三方向DR3。
为方便起见，图5A仅示出了与图3中所示的第一晶体管T1至第七晶体管T7中的第一晶体管T1和第六晶体管T6中的每个对应的部分的剖视图，并且图5B仅示出了与图4中所示的第一晶体管T1、第二晶体管T2和第三晶体管T3中的第一晶体管T1对应的晶体管T。
下文中，将首先描述图5A中示出的像素PXL，并且随后将稍后描述图5B中示出的像素PXL。
参考图1至图3和图5A，像素PXL可以位于设置在衬底SUB中的像素区域PXA中。
像素PXL可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
像素电路层PCL和显示元件层DPL可以布置成在衬底SUB的一个表面上彼此重叠。例如，衬底SUB的显示区域DA可以包括布置在衬底SUB的一个表面上的像素电路层PCL以及布置在像素电路层PCL上的显示元件层DPL。然而，像素电路层PCL和显示元件层DPL在衬底SUB上的相互位置可以根据实施方式改变。当像素电路层PCL和显示元件层DPL设计成彼此重叠的单独的层时，充分地保证了用于在平面上形成像素电路PXC和发射单元EMU的每个布局空间，使得可以容易地实现高分辨率和高清晰度的显示装置。
衬底SUB可以包括透明绝缘材料以透射光。衬底SUB可以是刚性衬底或柔性衬底。
在像素电路层PCL的每个像素区域PXA中，可以布置配置相应像素PXL的像素电路PXC的电路元件(例如，晶体管T)和电连接到电路元件的信号线(例如，设定或预定的信号线)。此外，配置相应像素PXL的发射单元EMU的发光元件LD以及第一电极AE和第二电极CE可以布置在显示元件层DPL的每个像素区域PXA中。
除了电路元件和信号线之外，像素电路层PCL还可以包括至少一个绝缘层。例如，像素电路层PCL可以包括在衬底SUB上沿着第三方向DR3依次堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV和过孔层VIA。此外，像素电路层PCL可以包括位于上述绝缘层之间的导电层。例如，像素电路层PCL可以包括位于衬底SUB和缓冲层BFL之间的第一导电层CL1、位于栅极绝缘层GI上的第二导电层CL2、位于层间绝缘层ILD上的第三导电层CL3、以及位于钝化层PSV上的第四导电层CL4。
缓冲层BFL可以完全设置和/或形成在衬底SUB上。缓冲层BFL可以是位于衬底SUB上的像素电路层PCL的第一绝缘层。缓冲层BFL可以防止或减少杂质扩散到像素电路PXC中包括的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘膜。缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。缓冲层BFL可以设置为单层，但是也可以设置为至少双层的多层。当缓冲层BFL设置为多层时，其相应的层可以由相同的材料或不同的材料制成。根据衬底SUB的材料、工艺条件等，可以省略缓冲层BFL。
晶体管T可以包括控制发光元件LD的驱动电流的第一晶体管T1和电连接到发光元件LD的第六晶体管T6。
第一晶体管T1和第六晶体管T6中的每个可以包括有源图案(或半导体层)和与有源图案的一部分重叠的栅电极GE。这里，有源图案可以包括沟道区域CHA、第一接触区域SE和第二接触区域DE。
栅电极GE可以是设置和/或形成在栅极绝缘层GI上的第二导电层CL2。栅电极GE可以形成为具有选自由铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的单个或其混合物的单膜结构，或者为了降低布线电阻，它可以形成为具有作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双膜或多膜结构。
栅极绝缘层GI可以完全设置和/或形成在有源图案和缓冲层BFL上。栅极绝缘层GI可以是堆叠在衬底SUB上的像素电路层PCL的第二绝缘层。栅极绝缘层GI可以是包括无机材料的无机绝缘膜。例如，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施方式。在一些实施方式中，栅极绝缘层GI可以形成为包括有机材料的有机绝缘膜。栅极绝缘层GI可以设置为单层，并且可以设置为至少双层的多层。
有源图案可以由多晶硅、非晶硅、氧化物半导体等制成。沟道区域CHA、第一接触区域SE和第二接触区域DE可以由其中不掺杂杂质或掺杂杂质的半导体层形成。例如，第一接触区域SE和第二接触区域DE可以由掺杂有杂质的半导体层形成，并且沟道区域CHA可以由不掺杂杂质的半导体层形成。
第一晶体管T1和第六晶体管T6中的每个的沟道区域CHA可以是有源图案的与相应晶体管T的栅电极GE重叠的区域。例如，第一晶体管T1的沟道区域CHA可以是有源图案的与第一晶体管T1的栅电极GE重叠的区域，并且第六晶体管T6的沟道区域CHA可以是有源图案的与第六晶体管T6的栅电极GE重叠的区域。
第一晶体管T1和第六晶体管T6中的每个的第一接触区域SE可以电连接(或接触)到沟道区域CHA的一端。第一晶体管T1和第六晶体管T6中的每个的第一接触区域SE可以电连接到第一连接构件TE1。
第一连接构件TE1可以是设置和/或形成在层间绝缘层ILD上的第三导电层CL3。第一连接构件TE1可以通过依次穿透层间绝缘层ILD和栅极绝缘层GI的接触孔电连接和/或物理连接到第一晶体管T1和第六晶体管T6中的每个的第一接触区域SE。根据一些实施方式，电连接到第一晶体管T1的第一接触区域SE的第一连接构件TE1可以通过穿透位于层间绝缘层ILD上的钝化层PSV的接触孔电连接和/或物理连接到桥接图案BRP。
第一连接构件TE1可以包括与栅电极GE的材料相同的材料，或者可以包括选自作为栅电极GE的构成材料而示出的材料中的一种或多种材料。
层间绝缘层ILD可以完全设置和/或形成在栅电极GE和栅极绝缘层GI上。层间绝缘层ILD可以是堆叠在衬底SUB上的像素电路层PCL的第三绝缘层。层间绝缘层ILD可以包括与栅极绝缘层GI的材料相同的材料，或者可以包括选自作为栅极绝缘层GI的构成材料而示出的材料中的一种或多种材料。
桥接图案BRP可以是设置和/或形成在钝化层PSV上的第四导电层CL4。桥接图案BRP可以通过第一连接构件TE1电连接到第一晶体管T1的第一接触区域SE。此外，桥接图案BRP可以通过依次穿透钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔电连接和/或物理连接到底部金属层BML。底部金属层BML和第一晶体管T1的第一接触区域SE可以通过桥接图案BRP和第一连接构件TE1电连接。
底部金属层BML可以是位于衬底SUB上的导电层中的第一导电层CL1。例如，底部金属层BML可以是位于衬底SUB和缓冲层BFL之间的第一导电层CL1。底部金属层BML可以电连接到第一晶体管T1以扩展提供给第一晶体管T1的栅电极GE的电压(例如，设定或预定的电压)的驱动范围。例如，底部金属层BML可以电连接到第一晶体管T1的第一接触区域SE以稳定第一晶体管T1的沟道区域CHA。此外，当底部金属层BML电连接到第一晶体管T1的第一接触区域SE时，可以防止或减少底部金属层BML的浮置。
第一晶体管T1和第六晶体管T6中的每个的第二接触区域DE可以电连接(或接触)到相应晶体管T的沟道区域CHA的另一端。例如，第一晶体管T1的第二接触区域DE可以电连接到第一晶体管T1的沟道区域CHA的另一端，并且第六晶体管T6的第二接触区域DE可以电连接到第六晶体管T6的沟道区域CHA的另一端。此外，第一晶体管T1和第六晶体管T6中的每个的第二接触区域DE可以电连接(或接触)到第二连接构件TE2。
第二连接构件TE2可以是设置和/或形成在层间绝缘层ILD上的第三导电层CL3。第二连接构件TE2可以通过穿透层间绝缘层ILD和栅极绝缘层GI的接触孔电连接和/或物理连接到第一晶体管T1和第六晶体管T6中的每个的第二接触区域DE。
根据一些实施方式，电连接到第六晶体管T6的第二接触区域DE的第二连接构件TE2可以通过依次穿透过孔层VIA和钝化层PSV的接触部分CNT电连接和/或物理连接到显示元件层DPL的一些组件。第二连接构件TE2可以是用于电连接像素电路层PCL的第六晶体管T6和显示元件层DPL的一些组件的介质。
在上述实施方式中，已经描述了其中第一晶体管T1和第六晶体管T6中的每个是具有顶栅结构的薄膜晶体管的情况作为示例，但是根据本公开的实施方式不限于此，并且第一晶体管T1和第六晶体管T6中的每个的结构可以进行各种改变。
钝化层PSV可以设置和/或形成在第一晶体管T1和第六晶体管T6以及第一连接构件TE1和第二连接构件TE2上。
钝化层PSV(或保护层)可以完全设置和/或形成在第一连接构件TE1和第二连接构件TE2以及层间绝缘层ILD上。钝化层PSV可以是堆叠在衬底SUB上的像素电路层PCL的第四绝缘层。钝化层PSV可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。无机绝缘膜可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在一些实施方式中，钝化层PSV可以包括与层间绝缘层ILD相同的材料，但不限于此。钝化层PSV可以设置为单层，但是也可以设置为至少双层的多层。
过孔层VIA可以设置和/或形成在第四导电层CL4(例如，桥接图案BRP)上。
过孔层VIA可以包括有机绝缘膜、无机绝缘膜或位于无机绝缘膜上的有机绝缘膜。无机绝缘膜可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
过孔层VIA可以包括与钝化层PSV的暴露电连接到第六晶体管T6的第二连接构件TE2的接触部分CNT对应的接触部分CNT。
显示元件层DPL可以设置和/或形成在过孔层VIA上。
显示元件层DPL可以包括位于过孔层VIA上并发射光的发光元件LD。发光元件LD可以包括第一电极AE和第二电极CE、以及设置在两个电极AE和CE之间的发射层EML。在这种情况下，第一电极AE和第二电极CE中的一个可以是阳极，并且其另一个可以是阴极。当发光元件LD是顶部发光型有机发光二极管时，第一电极AE可以是反射电极，并且第二电极CE可以是透射电极。在下文中，将描述其中发光元件LD是顶部发光类型的有机发光二极管且第一电极AE是阳极的情况作为示例。
第一电极AE可以通过穿过过孔层VIA和钝化层PSV的接触部分CNT以及第二连接构件TE2电连接到第六晶体管T6。第一电极AE可以包括能够反射光的反射膜或位于反射膜上方或下方的透明导电膜。例如，第一电极AE可以形成为多膜，其包括由氧化铟锡(ITO)制成的下部透明导电膜、位于下部透明导电膜上并由Ag制成的反射膜、以及位于反射膜上并由氧化铟锡(ITO)制成的上部透明导电膜。透明导电膜和反射膜中的至少一个可以电连接到晶体管T。
显示元件层DPL还可以包括设置有开口的堤部BNK，该开口暴露第一电极AE(例如，第一电极AE的上表面)的一部分。堤部BNK可以具有限定(或分割)像素PXL和与其相邻的像素PXL中的每个的像素区域PXA或发光区域的结构，并且例如，它可以是像素限定膜。堤部BNK可以包括包含无机材料的无机绝缘膜或包含有机材料的有机绝缘膜。例如，堤部BNK可以形成为由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等制成的有机绝缘膜。然而，堤部BNK的材料不限于上述实施方式。
发射层EML可以位于与堤部BNK的开口对应的区域中。例如，发射层EML可以位于暴露的第一电极AE的一个表面上。发射层EML可以包括至少一个光产生层。
由光产生层产生的光的颜色可以是红色、绿色、蓝色和白色中的一种，但不限于此。例如，由发射层EML的光产生层产生的光的颜色可以是品红色、青色和黄色中的一种。
在一些实施方式中，发射层EML还可以附加地包括用于注入空穴的空穴注入层、用于通过具有优异的空穴传输和阻挡未在光产生层中结合的电子的移动来增加空穴和电子之间复合的机会的空穴传输层、用于阻挡未在光产生层中结合的空穴的移动的空穴阻挡层、用于将电子平稳地传输到光产生层的电子传输层、以及用于注入电子的电子注入层。空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层可以是对应于发光区域的图案化层或公共地提供给相邻的发光区域的公共膜。空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层可以位于光产生层上方和/或下方。
第二电极CE可以设置和/或形成在发射层EML上。
第二电极CE可以是公共地设置在像素PXL和与其相邻的像素PXL中的公共膜，但不限于此。第二电极CE是透射电极，并且可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的导电氧化物以及诸如聚(3,4-乙撑二氧噻吩)(PEDOT)的导电聚合物。
薄膜封装层TFE可以设置和/或形成在第二电极CE上。
薄膜封装层TFE可以形成为单膜，并且它可以形成为多膜。薄膜封装层TFE可以包括覆盖发光元件LD的多个绝缘膜。具体地，薄膜封装层TFE可以包括至少一个无机膜和至少一个有机膜。例如，薄膜封装层TFE可以具有其中无机膜和有机膜交替堆叠的结构。在一些实施方式中，薄膜封装层TFE可以是位于发光元件LD上并通过密封剂接合到衬底SUB的封装衬底。
在上述实施方式中，已经作为示例描述了显示元件层DPL包括由包括第一电极AE、发射层EML和第二电极CE的顶部发射型有机发光二极管配置的发光元件LD，但是根据本公开的实施方式不限于此。
根据一些实施方式，如图5B中所示，显示元件层DPL可以包括形成为其中生长有基于氮化物的半导体的结构的小至纳米级至微米级的超小无机发光元件LD(或发光二极管)中的至少一个。
在下文中，将更详细地描述图5B中所示的像素PXL。
参考图1、图2、图4和图5B，像素电路层PCL可以包括第一晶体管T1、桥接图案BRP、底部金属层BML和电力线(例如，设定或预定的电力线)。
第一晶体管T1可以包括有源图案和与有源图案的一部分重叠的栅电极GE。因为第一晶体管T1与参考图5A描述的第一晶体管T1相同或基本上相似，所以可以省略对其的一些详细描述。
第一晶体管T1可以通过桥接图案BRP电连接到底部金属层BML。
桥接图案BRP是设置和/或形成在钝化层PSV上的第四导电层CL4，并且可以与参考图5A描述的桥接图案BRP基本上相似。
底部金属层BML是设置和/或形成在衬底SUB上的第一导电层CL1，并且可以具有与参考图5A描述的底部金属层BML基本上相似的配置。
电力线(例如，设定或预定的电力线)可以包括例如第二电力线PL2。第二电力线PL2可以是设置和/或形成在钝化层PSV上的第四导电层CL4。第二电力线PL2可以设置在与桥接图案BRP相同的层上。然而，本公开不限于此，并且第二电力线PL2在像素电路层PCL中的位置可以进行各种改变。参考图4描述的第二驱动电源VSS的电压可以施加到第二电力线PL2。第二电力线PL2可以包括导电材料(或物质)。例如，第二电力线PL2可以形成为具有选自由铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的单个或其混合物的单层(或单膜)结构，或者为了降低布线电阻，它可以形成为具有作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层(或双膜)或多层(或多膜)结构。例如，第二电力线PL2可以由以钛(Ti)/铜(Cu)的顺序堆叠的双层(或双膜)形成。
尽管在图5A和图5B中的每个中没有直接示出，但是像素电路层PCL还可以包括参考图3和图4描述的第一电力线PL1。在一些实施方式中，参考图3描述的第一像素电源ELVDD的电压或参考图4描述的第一驱动电源VDD的电压可以施加到第一电力线PL1。
显示元件层DPL可以设置和/或形成在像素电路层PCL上。
显示元件层DPL可以包括堤部图案BNKP、堤部BNK、第一对准电极ALE1和第二对准电极ALE2、第一电极AE和第二电极CE、第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4。这里，发光元件LD可以具有与参考图4描述的每个发光元件LD相同的配置，并且可以代替多个发光元件LD中的每个。
堤部图案BNKP可以设置和/或形成在过孔层VIA上，并且可以位于其中从像素PXL发射光的发光区域中。堤部图案BNKP可以支承第一对准电极ALE1和第二对准电极ALE2中的每个，用于改变第一对准电极ALE1和第二对准电极ALE2中的每个的表面轮廓(或形状)，以便在显示面板DP(或显示装置DD)的图像显示方向上引导从发光元件LD发射的光。堤部图案BNKP可以包括包含无机材料的无机绝缘膜或包含有机材料的有机绝缘膜。在一些实施方式中，堤部图案BNKP可以包括单膜的有机绝缘膜和/或单层的无机绝缘膜，但不限于此。在一些实施方式中，堤部图案BNKP可以设置成其中至少一个有机绝缘膜和至少一个无机绝缘膜堆叠的多层结构。然而，堤部图案BNKP的材料不限于上述示例，并且在一些实施方式中，堤部图案BNKP可以包括导电材料。
堤部BNK可以围绕像素PXL的外围区域(例如，其中不发射光的非发光区域)的至少一侧。堤部BNK可以是限定发光区域的像素限定膜或坝结构，其中在向像素PXL提供发光元件LD的工艺中将在发光区域中提供发光元件LD。例如，当像素PXL的发光区域被堤部BNK分割时，包括目标量和/或类型的发光元件LD的混合溶液(例如，油墨)可以被提供给发光区域(或被注入到发光区域中)。堤部BNK可以配置成包括至少一种光阻挡材料和/或反射材料，以防止或减少在像素PXL和与其相邻的像素PXL之间发生的光泄漏的情况。在一些实施方式中，堤部BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但不限于此。根据一些实施方式，反射材料层可以单独设置和/或形成在堤部BNK上，以进一步提高从像素PXL发射的光的效率。
根据一些实施方式，堤部BNK可以具有与参考图5A描述的堤部BNK相同的配置。
第一对准电极ALE1和第二对准电极ALE2中的每个可以设置和/或形成在堤部图案BNKP上，以具有对应于堤部图案BNKP的形状的表面轮廓。第一对准电极ALE1和第二对准电极ALE2中的每个可以由具有恒定反射率的材料制成，以便在显示面板DP(或显示装置DD)的图像显示方向上引导从发光元件LD发射的光。
例如，第一对准电极ALE1和第二对准电极ALE2中的每个可以由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可以包括不透明金属，其配置成在显示面板DP(或显示装置DD)的图像显示方向上反射由发光元件LD发射的光。不透明金属可以包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金。在一些实施方式中，第一对准电极ALE1和第二对准电极ALE2中的每个可以包括透明导电材料(或物质)。当第一对准电极ALE1和第二对准电极ALE2包括透明导电材料(或物质)时，可以添加由不透明金属制成的单独的导电层，用于在显示面板DP(或显示装置DD)的图像显示方向上反射从发光元件LD发射的光。然而，第一对准电极ALE1和第二对准电极ALE2的材料不限于上述材料。
第一对准电极ALE1可以通过穿过过孔层VIA和钝化层PSV的第一接触部分CNT1以及第二连接构件TE2电连接到晶体管T，并且第二对准电极ALE2可以通过穿过过孔层VIA的第二接触部分CNT2电连接到第二电力线PL2。
发光元件LD可以布置在第一对准电极ALE1和第二对准电极ALE2之间，并且可以分别电连接到第一对准电极ALE1和第二对准电极ALE2。发光元件LD可以发射有色光和白光中的一种。发光元件LD可以设置成喷射到要注入到像素PXL中的混合溶液中的形式。发光元件LD可以包括其中第一半导体层11、有源层12和第二半导体层13沿着一个方向依次堆叠的发光堆叠图案。此外，发光元件LD可以包括围绕发光堆叠图案的外圆周表面的绝缘膜。
根据一些实施方式，第一半导体层11可以包括至少一个N型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种的半导体材料，并且可以是掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂(或N型掺杂剂)的N型半导体层。有源层12位于第一半导体层11上，并且可以形成为具有单量子阱或多量子阱(MQW)结构。第二半导体层13位于有源层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个P型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或P型掺杂剂)的P型半导体层。
发光元件LD可以与挥发性溶剂混合，并且然后通过喷墨印刷方法或狭缝涂布方法注入到(或提供到)像素区域PXA中。在这种情况下，当施加对应于第一对准电极ALE1和第二对准电极ALE2中的每个的对准信号时，可以在第一对准电极ALE1和第二对准电极ALE2之间形成电场。因此，发光元件LD可以在第一对准电极ALE1和第二对准电极ALE2之间对准。
发光元件LD可以设置和/或形成在第一绝缘层INS1上。
第一绝缘层INS1可以设置和/或形成在第一对准电极ALE1和第二对准电极ALE2中的每个和过孔层VIA上。第一绝缘层INS1可以通过填充发光元件LD和过孔层VIA之间的空间来稳定地支承发光元件LD。第一绝缘层INS1可以包括由无机材料制成的无机绝缘膜或由有机材料制成的有机绝缘膜。第一绝缘层INS1可以被部分地打开以分别暴露第一对准电极ALE1的一部分和第二对准电极ALE2的一部分。
第二绝缘层INS2可以设置和/或形成在发光元件LD上。第二绝缘层INS2可以设置和/或形成在发光元件LD上以覆盖发光元件LD的上表面的一部分，并且可以将发光元件LD的相应端部暴露于外部。第二绝缘层INS2还可以固定发光元件LD。
第一电极AE和第二电极CE可以布置成在发光元件LD上的第二绝缘层INS2上彼此间隔开。
第一电极AE可以形成在第一对准电极ALE1和发光元件LD的一端上，以电连接到发光元件LD的一端。第一电极AE可以直接接触通过去除第一绝缘层INS1的一部分而暴露的第一对准电极ALE1，以电连接和/或物理连接到第一对准电极ALE1。根据一些实施方式，第一电极AE可以是阳极。
第二电极CE可以形成在第二对准电极ALE2和发光元件LD的另一端上，以电连接到发光元件LD的另一端。第二电极CE可以直接接触通过去除第一绝缘层INS1的另一部分而暴露的第二对准电极ALE2，以电连接和/或物理连接到第二对准电极ALE2。根据一些实施方式，第二电极CE可以是阴极。
第一电极AE和第二电极CE可以由各种透明导电材料制成，以允许从发光元件LD发射的光无损耗地指向显示装置DD的图像显示方向。
根据一些实施方式，第一电极AE和第二电极CE可以设置在不同的层中。在这种情况下，第三绝缘层INS3可以设置和/或形成在第一电极AE和第二电极CE之间。第三绝缘层INS3可以位于第一电极AE上以覆盖第一电极AE(或防止或减少第一电极AE暴露于外部)，以防止或减少第一电极AE的腐蚀。第三绝缘层INS3可以包括由无机材料制成的无机绝缘膜或由有机材料制成的有机绝缘膜。
第四绝缘层INS4可以设置和/或形成在第一电极AE和第二电极CE上。第四绝缘层INS4可以是包括无机材料的无机膜(或无机绝缘膜)或包括有机材料的有机膜(或有机绝缘膜)。例如，第四绝缘层INS4可以具有其中至少一个无机膜和至少一个有机膜交替堆叠的结构。第四绝缘层INS4可以完全覆盖显示元件层DPL，以阻挡来自外部的湿气或水分被引入到包括发光元件LD的显示元件层DPL中。
图6示出了图2的区域EA1的示意性放大俯视平面图，图7示出了包括在图6的区域EA1中的构成元件的示意性立体图，图8和图9示出了沿着图6的线I-I’截取的剖视图，图10示出了图2的区域EA2的示意性放大俯视平面图，图11示出了包括在图10的区域EA2中的构成元件的示意性立体图，图12和图13示出了沿着图10的线II-II’截取的剖视图，以及图14示出了沿着图10的线III-III’截取的剖视图。
图8和图9示出了关于第一焊盘PD1的位置的不同实施方式。例如，图8示出了其中第一焊盘PD1是位于层间绝缘层ILD上的第三导电层CL3的实施方式，以及图9示出了其中第一焊盘PD1是位于栅极绝缘层GI上的第二导电层CL2的实施方式。
图12和图13示出了关于第二焊盘PD2的位置的不同实施方式。例如，图12示出了其中第二焊盘PD2是位于层间绝缘层ILD上的第三导电层CL3的实施方式，以及图13示出了其中第二焊盘PD2是位于栅极绝缘层GI上的第二导电层CL2的实施方式。
在描述实施方式时，“形成和/或设置在相同的层中”可以意指其在相同的工艺中形成，且“形成和/或设置在不同的层中”可以意指其在不同的工艺中形成。
图8、图9和图12至图14简化并示出了位于非显示区域NDA中的一些构成元件，诸如示出了仅作为单层(或单膜)电极的每个电极和仅作为单层(或单膜)绝缘层的每个绝缘层，但是本公开不限于此。
此外，在图6至图14中，为了更好地理解和便于描述，在平面图中水平方向由第一方向DR1表示，在平面图中竖直方向由第二方向DR2表示，并且在平面图中衬底SUB的厚度方向由第三方向DR3表示。
参考图1至图14，扇出线LP和焊盘部分PDP可以位于显示面板DP(或显示装置DD)的非显示区域NDA中。
扇出线LP可以位于扇出区域FTA中，并且包括在焊盘部分PDP中的焊盘PD可以位于焊盘区域PDA中。
扇出线LP中的每个可以具有其中位于不同的层上的第一子线、第二子线和第三子线依次堆叠的多层堆叠结构。例如，第一扇出线LP1可以具有其中第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c堆叠的多层堆叠结构。此外，第二扇出线LP2可以具有其中第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c堆叠的多层堆叠结构。
在下文中，为了方便起见，参考图6至图9，将首先描述第一扇出线LP1，并且然后，将参考图10至图14描述第二扇出线LP2。
参考图6至图9，第一扇出线LP1可以包括第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c。
第(1-1)子线LP1a可以是位于衬底SUB和缓冲层BFL之间的第一导电层CL1，并且第(1-2)子线LP1b可以是位于栅极绝缘层GI上的第二导电层CL2，并且第(1-3)子线LP1c可以是位于层间绝缘层ILD上的第三导电层CL3。
第(1-1)子线LP1a设置和/或形成在与位于像素区域PXA中的底部金属层BML相同的层上，并且可以包括与底部金属层BML相同的材料。第(1-1)子线LP1a和底部金属层BML可以通过相同的工艺形成。
第(1-2)子线LP1b设置和/或形成在与位于像素区域PXA中的栅电极GE相同的层上，并且可以包括与栅电极GE相同的材料。第(1-2)子线LP1b和栅电极GE可以通过相同的工艺形成。
第(1-3)子线LP1c设置和/或形成在与位于像素区域PXA中的第一连接构件TE1和第二连接构件TE2相同的层上，并且可以包括与第一连接构件TE1和第二连接构件TE2相同的材料。第(1-3)子线LP1c以及第一连接构件TE1和第二连接构件TE2可以通过相同的工艺形成。
包括第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c的第一扇出线LP1可以电连接和/或物理连接到第一焊盘PD1。此外，包括第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c的第一扇出线LP1可以电连接和/或物理连接到位于显示区域DA中的相应像素PXL的数据线DL。
第一焊盘PD1可以电连接和/或物理连接到第(1-1)子线LP1a。如图8中所示，第一焊盘PD1可以是位于层间绝缘层ILD上的第三导电层CL3。在这种情况下，第一焊盘PD1设置和/或形成在与第(1-3)子线LP1c相同的层上，并且可以包括与第(1-3)子线LP1c相同的材料。如图8中所示，位于层间绝缘层ILD上的第一焊盘PD1可以电连接到电路板FPCB。第一焊盘PD1的至少一部分可以暴露而不被钝化层PSV、过孔层VIA、堤部BNK和薄膜封装层TFE覆盖。暴露的第一焊盘PD1可以通过导电粘合构件ACF电连接到电路板FPCB。
电路板FPCB可以包括电连接到焊盘部分PDP的焊盘PD的第三焊盘PD3。例如，电路板FPCB可以包括电连接到第一焊盘PD1的至少一个第三焊盘PD3。第三焊盘PD3可以位于电路板FPCB的基础层BSL上。
导电粘合构件ACF可以包括形成在具有粘合特性的粘合膜PF中的导电颗粒PI。导电颗粒PI可以电连接焊盘部分PDP的第一焊盘PD1和电路板FPCB的第三焊盘PD3。因此，从安装在电路板FPCB上的驱动器DIC传送到第三焊盘PD3的信号(例如，数据信号)可以通过导电粘合构件ACF传送到焊盘部分PDP的第一焊盘PD1，以传送到与第一扇出线LP1对应的像素PXL的数据线DL。
在一些实施方式中，第一焊盘PD1可以是位于栅极绝缘层GI上的第二导电层CL2，如图9中所示。在这种情况下，第一焊盘PD1设置和/或形成在与第(1-2)子线LP1b相同的层上，并且可以包括与第(1-2)子线LP1b相同的材料。如图9中所示，位于栅极绝缘层GI上的第一焊盘PD1可以电连接到电路板FPCB。第一焊盘PD1的至少一部分可以暴露而不被层间绝缘层ILD、钝化层PSV、过孔层VIA、堤部BNK和薄膜封装层TFE覆盖。暴露的第一焊盘PD1可以通过导电粘合构件ACF电连接到电路板FPCB的相应的第三焊盘PD3。
根据一些实施方式，第(1-1)子线LP1a的一端可以通过第三接触孔CH3电连接和/或物理连接到第一焊盘PD1。例如，如图8中所示，第(1-1)子线LP1a的一端可以通过依次穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的第三接触孔CH3电连接和/或物理连接到第一焊盘PD1。在一些实施方式中，如图9中所示，当第一焊盘PD1是第二导电层CL2时，第(1-1)子线LP1a的一端可以通过依次穿透缓冲层BFL和栅极绝缘层GI的第三接触孔CH3电连接和/或物理连接到第一焊盘PD1。
第(1-1)子线LP1a的另一端可以通过第一接触孔CH1电连接和/或物理连接到第(1-2)子线LP1b。例如，如图8和图9中所示，第(1-1)子线LP1a的另一端可以通过依次穿透缓冲层BFL和栅极绝缘层GI的第一接触孔CH1电连接和/或物理连接到第(1-2)子线LP1b。
第(1-2)子线LP1b的一端可以通过第一接触孔CH1电连接和/或物理连接到第(1-1)子线LP1a。
第(1-2)子线LP1b的另一端可以通过第二接触孔CH2电连接和/或物理连接到第(1-3)子线LP1c。例如，如图8和图9中所示，第(1-2)子线LP1b的另一端可以通过穿透层间绝缘层ILD的第二接触孔CH2电连接和/或物理连接到第(1-3)子线LP1c。
根据一些实施方式，第(1-3)子线LP1c的一端可以通过第二接触孔CH2电连接和/或物理连接到第(1-2)子线LP1b。第(1-3)子线LP1c的另一端可以电连接和/或物理连接到相应像素PXL的数据线DL。数据线DL可以是设置和/或形成在层间绝缘层ILD上的第三导电层CL3。在这种情况下，第(1-3)子线LP1c可以与数据线DL整体地形成，并且可以被认为是数据线DL的一区域。
当在平面图中观察时，第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c中的每个可以在倾斜于第一方向DR1(或第二方向DR2)的倾斜方向上延伸。因此，第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c中的每个可以配置第一扇出线LP1的倾斜部分。
根据一些实施方式，第(1-2)子线LP1b可以通过第一接触孔CH1直接接触第(1-1)子线LP1a，以电连接到第(1-1)子线LP1a。第(1-3)子线LP1c可以通过第二接触孔CH2直接接触第(1-2)子线LP1b，以电连接到第(1-2)子线LP1b。此外，如图8和图9中所示，第一焊盘PD1通过第三接触孔CH3直接接触第(1-1)子线LP1a，以电连接到第(1-1)子线LP1a。
当从驱动器DIC向第一焊盘PD1施加信号(例如，设定或预定的信号)(例如，数据信号)时，该信号可以通过第一焊盘PD1、第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c传送到相应像素PXL的数据线DL。
在第一扇出线LP1中，第(1-1)子线LP1a的在延伸方向上的长度L1(下文中称为“第一长度L1”)、第(1-2)子线LP1b的在延伸方向上的长度L2(下文中称为“第二长度L2”)、以及第(1-3)子线LP1c的在延伸方向上的长度L3(下文中称为“第三长度L3”)可以彼此不同，但是本公开不限于此。在一些实施方式中，在第一扇出线LP1中，第(1-1)子线LP1a的第一长度L1、第(1-2)子线LP1b的第二长度L2和第(1-3)子线LP1c的第三长度L3可以彼此相等。此外，根据一些实施方式，在第一扇出线LP1中，第(1-1)子线LP1a的第一长度L1、第(1-2)子线LP1b的第二长度L2和第(1-3)子线LP1c的第三长度L3中的至少两个可以相同，但本公开不限于此。
第(1-1)子线LP1a的宽度(例如，在与第(1-1)子线LP1a的延伸方向交叉的方向上的宽度)、第(1-2)子线LP1b的宽度(例如，在与第(1-2)子线LP1b的延伸方向交叉的方向上的宽度)、以及第(1-3)子线LP1c的宽度(例如，在与第(1-3)子线LP1c的延伸方向交叉的方向上的宽度)可以彼此不同，但不限于此。在一些实施方式中，第(1-1)子线LP1a的宽度、第(1-2)子线LP1b的宽度和第(1-3)子线LP1c的宽度可以彼此相同。
根据一些实施方式，第(1-1)子线LP1a的宽度和/或第一长度L1、第(1-2)子线LP1b的宽度和/或第二长度L2、以及第(1-3)子线LP1c的宽度和/或第三长度L3可以在其中位于扇出区域FTA中的扇出线LP具有相同的布线长度L和相同的布线电阻的范围内进行各种改变。第一扇出线LP1的通过将第(1-1)子线LP1a的第一长度L1、第(1-2)子线LP1b的第二长度L2和第(1-3)子线LP1c的第三长度L3全部相加的布线长度L可以与第二扇出线LP2的布线长度L相同或基本上相似。此外，第一扇出线LP1的布线电阻可以与第二扇出线LP2的布线电阻相同。
第一接触孔CH1、第二接触孔CH2和第三接触孔CH3可以定位成在扇出区域FTA中彼此不对应。例如，第一接触孔CH1可以定位成在扇出区域FTA中不与第二接触孔CH2和第三接触孔CH3对应，第二接触孔CH2可以定位成在扇出区域FTA中不与第一接触孔CH1和第三接触孔CH3对应，并且第三接触孔CH3可以定位成在扇出区域FTA中不与第一接触孔CH1和第二接触孔CH2对应。.
第一接触孔CH1、第二接触孔CH2和第三接触孔CH3在非显示区域NDA中的位置中的每个可以对应于其中直接接触并且彼此电连接的第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c以及第一焊盘PD1中的两个彼此重叠的区域OVA。
在非显示区域NDA中，第三接触孔CH3可以定位成对应于其中第(1-1)子线LP1a的一端和第一焊盘PD1彼此重叠的重叠区域OVA1(下文中称为“第(1-1)重叠区域”)。此外，在非显示区域NDA中，第一接触孔CH1可以定位成对应于其中第(1-1)子线LP1a的另一端和第(1-2)子线LP1b的一端彼此重叠的重叠区域OVA2(下文中称为“第(2-1)重叠区域”)。另外，在非显示区域NDA中，第二接触孔CH2可以定位成对应于其中第(1-2)子线LP1b的另一端和第(1-3)子线LP1c的一端彼此重叠的重叠区域OVA3(下文中称为“第(3-1)重叠区域”)。
第(1-1)重叠区域OVA1的尺寸、第(2-1)重叠区域OVA2的尺寸以及第(3-1)重叠区域OVA3的尺寸可以彼此不同，但不限于此。
在下文中，将参考图10至图14描述包括在第二扇出线LP2中的第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c。
参考图2和图10至图14，第二扇出线LP2可以包括第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c。
第(2-1)子线LP2a可以是位于衬底SUB和缓冲层BFL之间的第一导电层CL1，并且第(2-2)子线LP2b可以是位于栅极绝缘层GI上的第二导电层CL2，并且第(2-3)子线LP2c可以是位于层间绝缘层ILD上的第三导电层CL3。
第(2-1)子线LP2a设置和/或形成在与第(1-1)子线LP1a和位于像素区域PXA中的底部金属层BML相同的层上，并且可以包括与底部金属层BML和第(1-1)子线LP1a相同的材料。第(2-1)子线LP2a、底部金属层BML和第(1-1)子线LP1a可以通过相同的工艺形成。
第(2-2)子线LP2b设置和/或形成在与第(1-2)子线LP1b和位于像素区域PXA中的栅电极GE相同的层上，并且可以包括与栅电极GE和第(1-2)子线LP1b相同的材料。第(2-2)子线LP2b、栅电极GE和第(1-2)子线LP1b可以通过相同的工艺形成。
第(2-3)子线LP2c设置和/或形成在与第(1-3)子线LP1c和位于像素区域PXA中的第一连接构件TE1和第二连接构件TE2相同的层上，并且可以包括与第一连接构件TE1和第二连接构件TE2以及第(1-3)子线LP1c相同的材料。
包括第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c的第二扇出线LP2可以电连接和/或物理连接到第二焊盘PD2。此外，包括第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c的第二扇出线LP2可以电连接和/或物理连接到位于显示区域DA中的相应像素PXL的数据线DL。
第二焊盘PD2可以电连接和/或物理连接到第(2-1)子线LP2a。如图12中所示，第二焊盘PD2可以是位于层间绝缘层ILD上的第三导电层CL3。在这种情况下，第二焊盘PD2设置和/或形成在与第(2-3)子线LP2c相同的层上，并且可以包括与第(2-3)子线LP2c相同的材料。如图12中所示，位于层间绝缘层ILD上的第二焊盘PD2可以电连接到电路板FPCB。第二焊盘PD2的至少一部分可以暴露而不被钝化层PSV、过孔层VIA、堤部BNK和薄膜封装层TFE覆盖。暴露的第二焊盘PD2可以通过导电粘合构件ACF电连接到电路板FPCB。导电粘合构件ACF可以是参考图8描述的导电粘合构件ACF。
电路板FPCB可以包括电连接到第二焊盘PD2的至少一个第三焊盘PD3。第三焊盘PD3可以位于电路板FPCB的基础层BSL上。从安装在电路板FPCB上的驱动器DIC传送到第三焊盘PD3的信号(例如，数据信号)可以通过导电粘合构件ACF传送到焊盘部分PDP的第二焊盘PD2，以传送到与第二扇出线LP2对应的像素PXL的数据线DL。
在一些实施方式中，第二焊盘PD2可以是位于栅极绝缘层GI上的第二导电层CL2，如图13中所示。在这种情况下，第二焊盘PD2设置和/或形成在与第(2-2)子线LP2b相同的层上，并且可以包括与第(2-2)子线LP2b相同的材料。如图13中所示，位于栅极绝缘层GI上的第二焊盘PD2可以电连接到电路板FPCB。第二焊盘PD2的至少一部分可以暴露而不被层间绝缘层ILD、钝化层PSV、过孔层VIA、堤部BNK和薄膜封装层TFE覆盖。暴露的第二焊盘PD2可以通过导电粘合构件ACF电连接到电路板FPCB的相应的第三焊盘PD3。
根据一些实施方式，第(2-1)子线LP2a的一端可以通过第六接触孔CH6电连接和/或物理连接到第二焊盘PD2。例如，如图12中所示，第(2-1)子线LP2a的一端可以通过依次穿过缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD的第六接触孔CH6电连接和/或物理连接到第二焊盘PD2。在一些实施方式中，如图13中所示，当第二焊盘PD2是第二导电层CL2时，第(2-1)子线LP2a的一端可以通过依次穿透缓冲层BFL和栅极绝缘层GI的第六接触孔CH6电连接和/或物理连接到第二焊盘PD2。
第(2-1)子线LP2a的另一端可以通过第四接触孔CH4电连接和/或物理连接到第(2-2)子线LP2b。例如，如图12和图13中所示，第(2-1)子线LP2a的另一端可以通过依次穿透缓冲层BFL和栅极绝缘层GI的第四接触孔CH4电连接和/或物理连接到第(2-2)子线LP2b。
第(2-2)子线LP2b的一端可以通过第四接触孔CH4电连接和/或物理连接到第(2-1)子线LP2a。
第(2-2)子线LP2b的另一端可以通过第五接触孔CH5电连接和/或物理连接到第(2-3)子线LP2c。例如，如图12和图13中所示，第(2-2)子线LP2b的另一端可以通过穿透层间绝缘层ILD的第五接触孔CH5电连接和/或物理连接到第(2-3)子线LP2c。
根据一些实施方式，第(2-3)子线LP2c的一端可以通过第五接触孔CH5电连接和/或物理连接到第(2-2)子线LP2b。第(2-3)子线LP2c的另一端可以电连接和/或物理连接到相应像素PXL的数据线DL。数据线DL可以是设置和/或形成在层间绝缘层ILD上的第三导电层CL3。在这种情况下，第(2-3)子线LP2c可以与数据线DL整体地形成，并且可以被认为是数据线DL的一区域。
第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c中的每个可以在平行于第二方向DR2的方向上延伸。因此，第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c中的每个可以配置第二扇出线LP2的直线部分。
根据一些实施方式，第(2-2)子线LP2b可以通过第四接触孔CH4直接接触第(2-1)子线LP2a，以电连接到第(2-1)子线LP2a。第(2-3)子线LP2c可以通过第五接触孔CH5直接接触第(2-2)子线LP2b，以电连接到第(2-2)子线LP2b。此外，第二焊盘PD2可以通过第六接触孔CH6直接接触第(2-1)子线LP2a，以电连接到第(2-1)子线LP2a。上述第二焊盘PD2、第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c可以彼此电连接。
当从驱动器DIC向第二焊盘PD2施加信号(例如，设定或预定的信号)(例如，数据信号)时，该信号可以通过第二焊盘PD2、第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c传送到相应像素PXL的数据线DL。
在第二扇出线LP2中，第(2-1)子线LP2a的在延伸方向上的长度L4(下文中称为“第四长度”)、第(2-2)子线LP2b的在延伸方向上的长度L5(下文中称为“第五长度”)、以及第(2-3)子线LP2c的在延伸方向上的长度L6(下文中称为“第六长度”)可以彼此不同，但本公开不限于此。在一些实施方式中，在第二扇出线LP2中，第(2-1)子线LP2a的第四长度L4、第(2-2)子线LP2b的第五长度L5和第(2-3)子线LP2c的第六长度L6可以彼此相等。此外，根据一些实施方式，在第二扇出线LP2中，第(2-1)子线LP2a的第四长度L4、第(2-2)子线LP2b的第五长度L5和第(2-3)子线LP2c的第六长度L6中的至少两个可以相同，但本公开不限于此。
第(2-1)子线LP2a的宽度W1(例如，在与第(2-1)子线LP2a的延伸方向交叉的方向上的宽度)、第(2-2)子线LP2b的宽度W2(例如，在与第(2-2)子线LP2b的延伸方向交叉的方向上的宽度)、以及第(2-3)子线LP2c的宽度W3(例如，在与第(2-3)子线LP2c的延伸方向交叉的方向上的宽度)可以彼此不同。例如，如图14中所示，第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c中的位于最下层中的第(2-1)子线LP2a的宽度W1可以设计成最大。当第(2-1)子线LP2a的宽度W1最大时，位于第(2-1)子线LP2a上的缓冲层BFL和栅极绝缘层GI在第(2-1)子线LP2a上具有平坦的表面轮廓，使得位于栅极绝缘层GI上的第(2-2)子线LP2b可以具有平坦表面。当第(2-1)子线LP2a的宽度W1大于第(2-2)子线LP2b的宽度W2时，第(2-2)子线LP2b可以与第(2-1)子线LP2a完全重叠。
此外，第(2-2)子线LP2b的宽度W2可以设计成大于第(2-3)子线LP2c的宽度W3。在这种情况下，位于第(2-2)子线LP2b上的层间绝缘层ILD在第(2-2)子线LP2b上具有平坦的表面轮廓，使得位于层间绝缘层ILD上的第(2-3)子线LP2c可以具有平坦表面。
在上述实施方式中，已经描述了第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c具有不同的宽度，但是根据本公开的实施方式不限于此。根据一些实施方式，第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c可以具有彼此相同的宽度。
根据一些实施方式，第(2-1)子线LP2a的宽度W1和/或第四长度L4、第(2-2)子线LP2b的宽度W2和/或第五长度L5以及第(2-3)子线LP2c的宽度W3和/或第六长度L6可以在具有与第一扇出线LP1相同(或基本上相似)的布线长度L和与第一扇出线LP1相同(或基本上相似)的布线电阻的范围内进行各种改变。
根据一些实施方式，第二扇出线LP2的通过将第(2-1)子线LP2a的第四长度L4、第(2-2)子线LP2b的第五长度L5和第(2-3)子线LP2c的第六长度L6全部相加的布线长度L可以与第一扇出线LP1的布线长度L相同或基本上相似。此外，第二扇出线LP2的布线电阻可以与第一扇出线LP1的布线电阻相同。
第四接触孔CH4、第五接触孔CH5和第六接触孔CH6可以彼此不对应。例如，第四接触孔CH4可以定位成在扇出区域FTA中不与第五接触孔CH5和第六接触孔CH6对应，第五接触孔CH5可以定位成在扇出区域FTA中不与第四接触孔CH4和第六接触孔CH6对应，并且第六接触孔CH6可以定位成在扇出区域FTA中不与第四接触孔CH4和第五接触孔CH5对应。然而，本公开不限于此，并且在一些实施方式中，第四接触孔CH4、第五接触孔CH5和第六接触孔CH6可以定位成在扇出区域FTA中彼此对应。
第四接触孔CH4、第五接触孔CH5和第六接触孔CH6在非显示区域NDA中的位置中的每个的可以对应于其中直接接触并且彼此电连接的第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c以及第二焊盘PD2中的两个彼此重叠的区域OVA’。
在非显示区域NDA中，第六接触孔CH6可以定位成对应于其中第(2-1)子线LP2a的一端和第二焊盘PD2彼此重叠的重叠区域OVA1’(下文中称为“第(1-2)重叠区域”)的一个区域。此外，在非显示区域NDA中，第四接触孔CH4可以定位成对应于其中第(2-1)子线LP2a和第(2-2)子线LP2b彼此重叠的重叠区域OVA2’(下文中称为“第(2-2)重叠区域”)的一个区域。另外，在非显示区域NDA中，第五接触孔CH5可以定位成对应于其中第(2-2)子线LP2b和第(2-3)子线LP2c彼此重叠的重叠区域OVA3’(下文中称为“第(3-2)重叠区域”)的一个区域。
第(1-2)重叠区域OVA1’的尺寸、第(2-2)重叠区域OVA2’的尺寸以及第(3-2)重叠区域OVA3’的尺寸可以彼此不同，但不限于此。
根据一些实施方式，第(2-2)重叠区域OVA2’的尺寸可以大于第(2-1)重叠区域OVA2的尺寸，并且第(3-2)重叠区域OVA3’的尺寸可以大于第(3-1)重叠区域OVA3的尺寸。
根据一些实施方式，与第二扇出线LP2相比，第一扇出线LP1可以位于扇出区域FTA的相对外侧。因此，第一扇出线LP1可以配置成在扇出区域FTA中包括倾斜部分，以及第二扇出线LP2可以配置成在扇出区域FTA中仅包括直线部分。
在现有的显示装置中，在位于扇出区域的最外面处的一些扇出线和位于扇出区域的中心处的一些扇出线之间可能出现布线长度的差异。由于布线长度的差异，在扇出线之间可能出现电阻偏差。例如，随着非显示区域变得更窄，上述电阻偏差可以根据扇出线的位置而进一步增加。例如，随着非显示区域变得更窄，位于扇出区域的最外面处的一些扇出线和位于扇出区域的中心处的一些扇出线之间的电阻偏差可能进一步增加。由于扇出线之间的电阻偏差，在传送到(或提供给)像素的信号中可能发生失真，使得相邻的像素之间的光发射均匀性可能劣化。
因此，根据一些实施方式，为了使扇出线LP(例如，第一扇出线LP1和第二扇出线LP2)具有相同(或基本上相似)的布线长度L和相同(或基本上相似)的布线电阻，以便减小(或最小化)第一扇出线LP1的第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c中的通过相应接触孔直接接触的两个构成元件之间的重叠区域OVA的尺寸，并且以便确保第二扇出线LP2的第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c中的通过相应接触孔直接接触的两个构成元件之间的重叠区域OVA’的最大尺寸，可以设计第一扇出线LP1和第二扇出线LP2。
当通过有意长地形成在第二扇出线LP2中依次堆叠并彼此重叠且至少一个绝缘层插置在它们之间的第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c的第四长度L4、第五长度L5和第六长度L6中的每个，第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c之间的重叠区域OVA’被尽可能大地确保时，第二扇出线LP2可以具有与第一扇出线LP1相同或基本上相似的布线长度L和布线电阻。
在第二扇出线LP2中，通过长地形成彼此重叠且缓冲层BFL和栅极绝缘层GI插置在它们之间的第(2-1)子线LP2a和第(2-2)子线LP2b的第四长度L4和第五长度L5，可以尽可能大地确保第(2-2)重叠区域OVA2’。在这种情况下，第(2-2)重叠区域OVA2’的尺寸可以大于第(2-1)重叠区域OVA2的尺寸。此外，在第二扇出线LP2中，通过长地形成彼此重叠且层间绝缘层ILD插置在它们之间的第(2-2)子线LP2b和第(2-3)子线LP2c的第五长度L5和第六长度L6，可以尽可能大地确保第(3-2)重叠区域OVA3’。在这种情况下，第(3-2)重叠区域OVA3’的尺寸可以大于第(3-1)重叠区域OVA3的尺寸。
在上述实施方式中，可以为第一扇出线LP1和第二扇出线LP2中的每个设计成实现为包括第一导电层CL1、第二导电层CL2和第三导电层CL3的多层堆叠结构，并且可以设计成使得第二扇出线LP2中的第一导电层CL1、第二导电层CL2和第三导电层CL3(或第(2-1)子线LP2a、第(2-2)子线LP2b和第(2-3)子线LP2c)中的通过相应接触孔直接接触的两个导电层的重叠区域OVA’大于第一扇出线LP1中的第一导电层CL1、第二导电层CL2和第三导电层CL3(或第(1-1)子线LP1a、第(1-2)子线LP1b和第(1-3)子线LP1c)中的通过相应接触孔直接接触的两个导电层的重叠区域OVA。因此，位于扇出区域FTA的最外面部分处的第一扇出线LP1的布线长度L可以与位于扇出区域FTA的中心处的第二扇出线LP2的布线长度L相同或基本上相似。此外，第一扇出线LP1的布线电阻和第二扇出线LP2的布线电阻可以相同或基本上相似。
根据上述实施方式，即使非显示区域NDA的面积减小，使得扇出线LP根据其位置仅包括倾斜部分或仅包括直线部分或包括倾斜部分和直线部分，并且在平面上具有不同的布线形状，扇出线LP中的每个也实现为其中第一导电层CL1、第二导电层CL2和第三导电层CL3彼此堆叠和重叠的多层结构，使得由于第一导电层CL1、第二导电层CL2和第三导电层CL3中的通过相应接触孔彼此直接接触的导电层之间的重叠区域被不同地设计成用于每个扇出线LP，所以所有扇出线LP可以具有相同或基本上相似的布线长度L和布线电阻。
如上所述，当减小扇出线LP之间的布线电阻偏差时，可以将相对均匀的信号施加到电连接到扇出线LP的像素PXL，使得可以提高相邻的像素PXL之间的光发射均匀性。因此，显示装置DD(或显示面板DP)可以以相对提高的质量和可靠性显示图像。
虽然已经参考附图示出和描述了本公开的一些实施方式的方面，但是本领域中的技术人员将理解的是，在不背离如所附权利要求及其等同物所限定的根据本公开的实施方式的范围的情况下，可以在其中进行形式和细节上的各种改变。
因此，根据本公开的实施方式的技术范围可以基于所附权利要求及其等同物的技术范围来确定。

Claims (20)

1.一种显示装置，包括：
衬底，包括具有多个像素的显示区域、以及非显示区域，所述非显示区域包括具有多个焊盘的焊盘区域以及在所述显示区域和所述焊盘区域之间的扇出区域；
至少一个第一扇出线，在所述扇出区域中；
至少一个第二扇出线，在所述扇出区域中，并且与所述第一扇出线电断开；
第一绝缘层、第二绝缘层和第三绝缘层，依次布置在所述衬底上；以及
第一导电层、第二导电层和第三导电层，所述第一导电层在所述衬底和所述第一绝缘层之间，所述第二导电层在所述第二绝缘层上，所述第三导电层在所述第三绝缘层上，
其中，所述第一扇出线比所述第二扇出线更靠近所述非显示区域的边缘，
所述第一扇出线和所述第二扇出线中的每个具有多层堆叠结构，在所述多层堆叠结构中堆叠有设置在不同层中的第一子线、第二子线和第三子线，以及
所述第一扇出线和所述第二扇出线具有彼此相同的长度。
2.根据权利要求1所述的显示装置，其中，
所述第一子线是所述第一导电层，所述第二子线是所述第二导电层，以及所述第三子线是所述第三导电层。
3.根据权利要求2所述的显示装置，其中，
在所述第一扇出线和所述第二扇出线中的每个中，所述第一子线和所述第二子线彼此重叠，且所述第一绝缘层和所述第二绝缘层在所述第一子线和所述第二子线之间，并且所述第二子线和所述第三子线彼此重叠，且所述第三绝缘层在所述第二子线和所述第三子线之间。
4.根据权利要求3所述的显示装置，其中，
在所述第一扇出线和所述第二扇出线中的每个中，所述第一子线和所述第二子线通过穿透所述第一绝缘层和所述第二绝缘层的第一接触孔电连接，以及
在所述第一扇出线和所述第二扇出线中的每个中，所述第二子线和所述第三子线通过穿透所述第三绝缘层的第二接触孔电连接。
5.根据权利要求4所述的显示装置，其中，
在所述第一扇出线和所述第二扇出线中的每个中，所述第二子线通过所述第一接触孔直接接触所述第一子线，以及
在所述第一扇出线和所述第二扇出线中的每个中，所述第三子线通过所述第二接触孔直接接触所述第二子线。
6.根据权利要求5所述的显示装置，其中，
在所述第一扇出线和所述第二扇出线中的每个中，所述第一接触孔和所述第二接触孔彼此不对应。
7.根据权利要求5所述的显示装置，其中，
所述第二扇出线的所述第一子线和所述第二子线的重叠区域大于所述第一扇出线的所述第一子线和所述第二子线的重叠区域，以及
所述第二扇出线的所述第二子线和所述第三子线的重叠区域大于所述第一扇出线的所述第二子线和所述第三子线的重叠区域。
8.根据权利要求7所述的显示装置，其中，
所述焊盘包括：
至少一个第一焊盘，电连接到所述第一扇出线的所述第一子线；以及
至少一个第二焊盘，电连接到所述第二扇出线的所述第一子线，以及
所述第一焊盘和所述第二焊盘是所述第二导电层和所述第三导电层中的一个。
9.根据权利要求8所述的显示装置，其中，
所述第一焊盘和所述第二焊盘是所述第三导电层，并且与所述第一扇出线和所述第二扇出线中的每个的所述第三子线在相同的层上。
10.根据权利要求9所述的显示装置，其中，
所述第一扇出线的所述第一子线与所述第一焊盘通过穿透所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的第三接触孔电连接；以及
所述第二扇出线的所述第一子线与所述第二焊盘通过穿透所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的所述第三接触孔电连接。
11.根据权利要求10所述的显示装置，其中，
所述第一焊盘通过所述第三接触孔与所述第一扇出线的所述第一子线直接接触，以及
所述第二焊盘通过所述第三接触孔与所述第二扇出线的所述第一子线直接接触。
12.根据权利要求8所述的显示装置，其中，
所述第一焊盘和所述第二焊盘是所述第二导电层，并且与所述第一扇出线和所述第二扇出线中的每个的所述第二子线在相同的层上。
13.根据权利要求12所述的显示装置，其中，
所述第一扇出线的所述第一子线与所述第一焊盘通过穿透所述第一绝缘层和所述第二绝缘层的第三接触孔电连接，以及
所述第二扇出线的所述第一子线与所述第二焊盘通过穿透所述第一绝缘层和所述第二绝缘层的所述第三接触孔电连接。
14.根据权利要求8所述的显示装置，其中，
在所述第二扇出线中，所述第一子线、所述第二子线和所述第三子线中的每个在一个方向上延伸，以及
在与所述一个方向交叉的方向上，所述第一子线的宽度大于所述第二子线和所述第三子线的宽度。
15.根据权利要求14所述的显示装置，其中，
在所述第二扇出线中，所述第一子线和所述第二子线的重叠区域的尺寸不同于所述第二子线和所述第三子线的重叠区域的尺寸。
16.根据权利要求14所述的显示装置，其中，
在所述第二扇出线中，所述第二子线与所述第一子线完全重叠，且所述第一绝缘层和所述第二绝缘层在所述第一子线和所述第二子线之间。
17.根据权利要求14所述的显示装置，其中，
在所述第一扇出线中，所述第一子线、所述第二子线和所述第三子线在倾斜于所述一个方向的倾斜方向上延伸。
18.根据权利要求7所述的显示装置，还包括：
驱动器，位于所述非显示区域中并电连接到所述第一扇出线和所述第二扇出线中的每个；以及
数据线，电连接到所述驱动器以向所述像素中的每个传送数据信号，以及
其中，所述第一扇出线和所述第二扇出线中的每个的所述第三子线与所述数据线中的相应一个集成在一起。
19.一种显示装置，包括：
衬底，包括具有多个像素的显示区域、以及非显示区域，所述非显示区域包括具有多个焊盘的焊盘区域以及在所述显示区域和所述焊盘区域之间的扇出区域；
至少一个第一扇出线，在所述扇出区域中；
至少一个第二扇出线，在所述扇出区域中，并且与所述第一扇出线电断开；
第一绝缘层、第二绝缘层和第三绝缘层，依次布置在所述衬底上；以及
第一导电层、第二导电层和第三导电层，所述第一导电层在所述衬底和所述第一绝缘层之间，所述第二导电层在所述第二绝缘层上，所述第三导电层在所述第三绝缘层上，
其中，所述第一扇出线比所述第二扇出线更靠近所述非显示区域的边缘，
所述第一扇出线和所述第二扇出线中的每个具有多层堆叠结构，在所述多层堆叠结构中堆叠有在不同层中且电连接的第一子线、第二子线和第三子线，以及
在所述第一扇出线和所述第二扇出线中的每个中，所述第一子线和所述第二子线彼此重叠，并且所述第二子线和所述第三子线彼此重叠。
20.根据权利要求19所述的显示装置，其中，
所述第一子线和所述第二子线的重叠区域的尺寸不同于所述第二子线和所述第三子线的重叠区域的尺寸。
CN202210990601.6A 2021-09-08 2022-08-18 显示装置 Pending CN115802817A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0119899 2021-09-08
KR1020210119899A KR20230037113A (ko) 2021-09-08 2021-09-08 표시 장치

Publications (1)

Publication Number Publication Date
CN115802817A true CN115802817A (zh) 2023-03-14

Family

ID=85385264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210990601.6A Pending CN115802817A (zh) 2021-09-08 2022-08-18 显示装置

Country Status (3)

Country Link
US (1) US20230070620A1 (zh)
KR (1) KR20230037113A (zh)
CN (1) CN115802817A (zh)

Also Published As

Publication number Publication date
US20230070620A1 (en) 2023-03-09
KR20230037113A (ko) 2023-03-16

Similar Documents

Publication Publication Date Title
US11721269B2 (en) Display device
US10886489B2 (en) Flexible electroluminescence display
CN113903268A (zh) 显示装置
EP3968383A1 (en) Pixel and display device comprising same
US20220157917A1 (en) Display device
US11882728B2 (en) Multi-screen display device for reducing a non-display area between display panels, and manufacturing method thereof
US11450268B2 (en) Display device and fabricating method for display device
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
US20220130896A1 (en) Display device and method of fabricating the display device
CN116018014A (zh) 显示装置及其制造方法
US20210407970A1 (en) Pixel and display device having the same
EP3920221A1 (en) Pixel and display device including the same
CN115707288A (zh) 显示设备
US20230070620A1 (en) Display device
CN115803853A (zh) 显示装置
CN220402271U (zh) 显示装置
US11417636B2 (en) Display device and manufacturing method thereof
US20220238628A1 (en) Display device
US20220254816A1 (en) Display device
US20230411406A1 (en) Display device and method of manufacturing the same
US20230275099A1 (en) Display device
CN115812252A (zh) 显示装置及其制造方法
CN113675235A (zh) 像素和包括其的显示设备
KR20230048215A (ko) 화소 및 이를 구비한 표시 장치
CN115581090A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication