CN115798551A - 半导体存储器设备以及半导体存储器设备的操作方法 - Google Patents

半导体存储器设备以及半导体存储器设备的操作方法 Download PDF

Info

Publication number
CN115798551A
CN115798551A CN202210271236.3A CN202210271236A CN115798551A CN 115798551 A CN115798551 A CN 115798551A CN 202210271236 A CN202210271236 A CN 202210271236A CN 115798551 A CN115798551 A CN 115798551A
Authority
CN
China
Prior art keywords
voltage
memory cells
program
programmed
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210271236.3A
Other languages
English (en)
Inventor
李熙烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115798551A publication Critical patent/CN115798551A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本公开的实施例涉及半导体存储器设备以及半导体存储器设备的操作方法。操作半导体存储器设备来对被选择的存储器单元进行编程以将数据位存储在被选择的存储器单元中的每个被选择的存储器单元中的方法包括模糊编程和精细编程。

Description

半导体存储器设备以及半导体存储器设备的操作方法
相关申请的交叉引用
本申请要求于2021年9月9日在韩国知识产权局提交的韩国专利申请号10-2021-0120307的优先权，其全部公开内容通过引用并入本文。
技术领域
各种实施例总体上涉及电子设备，并且更具体地涉及半导体存储器设备以及半导体存储器设备的操作方法。
背景技术
半导体存储器设备可以具有其中串以水平方向布置在半导体衬底上的二维结构，或者具有其中串以竖直方向布置在半导体衬底上的三维结构。三维存储器设备被设计以克服二维存储器设备中的有限集成度，并且可以包括在半导体衬底上竖直堆叠的多个存储器单元。控制器可以控制半导体存储器设备的操作。
发明内容
根据本公开的一个实施例，操作半导体存储器设备来对被选择的存储器单元进行编程以在每个被选择的存储器单元中存储N位数据的方法可以包括：模糊编程，用于通过使用中间验证电压来将第一存储器单元的阈值电压增加到中间编程状态，第一存储器单元待被编程到第一至第(2N-1)目标编程状态之中的第(2N-1)至第(2N-1)目标编程状态；以及精细编程，用于通过使用第一至第(2N-1)验证电压来将被选择的存储器单元编程到目标编程状态，其中精细编程包括：增加待被编程到第(2N-1)至第(2N-1)目标编程状态的第一存储器单元的阈值电压，以及增加待被编程到第一至第(2N-1-1)目标编程状态的第二存储器单元的阈值电压(其中N是自然数)。
根据本公开的一个实施例，操作半导体存储器设备来对被选择的存储器单元进行编程以在每个被选择的存储器单元中存储N位数据的方法可以包括：模糊编程，用于通过使用中间验证电压来将第一存储器单元的阈值电压增加到中间编程状态，第一存储器单元待被编程到第一至第(2N-1)目标编程状态之中的第(2N-1)至第(2N-1)目标编程状态；以及精细编程，用于通过使用第一至第(2N-1)验证电压来将被选择的存储器单元编程到目标编程状态，其中精细编程包括：增加待被编程到第一至第(2N-1-1)目标编程状态的第二存储器单元的阈值电压，以及增加待被编程到第(2N-1)至第(2N-1)目标编程状态的第一存储器单元的阈值电压(其中N是自然数)。
根据本公开的一个实施例，操作半导体存储器设备来对被选择的存储器单元进行编程以在每个被选择的存储器单元中存储N位数据的方法可以包括：第一模糊编程，用于通过使用中间验证电压来将第一存储器单元的阈值电压增加到第一中间编程状态，第一存储器单元待被编程到第一至第(2N-1)目标编程状态之中的第(2N-1)至第(2N-1)目标编程状态；第二模糊编程，用于通过使用大于中间验证电压的第(2N-1)验证电压来将待被编程到第(2N-1)至第(2N-1)目标编程状态的第一存储器单元的阈值电压从第一中间编程电压增加到第二中间编程状态；以及精细编程，用于将被选择的存储器单元编程到目标编程状态(其中N是自然数)。
附图说明
图1是图示了根据本公开的一个实施例的包括半导体存储器设备和控制器的存储器系统的框图；
图2是图示了图1所示的半导体存储器设备的框图；
图3是图示了图2所示的存储器单元阵列的实施例的示图；
图4是图示了图3所示的存储器块BLK1至BLKz中的一个存储器块(BLKa)的电路图；
图5是图示了图3所示的存储器块BLK1至BLKz中的一个存储器块(BLKb)的另一实施例的电路图；
图6是图示了在图2所示的存储器单元阵列110中包括的存储器块BLK1至BLKz中的一个存储器块(BLKc)的实施例的电路图；
图7是图示了根据本公开的一个实施例的操作半导体存储器设备的方法的流程图。
图8是图示了图7所示的步骤S100的实施例的流程图；
图9是图示了图7所示的步骤S200的实施例的流程图；
图10是图示了当根据图7、图8和图9中所示的方法执行编程操作时被选择的存储器单元的阈值电压分布的示图；
图11是图示了当根据图7、图8和图9所示的方法执行编程操作时发生突然断电(SPO)时被选择的存储器单元的阈值电压分布的示图；
图12是图示了根据本公开的另一实施例的操作半导体存储器设备的方法的流程图；
图13是图示了图12所示的步骤S210的实施例的流程图；
图14是图示了图12所示的步骤S230的实施例的流程图；
图15是图示了当根据图12、图13和图14所示的方法执行编程操作时被选择的存储器单元的阈值电压分布的示图；
图16是图示了根据本公开的另一实施例的操作半导体存储器设备的方法的流程图；
图17是图示了图16所示的步骤S220的实施例的流程图；
图18是图示了图16所示的步骤S240的实施例的流程图；
图19是图示了当根据图16、图17和图18所示的方法执行编程操作时被选择的存储器单元的阈值电压分布的示图；
图20是图示了图7的步骤S200的另一实施例的流程图；
图21是图示了当根据图7、图8和图20所示的方法执行编程操作时被选择的存储器单元的阈值电压分布的示图；
图22是图示了图7的步骤S200的另一实施例的流程图；
图23是图示了当根据图7、图8和图22所示的方法执行编程操作时被选择的存储器单元的阈值电压分布的示图；
图24是图示了图7的步骤S200的另一实施例的流程图；
图25是图示了图7的步骤S200的另一实施例的流程图；
图26是图示了图1所示的控制器的一个示例的框图；
图27是图示了图26所示的存储器系统的应用示例的框图；以及
图28是图示了包括以上参考图27描述的存储器系统的计算系统的框图。
具体实施方式
根据在本说明书中公开的构思的实施例的示例的具体结构或功能描述仅被说明以用于描述根据构思的实施例的示例，并且根据构思的实施例的示例可以通过各种形式来执行，但是描述不限于在本说明书中描述的实施例的示例。
各种实施例是针对能够改进数据可靠性的半导体存储器设备及其操作方法。
在一个实施例中，中间验证电压可以小于第(2N-1)验证电压。
在一个实施例中，模糊编程可以包括：将编程禁止电压施加到与待被编程到中间编程状态的存储器单元耦合的位线；将编程允许电压施加到与在待被编程到中间编程状态的存储器单元之中的未被完全编程的存储器单元耦合的位线；将编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用中间验证电压，对待被编程到中间编程状态的存储器单元执行验证操作。
在一个实施例中，精细编程可以包括：通过使用第(2N-1)至第(2N-1)验证电压，增加待被编程到第(2N-1)至第(2N-1)目标编程状态的存储器单元的阈值电压；以及通过使用第一至第(2N-1-1)验证电压，增加待被编程到第一至第(2N-1-1)目标编程状态的存储器单元的阈值电压。
在一个实施例中，增加待被编程到第(2N-1)至第(2N-1)目标编程状态的存储器单元的阈值电压可以包括：将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第一至第(2N-1-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第(2N-1)至第(2N-1)目标编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用第(2N-1)至第(2N-1)验证电压，对待被编程到第(2N-1)至第(2N-1)目标编程状态的存储器单元执行验证操作。
在一个实施例中，增加待被编程到第一至第(2N-1-1)目标编程状态的存储器单元的阈值电压可以包括：将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第(2N-1)至第(2N-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第一至第(2N-1-1)目标编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用第一至第(2N-1-1)验证电压，对待被编程到第一至第(2N-1-1)目标编程状态的存储器单元执行验证操作。
在一个实施例中，精细编程可以包括：将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第一至第(2N-1-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第(2N-1)至第(2N-1)目标编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将第一编程电压施加到与被选择的存储器单元耦合的字线；将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第(2N-1)至第(2N-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第一至第(2N-1-1)目标编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将小于第一编程电压的第二编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用第一至第(2N-1)验证电压，对被选择的存储器单元执行验证操作。
在一个实施例中，精细编程可以包括：将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第一至第(2N-1-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第(2N-1)至第(2N-1)目标编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将第一编程电压施加到与被选择的存储器单元耦合的字线；将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程的存储器单元耦合的位线；将编程允许电压施加到与在被选择的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将小于第一编程电压的第二编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用第一至第(2N-1)验证电压，对被选择的存储器单元执行验证操作。在一个实施例中，N可以是3。
在一个实施例中，精细编程可以包括：将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第(2N-1)至第(2N-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第一至第(2N-1-1)目标编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将第一编程电压施加到与被选择的存储器单元耦合的字线；将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第一至第(2N-1-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第(2N-1)至第(2N-1)目标编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将大于第一编程电压的第二编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用第一至第(2N-1)验证电压，对被选择的存储器单元执行验证操作。
在一个实施例中，精细编程可以包括：将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程的存储器单元耦合的位线；将编程允许电压施加到与在被选择的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将第一编程电压施加到与被选择的存储器单元耦合的字线；将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第一至第(2N-1-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第(2N-1)至第(2N-1)目标编程状态的存储器单元之中的、与未被完全编程的存储器单元耦合的位线；将大于第一编程电压的第二编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用第一至第(2N-1)验证电压，对被选择的存储器单元执行验证操作。
在一个实施例中，第一模糊编程可以包括：将编程禁止电压施加到与被编程到第一中间编程状态的存储器单元耦合的位线；将编程允许电压施加到与在待被编程到第一中间编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用中间验证电压，对待被编程到第一中间编程状态的存储器单元执行验证操作。
在一个实施例中，第二模糊编程可以包括：将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第一至第(2N-1-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第(2N-1)至第(2N-1)目标编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用第(2N-1)至(2N-1)验证电压，对待被编程到第(2N-1)至第(2N-1)目标编程状态的存储器单元执行验证操作。
在一个实施例中，第二模糊编程还可以包括：在执行验证操作之后，确定与第(2N -1)至第(2N-1)目标编程状态相对应的所有存储器单元的阈值电压是否大于第(2N-1)验证电压。
在一个实施例中，第二模糊编程可以响应于确定与第(2N-1)至第(2N-1)目标编程状态相对应的所有存储器单元的阈值电压大于第(2N-1)验证电压而结束。
在一个实施例中，响应于确定与第(2N-1)至第(2N-1)目标编程状态相对应的存储器单元的阈值电压中的至少一个阈值电压小于第(2N-1)验证电压，第二模糊编程可以重新执行以下操作：将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第一至第(2N-1-1)目标编程状态相对应的存储器单元耦合的位线；将编程允许电压施加到与在对应于第(2N-1)至第(2N-1)目标编程状态的存储器单元之中的、未被完全编程的存储器单元耦合的位线；将编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用第(2N-1)至(2N-1)验证电压，对待被编程到第(2N-1)至第(2N-1)目标编程状态的存储器单元执行验证操作。
在一个实施例中，精细编程可以包括：将编程禁止电压施加到与在被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元耦合的位线；将编程允许电压施加到与在被选择的存储器单元之中的、未被完全编程到对应目标编程状态的存储器单元耦合的位线；将编程电压施加到与被选择的存储器单元耦合的字线；以及通过使用第一至第(2N-1)验证电压，对被选择的存储器单元执行验证操作。
在一个实施例中，中间验证电压可以小于第(2N-1)验证电压。
图1是图示了根据本公开的一个实施例的包括半导体存储器设备100和控制器200的存储器系统1000的框图。
参考图1，存储器系统1000可以包括半导体存储器设备100和控制器200。附加地，存储器系统1000可以与主机300通信。控制器200可以控制半导体存储器设备100的常规操作。附加地，控制器200可以基于从主机300接收的命令来控制半导体存储器设备100的操作。
图2是图示了图1所示的半导体存储器设备100的框图。
参考图2，半导体存储器设备100可以包括存储器单元阵列110、地址解码器120、读取和写入电路130、控制逻辑140和电压生成器150。控制逻辑140可以被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑140可以是根据算法和/或执行控制逻辑代码的处理器操作的控制逻辑电路。
存储器单元阵列110可以包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz可以通过字线WL而被耦合到地址解码器120。多个存储器块BLK1至BLKz可以通过位线BL1至BLm而被耦合到读取和写入电路130。多个存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器单元。根据一个实施例，多个存储器单元可以是具有竖直沟道结构的非易失性存储器单元。存储器单元阵列110可以具有二维结构。根据一个实施例，存储器单元阵列110可以具有三维结构。存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以存储至少一位数据(即，DATA)。根据一个实施例，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储1位数据的单级单元(SLC)。根据另一实施例，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储2位数据的多级单元(MLC)。根据另一实施例，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储3位数据的三级单元(TLC)。根据另一实施例，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储4位数据的四级单元(QLC)。根据一个实施例，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以存储五位或更多位数据。
地址解码器120、读取和写入电路130和电压生成器150可以作为被配置为驱动存储器单元阵列110的外围电路来操作。地址解码器120可以通过字线WL而被耦合到存储器单元阵列110。地址解码器120可以由控制逻辑140控制。地址解码器120可以通过在半导体存储器设备100中的输入/输出缓冲器(未示出)来接收地址。
地址解码器120可以被配置为对所接收的地址的块地址进行解码。地址解码器120可以根据经解码的块地址选择至少一个存储器块。附加地，在读取操作中的读取电压施加操作期间，地址解码器120可以将由电压生成器150生成的读取电压Vread施加到被选择的存储器块的被选择的字线，并且可以将通过电压Vpass施加到未被选择的字线。附加地，在编程验证操作期间，地址解码器120可以将由电压生成器150生成的验证电压施加到被选择的存储器块的被选择的字线，并且可以将通过电压Vpass施加到未被选择的字线。
地址解码器120可以被配置为对所接收的地址的列地址进行解码。地址解码器120可以将经解码的列地址传送到读取和写入电路130。
半导体存储器设备100的读取操作和编程操作可以以页为单位来执行。在请求读取操作和编程操作时接收的地址可以包括块地址、行地址和列地址。地址解码器120可以响应于块地址和行地址来选择一个存储器块和一个字线。列地址可以由地址解码器120解码，并且被提供给读取和写入电路130。
地址解码器120可以包括块解码器、行解码器、列解码器和地址缓冲器。
读取和写入电路130可以包括多个页缓冲器PB1至PBm。读取和写入电路130可以在存储器单元阵列110的读取操作期间作为读取电路来操作，并且在其写入操作期间可以作为写入电路来操作。页缓冲器PB1至PBm可以通过位线BL1至BLm而被耦合到存储器单元阵列110。在读取操作和编程验证操作期间，页缓冲器PB1至PBm可以向与存储器单元耦合的位线连续地供应感测电流，以便感测存储器单元的阈值电压，并且通过感测节点来感测由与其对应的存储器单元的编程状态引起的电流量变化，从而锁存感测数据。读取和写入电路130可以响应于从控制逻辑140输出的页缓冲器控制信号来操作。
在读取操作期间，读取和写入电路130可以感测存储器单元的数据，临时存储所读取的数据，并且将数据DATA输出到半导体存储器设备100的输入/输出缓冲器(未图示)。根据一个实施例，除页缓冲器(或页寄存器)外，读取和写入电路130还可以包括列选择器。
控制逻辑140可以被耦合到地址解码器120、读取和写入电路130和电压生成器150。控制逻辑140可以通过半导体存储器设备100的输入/输出缓冲器(未图示)来接收命令CMD和控制信号CTRL。控制逻辑140可以被配置为响应于控制信号CTRL来控制半导体存储器设备100的常规操作。附加地，控制逻辑140可以输出控制信号来控制页缓冲器PB1至PBm的感测节点预充电电位电平。控制逻辑140可以控制读取和写入电路130执行存储器单元阵列110的读取操作。
在读取操作期间，电压生成器150可以响应于从控制逻辑140输出的控制信号而生成读取电压Vread和通过电压Vpass。电压生成器150可以包括接收内部电源电压以生成具有各种电压电平的多个电压的多个泵浦电容器，并且可以响应于控制逻辑140的控制选择性地激活多个泵浦电容器来生成多个电压。如上所述，电压生成器150可以包括电荷泵，并且电荷泵可以包括上述泵浦电容器。在电压生成器150中包括的电荷泵的具体配置可以进行各种设计。
地址解码器120、读取和写入电路130以及电压生成器150可以用作被配置为对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。控制逻辑140可以控制外围电路对存储器单元阵列110执行读取操作、写入操作和擦除操作。
图3是图示了图2所示的存储器单元阵列110的实施例的示图。
参考图3，存储器单元阵列110可以包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz中的每个存储器块可以包括三维结构。每个存储器块可以包括在衬底之上堆叠的多个存储器单元。多个存储器单元可以被布置在+X方向、+Y方向和+Z方向上。以下将参考图4和图5来描述每个存储器块的结构。
图4是图示了图3所示的存储器块BLK1至BLKz中的一个存储器块(BLKa)的电路图。
参考图4，存储器块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。根据一个实施例，多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以形成为“U”形。在存储器块BLKa中，“m”个单元串可以被布置在行方向(即，+X方向)上。图4图示了在列方向(即，+Y方向)上布置的两个单元串。然而，可以理解，三个或更多单元串可以被布置在列方向上。
单元串CS11至CS1m和CS21至CS2m中的每个单元串可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道(pipe)晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST中的每个选择晶体管以及存储器单元MC1至MCn中的每个存储器单元可以具有彼此相似的结构。根据一个实施例，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一者可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。根据一个实施例，可以在每个单元串中提供用于提供沟道层的柱(pillar)。根据一个实施例，可以向每个单元串提供用于提供以下至少一者的柱：沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。
每个单元串的源极选择晶体管SST可以被耦合在公共源极线CSL与第一至第p存储器单元MC1至MCp之间。
根据一个实施例，在相同行中布置的单元串的源极选择晶体管可以被耦合到沿行方向延伸的源极选择线，并且在不同行中布置的单元串的源极选择晶体管可以被耦合到不同的源极选择线。在图4中，第一行中的单元串CS11至CS1m的源极选择晶体管SST可以被耦合到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管SST可以被耦合到第二源极选择线SSL2。
根据另一实施例，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管SST可以被共同耦合到一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn可以被耦合在源极选择晶体管SST与漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分为第一至第p存储器单元MC1至MCp和第(p+1)至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp可以在与+Z方向相反的方向上顺序布置，并且可以串联耦合在源极选择晶体管SST与管道晶体管PT之间。第(p+1)至第n存储器单元MCp+1至MCn可以在+Z方向上顺序布置，并且可以串联耦合在管道晶体管PT与漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第(p+1)至第n存储器单元MCp+1至MCn可以通过管道晶体管PT耦合。每个单元串的第一至第n存储器单元MC1至MCn的栅极可以被分别耦合到第一至第n字线WL1至WLn。
每个单元串的管道晶体管PT的栅极可以被耦合到管道线PL。
每个单元串的漏极选择晶体管DST可以被耦合在对应位线与存储器单元MCp+1至MCn之间。沿行方向布置的单元串可以被耦合到沿行方向延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管可以被耦合到第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管可以被耦合到第二漏极选择线DSL2。
沿列方向布置的单元串可以被耦合到沿列方向延伸的位线。在图4中，第一列中的单元串CS11和CS21可以被耦合到第一位线BL1。第m列中的单元串CS1m和CS2m可以被耦合到第m位线BLm。
在沿行方向布置的单元串中与相同字线耦合的存储器单元可以形成单个页。例如，第一行中的单元串CS11至CS1m之中与第一字线WL1耦合的存储器单元可以构成单个页。第二行中的单元串CS21至CS2m之中与第一字线WL1耦合的存储器单元可以构成另一页。当漏极选择线DSL1和DSL2中的一者被选择时，在一个行方向上布置的单元串可以被选择。当第一至第n字线WL1至WLn中的一个字线被选择时，可以从被选择的单元串中选择一个页。
根据另一实施例，偶数位线和奇数位线可以代替第一至第m位线BL1至BLm。附加地，沿行方向布置的单元串CS11至CS1m或CS21至CS2m中的偶数单元串可以被分别耦合到偶数位线，并且沿行方向布置的单元串CS11至CS1m或CS21至CS2m中的奇数单元串可以被分别耦合到奇数位线。
根据一个实施例，第一至第n存储器单元MC1至MCn中的至少一个存储器单元可以用作虚设存储器单元。例如，可以提供一个或多个虚设存储器单元来减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。备选地，可以提供一个或多个虚设存储器单元来减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。在一个实施例中，当更多的虚设存储器单元被提供时，存储器块BLKa的操作可靠性可以被改进，然而存储器块BLKa的尺寸可能增加。另一方面，在一个实施例中，当虚设存储器单元的数目减少时，存储器块BLKa的尺寸可以减小，并且存储器块BLKa的操作可靠性可能降低。
为了高效地控制一个或多个虚设存储器单元，虚设存储器单元中的每个虚设存储器单元可以具有所需的阈值电压。在对存储器块BLKa进行擦除操作之前或之后，可以对部分或全部虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到与虚设存储器单元耦合的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
图5是图示了图3所示的存储器块BLK1至BLKz中的一个存储器块(BLKb)的另一实施例的电路图。
参考图5，存储器块BLKb可以包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每个单元串可以在+Z方向上延伸。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每个单元串可以包括在存储器块BLKb下方的衬底(未示出)上堆叠的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST可以被耦合在公共源极线CSL与存储器单元MC1至MCn之间。在相同行中布置的单元串的源极选择晶体管可以被耦合到相同的源极选择线。在第一行中布置的单元串CS11'至CS1m'的源极选择晶体管可以被耦合到第一源极选择线SSL1。在第二行中布置的单元串CS21'至CS2m'的源极选择晶体管可以被耦合到第二源极选择线SSL2。根据另一实施例，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以被共同耦合到一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn可以被串联耦合在源极选择晶体管SST与漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极可以被分别耦合到第一至第n字线WL1至WLn。
每个单元串的漏极选择晶体管DST可以被耦合在对应位线与存储器单元MC1至MCn之间。沿行方向布置的单元串的漏极选择晶体管可以被耦合到沿行方向延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管DST可以被耦合到第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管可以被耦合到第二漏极选择线DSL2。
结果，图5中所示的存储器块BLKb可以具有与图4所示的存储器块BLKa类似的等效电路，不同之处在于从存储器块BLKb的每个单元串中去除了管道晶体管PT。
在另一实施例中，可以提供偶数位线和奇数位线来代替第一至第m位线BL1至BLm。附加地，沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'中的偶数单元串可以被分别耦合到偶数位线，并且沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'中的奇数单元串可以被分别耦合到奇数位线。
根据一个实施例，第一至第n存储器单元MC1至MCn中的至少一个存储器单元可以用作虚设存储器单元。例如，一个或多个虚设存储器单元可以被提供来减小源极选择晶体管SST与第一至第n存储器单元MC1至MCn之间的电场。备选地，一个或多个虚设存储器单元可以被提供来减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。在一个实施例中，当提供更多的虚设存储器单元时，存储器块BLKb的操作可靠性可以被改进，然而存储器块BLKb的尺寸可能增加。另一方面，在一个实施例中，当虚设存储器单元的数目减少时，存储器块BLKb的尺寸可以减小，并且存储器块BLKb的操作可靠性可能降低。
为了高效地控制一个或多个虚设存储器单元，虚设存储器单元中的每个虚设存储器单元可以具有所需的阈值电压。在对存储器块BLKb进行擦除操作之前或之后，可以对部分或全部虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到与虚设存储器单元耦合的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
图6是图示了在图2所示的存储器单元阵列110中包括的存储器块BLK1至BLKz中的一个存储器块(BLKc)的实施例的电路图。
参考图6，存储器块BLKc可以包括多个单元串CS1至CSm。多个单元串CS1至CSm可以被分别耦合到多个位线BL1至BLm。单元串CS1至CSm中的每个单元串可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST中的每个选择晶体管以及存储器单元MC1至MCn中的每个存储器单元可以具有彼此相似的结构。根据一个实施例，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一者可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。根据一个实施例，可以在每个单元串中提供用于提供沟道层的柱。根据一个实施例，可以向每个单元串提供用于提供以下至少一者的柱：沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。
每个单元串的源极选择晶体管SST可以被耦合在公共源极线CSL与第一至第n存储器单元MC1至MCn之间。
每个单元串的第一至第n存储器单元MC1至MCn可以被耦合在源极选择晶体管SST与漏极选择晶体管DST之间。
每个单元串的漏极选择晶体管DST可以被耦合在对应位线与存储器单元MC1至MCn之间。
与相同字线耦合的存储器单元可以形成单个页。当漏极选择线DSL被选择时，单元串CS1至CSm可以被选择。当第一至第n字线WL1至WLn中的一个字线被选择时，可以从被选择的单元串中选择一个页。
在另一实施例中，可以提供偶数位线和奇数位线来代替第一至第m位线BL1至BLm。单元串CS1至CSm中的偶数单元串可以被分别耦合到偶数位线，并且其奇数单元串可以被分别耦合到奇数位线。
图7是图示了根据本公开的一个实施例的操作半导体存储器设备100的方法的流程图。为了便于讨论，参考图7至图23基于三级单元(TLC)的编程操作来描述根据本公开的操作半导体存储器设备的方法。然而，上述描述仅用于说明目的。根据本公开的操作半导体存储器设备的方法可以适用于多级单元(MLC)或四级单元(QLC)。换言之，本公开可以应用于在每个存储器单元中存储N位数据的半导体存储器设备。
根据一个实施例，模糊-精细(foggy-fine)编程方案可以被用于改进由于在三维存储器单元阵列中的编程操作而影响相邻单元的干扰现象。模糊-精细编程方案可以指代包括首先将被选择的存储器单元编程到中间编程状态PIS的模糊编程步骤、以及然后将被选择的存储器单元编程到目标编程状态PV1至PV7的精细编程步骤的编程方法。
参考图7，根据本公开的一个实施例的操作半导体存储器设备的方法可以包括：在步骤S100处，使用中间验证电压VRFIS对被选择的存储器单元执行模糊编程；以及在步骤S200处，使用第一至第七验证电压对被选择的存储器单元执行精细编程。在本公开中，术语“被选择的存储器单元”可以指代属于经受编程的物理页的存储器单元。被选择的存储器单元可以被耦合到被选择的字线。
在步骤S100处，被选择的存储器单元的阈值电压分布可以从擦除状态E0改变为擦除状态EIS和中间编程状态PIS。模糊编程可以指代：在将存储器单元的阈值电压分布改变为擦除状态E和目标编程状态PV1至PV7之前，被执行以将存储器单元的阈值电压分布临时改变为擦除状态EIS和中间编程状态PIS的编程操作。中间验证电压VRFIS可以是用于将与擦除状态E0相对应的至少一些存储器单元的阈值电压分布改变为中间验证电压VRFIS的验证电压。以下将参考图8和图10来描述步骤S100。
在步骤S200处，被选择的存储器单元的阈值电压分布可以从擦除状态EIS和中间编程状态PIS改变为擦除状态E和目标编程状态PV1至PV7。由于被选择的存储器单元是TLC，因此在编程操作终止之后，存储器单元的阈值电压分布可以属于八个状态(即，擦除状态E和目标编程状态PV1至PV7)中的一个状态。当每个存储器单元存储N个位时，在编程操作终止之后，存储器单元的阈值电压分布可以属于2N个状态(即，擦除状态E和目标编程状态PV1至PV(2N-1))中的一个状态。
例如，在步骤S200处，属于擦除状态EIS的存储器单元的阈值电压分布可以改变为擦除状态E和第一至第三目标编程状态PV1至PV3。当每个存储器单元存储N个位时，与擦除状态EIS相对应的存储器单元的阈值电压分布可以改变为擦除状态E和第一至第(2N-1-1)目标编程状态PV1至PV(2N-1-1)。
附加地，在步骤S200处，属于中间编程状态PIS的存储器单元的阈值电压分布可以被改变为第四至第七目标编程状态PV4至PV7。当每个存储器单元存储N个位时，属于中间编程状态PIS的存储器单元的阈值电压分布可以被改变为第(2N-1)至第(2N-1)目标编程状态。
第一至第七验证电压可以被用于将与擦除状态EIS和中间编程状态PIS相对应的存储器单元的阈值电压分布改变为擦除状态E和目标编程状态PV1至PV7。例如，当每个存储器单元存储N个位时，可以使用第一至第(2N-1)验证电压。以下将参考图9和图10来描述步骤S200。
图8是图示了图7所示的步骤S100的实施例的流程图。图9是图示了图7所示的步骤S200的实施例的流程图。图10是图示了当根据图7至图9中所示的方法执行编程操作时被选择的存储器单元的阈值电压分布的示图。
在下文中，参考图8和图10来描述图7的步骤S100。
参考图8，步骤S100可以包括：将编程禁止电压施加到与被编程到中间编程状态PIS的存储器单元以及保持擦除状态EIS的存储器单元耦合的位线(S310)；将编程允许电压施加到与待被编程到中间编程状态PIS的存储器单元耦合的位线(S330)；将编程电压施加到与被选择的存储器单元耦合的字线(S350)；使用中间验证电压VRFIS对被选择的存储器单元执行验证操作(S370)；以及确定被选择的存储器单元是否被完全编程到中间编程状态PIS(S390)。
根据一个实施例，在被选择的存储器单元之中，保持擦除状态EIS的存储器单元中的每个存储器单元的最低有效位(LSB)可以为1。在被选择的存储器单元之中，待被编程到中间编程状态PIS的存储器单元的最低有效位(LSB)可以为0。如图10所示，保持擦除状态EIS的存储器单元的最低有效位(LSB)可以为1，并且待被编程到中间编程状态PIS的存储器单元的最低有效位(LSB)为0。换言之，步骤S100处的模糊编程操作可以与单级单元(SLC)编程操作基本相同。
如图8所示，可以重复步骤S310、S330、S350和S370，直到将被选择的存储器单元编程到中间编程状态被完成。换言之，被选择的存储器单元的模糊编程操作可以包括多个编程循环。每个编程循环可以包括步骤S310、S330、S350和S370。
在步骤S310处，作为在先前编程循环中在步骤S370处执行验证操作的结果，编程禁止电压可以被施加到与待被编程到中间编程状态PIS的存储器单元和保持擦除状态EIS的存储器单元之中的、被完全编程的存储器单元分别耦合的位线。在待被编程到中间编程状态PIS的存储器单元和保持擦除状态EIS的存储器单元之中，编程完成的存储器单元的阈值电压不应再增加。因此，编程禁止电压可以被施加到与待被编程到中间编程状态PIS的存储器单元和保持擦除状态EIS的存储器单元之中的编程完成的存储器单元耦合的位线，以便即使当编程电压被施加到被选择的字线(S350)时，也不增加对应存储器单元的阈值电压。
在步骤S330处，编程允许电压可以被施加到与待被编程到中间编程状态PIS的存储器单元之中的、作为在先前编程循环中在步骤S370处执行验证操作的结果而未被完全编程的存储器单元耦合的位线。以这种方式，当编程电压被施加到被选择的字线(S350)时，可以增加对应存储器单元的阈值电压。
图8示出了在步骤S310之后执行步骤S330。然而，本公开不限于此。步骤S310和S330可以与编程单元和编程禁止单元的位线电压设置有关。因此，步骤S310可以在步骤S330之后执行，或者步骤S310和S330可以同时执行。
随后，在步骤S350处，编程电压可以被施加到与被选择的存储器单元耦合的字线。因此，被选择的存储器单元之中的编程单元的阈值电压可以增加，而编程禁止单元的阈值电压可以不增加。更具体地，被选择的存储器单元可以包括待被编程到中间编程状态PIS的存储器单元和保持擦除状态EIS的存储器单元。在待被编程到中间编程状态PIS的存储器单元之中，具有大于中间验证电压VRFIS的阈值电压的存储器单元可以是“编程禁止单元”。具有小于中间验证电压VRFIS的阈值电压的存储器单元可以是“编程单元”。在编程操作的早期阶段，所有存储器单元可以具有与擦除状态E0相对应的阈值电压。因此，待被编程到中间编程状态PIS的所有存储器单元可以是编程单元。随着编程循环重复，编程单元的阈值电压可以逐渐增加，并且一些存储器单元的阈值电压可以大于中间验证电压VRFIS。另一方面，具有大于中间验证电压VRFIS的阈值电压的存储器单元可以是编程禁止单元。当编程循环继续重复时，待被编程到中间编程状态PIS的存储器单元的阈值电压可以最终大于中间验证电压VRFIS。结果，待被编程到中间编程状态PIS的所有存储器单元可以是编程禁止单元。
保持擦除状态EIS的存储器单元可以从编程操作的早期阶段是编程禁止单元。
在步骤S370处，可以使用中间验证电压VRFIS来对待被编程到中间编程状态的存储器单元执行验证操作。更具体地，通过在步骤S370处将中间验证电压VRFIS施加到被选择的字线，可以确定待被编程到中间编程状态的存储器单元的阈值电压是否大于中间验证电压VRFIS。在根据先前验证操作的验证结果作为编程单元的存储器单元之中，作为在当前编程循环中在步骤S350处施加编程电压的结果而具有大于中间验证电压VRFIS的阈值电压的存储器单元可以被改变为编程禁止单元。
在步骤S390处，可以确定待被编程到中间编程状态的存储器单元是否已被编程到中间编程状态。更具体地，当待被编程到中间编程状态PIS的所有存储器单元的阈值电压大于中间验证电压VRFIS(S390：是)时，步骤S100可以结束。当待被编程到中间编程状态PIS的存储器单元中的至少一些存储器单元的阈值电压小于中间验证电压VRFIS(S390：否)时，过程可以进行到步骤S310，并且可以重复随后的编程循环。
由于模糊编程操作根据图8的步骤来执行，如图10所示，与初始擦除状态E0相对应的阈值电压分布可以被改变为擦除状态EIS和中间编程状态PIS。保持擦除状态EIS的存储器单元和被编程到中间编程状态PIS的存储器单元可以根据每个存储器单元的LSB彼此区分。换言之，模糊编程操作可以与基于每个存储器单元的LSB的SLC编程操作基本相同。当模糊编程操作完成时存储器单元的阈值电压分布可以被划分为擦除状态EIS和中间编程状态PIS。因此，每个存储器单元的LSB可以使用中间读取电压RIS来读取。
在下文中，图7的步骤S200参考图9和图10来描述。
参考图9，步骤S200可以包括：将编程禁止电压施加到与被编程到目标编程状态PV1至PV7的存储器单元耦合的位线(S315)；将编程允许电压施加到与未被编程到目标编程状态PV1至PV7的存储器单元耦合的位线(S335)；将编程电压施加到与被选择的存储器单元耦合的字线(S355)；使用第一至第七验证电压VRF1至VRF7对被选择的存储器单元执行验证操作(S375)；以及确定被选择的存储器单元是否被编程到目标编程状态PV1至PV7(S395)。
如图10所示，可以重复步骤S315、S335、S355和S375，直到将被选择的存储器单元编程到目标编程状态被完成。换言之，被选择的存储器单元的精细编程操作可以包括多个编程循环。每个程序循环可以包括步骤S315、S335、S355和S375。
在步骤S315处，作为在先前编程循环中在步骤S375处执行验证操作的结果，编程禁止电压可以被施加到与待被编程到目标编程状态PV1至PV7的存储器单元之中的、被完全编程的存储器单元耦合的位线。附加地，编程禁止电压可以被施加到与保持擦除状态E的存储器单元耦合的位线。
在步骤S335处，作为在先前编程循环中在步骤S375处执行验证操作的结果，编程允许电压可以被施加到与待被编程到目标编程状态PV1至PV7的存储器单元之中的、未被完全编程的存储器单元耦合的位线中的每个位线。以这种方式，当在步骤S355处编程电压被施加到被选择的字线时，可以增加对应存储器单元的阈值电压。
图9示出了在步骤S315之后执行步骤S335。然而，本公开不限于此。步骤S315和S335可以与编程单元和编程禁止单元的位线电压设置有关。因此，步骤S315可以在步骤S330之后执行，或者步骤S315和S335可以同时执行。
随后，在步骤S355处，编程电压可以被施加到与被选择的存储器单元耦合的字线。因此，被选择的存储器单元之中的编程单元的阈值电压可以增加，而编程禁止单元的阈值电压可以不增加。
在步骤S375处，可以使用第一至第七验证电压VRF1至VRF7来对被选择的存储器单元执行验证操作。更具体地，通过在步骤S375处将第一至第七验证电压VRF1至VRF7施加到被选择的字线，可以确定被选择的存储器单元的阈值电压是否大于与其对应的第一至第七验证电压VRF1至VRF7。
例如，当待被编程到第三目标编程状态PV3的存储器单元的阈值电压大于第三验证电压VRF3时，对应存储器单元可以是编程禁止单元。在另一示例中，当待被编程到第五目标编程状态PV5的存储器单元的阈值电压小于第五验证电压VRF5时，对应存储器单元可以是编程单元。
在步骤S395处，可以确定被选择的存储器单元是否已被完全编程到与其分别对应的目标编程状态。当所有被选择的存储器单元的阈值电压大于对应验证电压(S395：是)时，步骤S200可以结束。当至少一些被选择的存储器单元的阈值电压小于对应验证电压(S395：否)时，过程可以进行到步骤S315，并且可以重复随后的编程循环。
由于精细编程操作根据图9的步骤来执行，擦除状态EIS和中间编程状态PIS的阈值电压分布可以被改变为擦除状态E和第一至第七目标编程状态PV1至PV7。更具体地，与擦除状态EIS相对应的存储器单元的阈值电压分布可以被改变为擦除状态E和第一至第三目标编程状态PV1至PV3，并且中间编程状态PIS的阈值电压分布可以被改变为第四至第七目标编程状态PV4至PV7。
与擦除状态E和第一至第七目标编程状态PV1至PV7相对应的存储器单元可以根据每个存储器单元的MSB、CSB和LSB来划分。在图10的示例中，与擦除状态E相对应的存储器单元的MSB可以为0，CSB可以为1，并且LSB可以为1。附加地，在图10的示例中，与第一目标编程状态PV1相对应的存储器单元的MSB可以为0，CSB可以为0，并且LSB可以为1。
在精细编程操作被完成之后，每个被选择的存储器单元的LSB可以通过第四读取电压R4来读取。如图10所示，基于第四读取电压R4位于左侧的所有存储器单元的LSB可以为1，并且位于右侧的所有存储器单元的LSB可以为0。因此，可以通过第四读取电压R4来对存储器单元执行LSB读取操作。如图10所示，当模糊编程操作被完成时用于LSB读取操作的读取电压可以是中间读取电压RIS，并且当精细编程操作被完成时用于LSB读取操作的读取电压可以是大于中间读取电压RIS的第四读取电压R4。
图11是图示了当根据图7至图9所示的方法执行编程操作时发生突然断电(SPO)时被选择的存储器单元的阈值电压分布的示图。为了便于讨论，在初始擦除状态E0执行模糊编程操作的过程的描述被省略。
参考图11，在模糊编程操作被完成并且存储器单元的阈值电压分布被改变为擦除状态EIS和中间编程状态PIS之后，在精细编程操作期间可能发生突然断电(SPO)。换言之，如果在与擦除状态EIS相对应的存储器单元的阈值电压分布通过精细编程操作改变为擦除状态E和第一至第三目标编程状态PV1至PV3时发生SPO，则与擦除状态EIS相对应的存储器单元的阈值电压分布可能被改变为擦除状态E'。附加地，如果在与中间编程状态PIS相对应的存储器单元的阈值电压分布通过精细编程操作改变为第四至第七目标编程状态PV4至PV7时发生SPO，则与中间编程状态PIS相对应的存储器单元的阈值电压分布可能被改变为中间编程状态P'。
如图11所示，当存储器设备100在SPO发生之后执行LSB读取操作以恢复编程操作时，可能发生读取失败。换言之，当使用中间读取电压RIS执行LSB读取操作时，与中间编程状态P'相对应的存储器单元可以被正确地读取为“0(零)”。然而，与擦除状态E'相对应的存储器单元的位中的一些位可能被错误地读取为0。更具体地，在与擦除状态E'相对应存储器单元之中，具有小于中间读取电压RIS的阈值电压的存储器单元中的每个存储器单元的LSB可以被正确地读为“1(一)”。然而，在与擦除状态E'相对应的存储器单元中，具有大于中间读取电压RIS的阈值电压的存储器单元中的每个存储器单元的LSB可能被错误地读取为0。
当使用第四读取电压R4执行LSB读取操作时，与擦除状态E'相对应的存储器单元中的每个存储器单元的位可以被正确地读取为“1(一)”。然而，与中间编程状态P'相对应的存储器单元中的每个存储器单元的位中的一些位可能被错误地读取为1。更具体地，在与中间编程状态P'相对应的存储器单元之中，具有大于第四读取电压R4的阈值电压的存储器单元中的每个存储器单元的LSB可以被正确地读取为“0(零)”。然而，在与中间编程状态P'相对应的存储器单元之中，具有小于第四读取电压R4的阈值电压的存储器单元中的每个存储器单元的LSB可能被错误地读取为1。
附加地，当使用在中间读取电压RIS和第四读取电压R4之间存在的多个采样读取电压来执行LSB读取操作时，在与擦除状态E'相对应的存储器单元的阈值电压分布以及与中间编程状态P'相对应的阈值电压分布之间可能存在重叠部分。换言之，即使使用多个读取电压来执行LSB读取操作时，读取数据的错误校正可能由于与图11中的阴影区域“A”相对应的存储器单元而失败。
描述了在精细编程操作期间发生SPO的示例。然而，在精细编程操作期间，当响应于来自控制器的编程暂停命令而暂停编程操作时，可能发生相同的现象。
依据根据本公开的实施例的操作半导体存储器设备的方法，与使用模糊-精细编程方法的编程操作相关联，根据对应的目标编程状态将被选择的存储器单元划分为多个组以及将编程电压施加到在每个组中包括的存储器单元可以单独执行。因此，即使当编程操作被SPO或编程暂停命令暂停时，也可以正常地从存储器单元读取LSB数据。因此，半导体存储器设备的数据可靠性可以被改进。
图12是图示了根据本公开的另一实施例的操作半导体存储器设备的方法的流程图。根据另一实施例，模糊-精细编程方案可以被用于改进由在三维存储器单元阵列中的编程操作引起的影响相邻单元的干扰现象。
参考图12，根据本公开的一个实施例的操作半导体存储器设备的方法可以包括：使用中间验证电压VRFIS对被选择的存储器单元执行模糊编程(S100)；使用第一组中的验证电压(VRF4至VRF7)对待被编程到较高目标编程状态(PV4至PV7)的存储器单元执行精细编程(S210)；以及使用第二组中的验证电压(VRF1至VRF3)对待被编程到较低目标编程状态(PV1至PV3)的存储器单元执行精细编程(S230)。
在步骤S100处，被选择的存储器单元的阈值电压分布可以从擦除状态E0改变为擦除状态EIS和中间编程状态PIS。由于图12的步骤S100与图7的步骤S100基本相同，将省略其描述。
附加地，在步骤S210处，与中间编程状态PIS相对应的存储器单元的阈值电压分布可以被改变为较高目标编程状态PV4至PV7。可以使用第一组中的验证电压VRF4至VRF7。第一组中的验证电压VRF4至VRF7可以分别对应于较高目标编程状态PV4至PV7。在步骤S210处，可以对与全部目标编程状态PV1至PV7之中的较高目标编程状态PV4至PV7相对应的存储器单元执行精细编程操作。因此，步骤S210可以被称为第一精细编程操作。以下将参考图13和图15来描述步骤S210。
在步骤S230处，与擦除状态EIS相对应的存储器单元的阈值电压分布可以被改变为擦除状态E和较低目标编程状态PV1至PV3。可以使用第二组中的验证电压VRF1至VRF3。第二组中的验证电压VRF1至VRF3可以分别对应于较低目标编程状态PV1至PV3。在步骤S230处，可以对与全部目标编程状态PV1至PV7之中的较低目标编程状态PV1至PV3相对应的存储器单元执行精细编程操作。因此，步骤S230可以被称为第二精细编程操作。以下将参考图14和图15来描述步骤S230。
图13是图示了图12所示的步骤S210的实施例的流程图。图14是图示了图12所示的步骤S230的实施例的流程图。图15是图示了当根据图12至图14所示的方法执行编程操作时被选择的存储器单元的阈值电压分布的示图。
在下文中，参考图13和图15来描述图12的步骤S210。
参考图13，步骤210可以包括：将编程禁止电压施加到与被编程到目标编程状态PV1至PV7的存储器单元和待被编程到较低编程状态PV1至PV3的存储器单元耦合的位线(S410)；将编程允许电压施加到与待被编程到较高目标编程状态PV4至PV7的存储器单元之中的未被编程到对应目标编程电压的存储器单元耦合的位线(S430)；将编程电压施加到与被选择的存储器单元耦合的字线(S450)；使用第四至第七验证电压VRF4至VRF7，对待被编程到较高目标编程状态PV4至PV7的存储器单元执行验证操作(S470)；以及确定对待被编程到较高目标编程状态PV4至PV7的存储器单元的编程是否完成(S490)。
如图15所示，在第一精细编程操作中，可以重复步骤S410、S430、S450和S470，直到待被编程到较高目标编程状态PV4至PV7的存储器单元被完全编程。换言之，被选择的存储器单元的第一精细编程操作可以包括多个编程循环。每个编程循环可以包括步骤S410、S430、S450和S470。
在步骤S410处，作为在先前编程循环中在步骤S470处执行验证操作的结果，编程禁止电压可以被施加到与被完全编程到目标编程状态的存储器单元以及待被编程到较低目标编程状态PV1至PV3的存储器单元耦合的位线中的每个位线。附加地，编程禁止电压可以被施加到与待保持擦除状态E的存储器单元耦合的位线中的每个位线。在第一精细编程操作中，可以不对待被编程到较低目标编程状态PV1至PV3的存储器单元执行编程操作。因此，待被编程到较低目标编程状态PV1至PV3的存储器单元可以全部是编程禁止单元。因此，编程禁止电压可以被施加到与对应于擦除状态E和较低的前三个目标编程状态PV1至PV3的存储器单元耦合的位线，并且编程禁止电压可以被施加到与在对应于较高目标编程状态PV4至PV7的存储器单元之中的、在先前编程循环中的验证期间已验证通过的存储器单元耦合的位线。
在步骤S430处，作为在先前编程循环中在步骤S470处执行验证操作的结果，编程允许电压可以被施加到与待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、未被完全编程的存储器单元耦合的位线中的每个位线。
图13示出了在步骤S410之后执行步骤S430。然而，本公开不限于此。步骤S410和S430可以与编程单元和编程禁止单元的位线电压设置有关。因此，步骤S410可以在步骤S430之后执行，或者步骤S410和S430可以同时执行。
随后，在步骤S450处，编程电压可以被施加到与被选择的存储器单元耦合的字线。因此，被选择的存储器单元之中的编程单元的阈值电压可以增加，而编程禁止单元的阈值电压可以不增加。
在步骤S470处，可以通过使用第四至第七验证电压VRF4至VRF7，对被选择的存储器单元之中的、待被编程到较高目标编程状态PV4至PV7的存储器单元执行验证操作。
在步骤S490处，可以确定在被选择的存储器单元之中的、与较高目标编程状态PV4至PV7相对应的所有存储器单元是否已被完全编程。当与较高目标编程状态PV4至PV7相对应的所有存储器单元的阈值电压大于验证电压VRF4、VRF5、VRF6和VRF7(S490：是)时，步骤S210可以结束。另一方面，当与较高目标编程状态PV4至PV7相对应的存储器单元中的一些存储器单元的阈值电压小于对应验证电压(S490：否)时，处理流程可以进行到步骤S410，并且可以重复随后的编程循环。
由于第一精细编程操作根据图13的步骤来执行，如图15所示，中间编程状态PIS的阈值电压分布可以被改变为第四至第七目标编程状态PV4至PV7。在第一精细编程操作期间，与擦除状态EIS相对应的存储器单元的阈值电压可以被保持。
因此，即使在第一精细编程操作期间发生SPO，被选择的存储器单元的LSB也可以通过使用中间读取电压RIS进行LSB读取操作来读取。
在下文中，参考图14和图15来描述图12的步骤S230。
参考图14，步骤230可以包括：将编程禁止电压施加到与被编程到目标编程状态PV1至PV7的存储器单元和待被编程到较高编程状态PV4至PV7的存储器单元耦合的位线(S415)；将编程允许电压施加到与待被编程到较低目标编程状态PV1至PV3的存储器单元之中的未被编程到对应目标编程状态的存储器单元耦合的位线(S435)；将编程电压施加到与被选择的存储器单元耦合的字线(S455)；使用第一至第三验证电压VRF1至VRF3对待被编程到较低目标编程状态PV1至PV3的存储器单元执行验证操作(S475)；以及确定对待被编程到较低目标编程状态PV1至PV3的存储器单元的编程是否完成(S495)。
如图15所示，在第二精细编程操作中，可以重复步骤S415、S435、S455和S475，直到待被编程到较低目标编程状态PV1至PV3的存储器单元被完全编程。换言之，被选择的存储器单元的第二精细编程操作可以包括多个编程循环。每个程序循环可以包括步骤S415、S435、S455和S475。
在步骤S415处，作为在先前编程循环中在步骤S475处执行验证操作的结果，编程禁止电压可以被施加到与被完全编程到目标编程状态的存储器单元以及待被编程到较高目标编程状态PV4至PV7的存储器单元耦合的位线中的每个位线。作为先前在步骤S210处执行的第一精细编程操作的结果，与较高目标编程状态PV4至PV7相对应的存储器单元可以被完全编程。附加地，在步骤S415处，编程禁止电压可以被施加到与待保持擦除状态E的存储器单元耦合的位线中的每个位线。因此，编程禁止电压可以被施加到与擦除状态E和较高目标编程状态PV4至PV7相对应的存储器单元耦合的位线，并且编程禁止电压可以被施加到与在对应于较低目标编程状态PV1至PV3的存储器单元之中的、在先前编程循环中的验证期间已验证通过的存储器单元耦合的位线。
在步骤S435处，作为在先前编程循环中在步骤S475处执行验证操作的结果，编程允许电压可以被施加到与待被编程到较低目标编程状态PV1至PV3的存储器单元之中的、未被完全编程的存储器单元耦合的位线中的每个位线。
图14示出了在步骤S415之后执行步骤S435。然而，本公开不限于此。步骤S415和S435可以与编程单元和禁止编程单元的位线电压设置有关。因此，步骤S415可以在步骤S435之后执行，或者步骤S415和S435可以同时执行。
随后，在步骤S455处，编程电压可以被施加到与被选择的存储器单元耦合的字线。因此，被选择的存储器单元之中的编程单元的阈值电压可以增加，而编程禁止单元的阈值电压可以不增加。
在步骤S475处，可以通过使用第一至第三验证电压VRF1至VRF3，对被选择的存储器单元之中的、待被编程到较低目标编程状态PV1至PV3的存储器单元执行验证操作。
在步骤S495处，可以确定在被选择的存储器单元之中的、与较低目标编程状态PV1至PV3相对应的存储器单元的编程是否完成。当与较低目标编程状态PV1、PV2和PV3相对应的所有存储器单元的阈值电压大于验证电压VRF1、VRF2和VRF3(S495：是)时，步骤S230可以结束。另一方面，当与较低目标编程状态PV1至PV3相对应的存储器单元中的一些存储器单元的阈值电压小于对应验证电压(S495：否)时，处理流程可以进行到步骤S415，并且可以重复随后的编程循环。
由于第二精细编程操作根据图14的步骤执行，如图15所示，与擦除状态EIS相对应的阈值电压分布可以被改变为擦除状态E和第一至第三目标编程状态PV1至PV3。在第二精细编程操作期间，被编程到第四至第七目标编程状态PV4至PV7的存储器单元的阈值电压可以被保持。
因此，即使在第二精细编程操作期间发生SPO，被选择的存储器单元的LSB也可以通过使用第四读取电压R4进行LSB读取操作来读取。
根据以上参考图12至图15描述的实施例，在对被选择的存储器单元执行模糊编程操作之后，当在第一精细编程操作或第二精细编程操作期间发生SPO时，被选择的存储器单元的LSB可以使用中间读取电压RIS或第四读取电压R4正常读取。
图16是图示了根据本公开的另一实施例的操作半导体存储器设备的方法的流程图。
参考图16，根据本公开的一个实施例的操作半导体存储器设备的方法可以包括：使用中间验证电压VRFIS对被选择的存储器单元进行第一模糊编程操作(S110)；通过使用第四验证电压VRF4，对待被编程到较高目标编程状态PV4至PV7的存储器单元执行第二模糊编程操作(S220)；以及使用第一至第七验证电压VRF1至VRF7对被选择的存储器单元执行精细编程操作(S240)。
在步骤S110处，被选择的存储器单元的阈值电压分布可以从擦除状态E0改变为擦除状态EIS和第一中间编程状态PIS。由于图16的步骤S110与图7或图12的步骤S100基本相同，将省略其描述。
在步骤S220处，与第一中间编程状态PIS相对应的存储器单元的阈值电压分布可以被改变为第二中间编程状态PIS'。处于第一中间编程状态PIS的存储器单元的阈值电压可以大于中间验证电压VRFIS，并且处于第二中间编程状态PIS'的存储器单元的阈值电压可以大于第四验证电压VRF4。即使在执行步骤S220时，处于擦除状态EIS的存储器单元的阈值电压分布也可以保持擦除状态EIS'。
根据一个实施例，在步骤S220处可以仅使用第四验证电压VRF4。可以对待被编程到第四至第七目标编程状态的存储器单元一次执行使用第四验证电压的验证操作。换言之，可以对待被编程到第五至第七目标编程状态的存储器单元以及待被编程到第四目标编程状态的存储器单元执行使用第四验证电压的验证操作。
根据另一实施例，可以在步骤S220处使用包括第四验证电压VRF4的第一组中的验证电压VRF4至VRF7。可以施加与待被编程到第四至第七目标编程状态的存储器单元中的每个存储器单元相对应的验证电压。换言之，可以对待被编程到第四目标编程状态PV4的存储器单元执行使用第四验证电压VRF4的验证操作，可以对待被编程到第五目标编程状态PV5的存储器单元执行使用第五验证电压VRF5的验证操作，可以对待被编程到第六目标编程状态PV6的存储器单元执行使用第六验证电压VRF6的验证操作，并且可以对待被编程到第七目标编程状态PV7的存储器单元执行使用第七验证电压VRF7的验证操作。以下将参考图17和图19来描述步骤S220。
在步骤S240处，处于擦除状态EIS的存储器单元的阈值电压分布可以被改变为擦除状态E和较低的目标编程状态PV1至PV3，并且处于第二中间编程状态PIS'的存储器单元的阈值电压分布可以被改变为第四至第七目标编程状态PV4至PV7。可以使用第一至第七验证电压VRF1至VRF7。第二组中的验证电压可以对应于较低的目标编程状态PV1至PV3。在步骤S240处，精细编程操作可以对被选择的存储器单元执行。以下将参考图18和图19来描述步骤S240。
图17是图示了图16所示的步骤S220的实施例的流程图。图18是图示了图16所示的步骤S240的实施例的流程图。图19是图示了当编程操作根据图16至图18所示的方法执行时被选择的存储器单元的阈值电压分布的示图。
在下文中，参考图17和图19来描述图16的步骤S220。
参考图17，步骤220可以包括：将编程禁止电压施加到与被编程到目标编程状态PV1至PV7的存储器单元以及待被编程到较低编程状态PV1至PV3的存储器单元耦合的位线(S510)；将编程允许电压施加到与待被编程到较高目标编程状态PV4至PV7的存储器单元之中的未被编程到对应目标编程状态的存储器单元耦合的位线(S530)；将编程电压施加到与被选择的存储器单元耦合的字线(S550)；使用第四至第七验证电压VRF4至VRF7，对待被编程到较高目标编程状态PV4至PV7的存储器单元执行验证操作(S570)；以及确定待被编程到较高目标编程状态PV4至PV7的所有存储器单元的阈值电压是否大于第四验证电压VRF4(S590)。
在步骤S510处，作为在先前编程循环中在步骤S570处执行验证操作的结果，编程禁止电压可以被施加到与被完全编程到目标编程状态的存储器单元和待被编程到较低目标编程状态PV1至PV3的存储器单元耦合的位线中的每个位线。附加地，在步骤S510处，编程禁止电压可以被施加到与待保持擦除状态E的存储器单元耦合的位线中的每个位线。因此，编程禁止电压可以被施加到与对应于擦除状态E和较低的前三个目标编程状态PV1至PV3的存储器单元耦合的位线，并且编程禁止电压可以被施加到与在对应于较高目标编程状态PV4至PV7的存储器单元之中的、在先前编程循环中的验证期间已验证通过的存储器单元耦合的位线。
在步骤S530处，作为在先前编程循环中在步骤S570处执行验证操作的结果，编程允许电压可以被施加到与待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、未被完全编程的存储器单元耦合的位线中的每个位线。
随后，在步骤S550处，编程电压可以被施加到与被选择的存储器单元耦合的字线。因此，被选择的存储器单元之中的编程单元的阈值电压可以增加，而编程禁止单元的阈值电压可以不增加。
在步骤S570处，可以通过使用第四至第七验证电压VRF4至VRF7，对被选择的存储器单元之中的、待被编程到较高目标编程状态PV4至PV7的存储器单元执行验证操作。
在步骤S590处，可以确定在被选择的存储器单元之中的、与较高目标编程状态PV4至PV7相对应的存储器单元的阈值电压是否大于第四验证电压。当与较高目标编程状态PV4至PV7相对应的所有存储器单元的阈值电压大于第四验证电压VRF4(S590：是)时，步骤S220可以结束。换言之，虽然待被编程到第五至第七目标编程状态的存储器单元的验证未通过，但是当与较高目标编程状态PV4至PV7相对应的存储器单元的阈值电压大于第四验证电压VRF4时，步骤S220可以结束。根据一个实施例，当待被编程到第四目标编程状态的存储器单元被完全编程时，待被编程到较高目标编程状态的存储器单元的阈值电压大于第四验证电压。
另一方面，当与较高目标编程状态PV4至PV7相对应的存储器单元中的一些存储器单元的阈值电压小于第四验证电压VRF4(S590:否)时，处理流程可以进行到步骤S510，并且可以重复随后的编程循环。
由于第二模糊编程操作根据图17的步骤来执行，如图19所示，第一中间编程状态PIS的阈值电压分布可以被改变为第二中间编程状态PIS'。在第二模糊编程操作期间，与擦除状态EIS相对应的存储器单元的阈值电压可以被保持。
因此，即使在第二精细编程操作期间发生SPO，被选择的存储器单元的LSB也可以通过使用中间读取电压RIS进行LSB读取操作来读取。
在下文中，参考图18和图19来描述图16的步骤S240。
参考图18，步骤S240可以包括：将编程禁止电压施加到与被编程到目标编程状态PV1至PV7的存储器单元耦合的位线(S515)；将编程允许电压施加到与未被编程到目标编程状态PV1至PV7的存储器单元耦合的位线(S535)；将编程电压施加到与被选择的存储器单元耦合的字线(S555)；使用第一至第七验证电压VRF1至VRF7对被选择的存储器单元执行验证操作(S575)；以及确定被选择的存储器单元是否被编程到目标编程状态PV1至PV7(S595)。
如图19所示，可以重复步骤S515、S535、S555和S575，直到将被选择的存储器单元编程到目标编程状态被完成。换言之，被选择的存储器单元的精细编程操作可以包括多个编程循环。每个编程循环可以包括步骤S515、S535、S555和S575。图18的步骤S515、S535、S555和S575可以分别与图9的步骤S315、S335、S355和S375基本相同。因此，图18的步骤S515、S535、S555和S575的重复描述将被省略。
由于精细编程操作根据图18的步骤执行，擦除状态EIS'和第二中间编程状态PIS'的阈值电压分布可以被改变为擦除状态E和第一至第七目标编程状态PV1至PV7。更具体地，与擦除状态EIS'相对应的存储器单元的阈值电压分布可以被改变为擦除状态E和第一至第三目标编程状态PV1至PV3，并且中间编程状态PIS'的阈值电压分布可以被改变为第四至第七目标编程状态PV4至PV7。因此，即使在精细编程操作期间发生SPO，被选择的存储器单元的LSB也可以通过使用第四读取电压R4进行LSB读取操作来读取。
根据以上参考图16至图19描述的实施例，在对被选择的存储器单元执行第一模糊编程操作之后，当在第二模糊编程操作或精细编程操作期间发生SPO时，被选择的存储器单元的LSB可以使用中间读取电压RIS或第四读取电压R4正常读取。
图20是图示了图7的步骤S200的另一实施例的流程图。
参考图20，图7的步骤S200可以包括：将编程禁止电压施加到与被编程到目标编程状态的存储器单元和待被编程到较低目标编程状态的存储器单元耦合的位线(S610)；将编程允许电压施加到与待被编程到较高目标编程状态的存储器单元之中的、未被编程到目标编程状态的存储器单元耦合的位线(S620)；将第一编程电压施加到与被选择的存储器单元耦合的字线(S630)；将编程禁止电压施加到与被编程到目标编程状态的存储器单元和待被编程到较高目标编程状态的存储器单元耦合的位线(S640)；将编程允许电压施加到与待被编程到较低目标编程状态的存储器单元之中的、未被编程到目标编程状态的存储器单元耦合的位线(S650)；将第二编程电压施加到与被选择的存储器单元耦合的字线(S660)；对被选择的存储器单元执行验证操作(S670)；以及确定所有存储器单元是否已被编程到目标编程状态(S680)。
在步骤S610处，编程禁止电压可以被施加到与待被编程到较低目标编程状态PV1至PV3的存储器单元耦合的位线。附加地，在步骤S610处，编程禁止电压可以被施加到与保持擦除状态E的存储器单元耦合的位线。在步骤S610处，编程禁止电压可以被施加到与待被编程到较高目标编程状态的存储器单元PV4至PV7之中的、作为在先前编程循环中在步骤S670处执行验证操作的结果的被完全编程的存储器单元耦合的位线。
在步骤S620处，编程禁止电压可以被施加到与待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、作为在先前编程循环中在步骤S670处的验证操作的结果而未被完全编程的存储器单元耦合的位线。
在步骤S630处，第一编程电压可以被施加到被选择的字线。因此，仅在待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、未被完全编程的存储器单元的阈值电压可以增加。
在步骤S640处，编程禁止电压可以被施加到与待被编程到较高目标编程状态PV4至PV7的存储器单元耦合的位线。附加地，在步骤S640处，编程禁止电压可以被施加到与保持擦除状态E的存储器单元耦合的位线。在步骤S640处，作为在先前编程循环中在步骤S670处的验证操作的结果，编程禁止电压可以被施加到与在待被编程到较低目标编程状态PV1至PV3的存储器单元之中的、被完全编程的存储器单元耦合的位线。
在步骤S650处，作为在先前编程循环中在步骤S670处的验证操作的结果，编程允许电压可以被施加到与在待被编程到较低目标编程状态PV1至PV3的存储器单元之中的、未被完全编程的存储器单元耦合的位线。
在步骤S660处，第二编程电压可以被施加到被选择的字线。因此，仅在待被编程到较低目标编程状态PV1至PV3的存储器单元之中的、未被完全编程的存储器单元的阈值电压可以增加。根据一个实施例，在步骤S660处施加到被选择的字线的第二编程电压可以具有与在步骤S630处施加到被选择的字线的第一编程电压基本相同的幅度。根据另一实施例，在步骤S660处施加到被选择的字线的第二编程电压可以小于在步骤S630处施加到被选择的字线的第一编程电压。
在步骤S670处，可以使用第一至第七验证电压VRF1至VRF7对被选择的存储器单元执行验证操作。
在步骤S680处，可以确定将被选择的存储器单元编程到与其分别对应的目标编程状态是否被完成。当所有被选择的存储器单元的阈值电压大于对应验证电压(S680：是)时，步骤S200可以结束。当至少一些被选择的存储器单元的阈值电压小于对应验证电压(S680：否)时，处理流程可以进行到步骤S610，并且可以重复随后的编程循环。
图21是图示了当根据图7、图8和图20所示的方法执行编程操作时被选择的存储器单元的阈值电压分布的示图。更具体地，图21示出了在一个编程循环中被选择的存储器单元的阈值电压分布的变化。以下将参考图20和图21来描述根据本公开的实施例的示例的步骤S200。
通过步骤S610和S620，与擦除状态E和较低目标编程状态PV1至PV3相对应的存储器单元可以是编程禁止单元，并且与较高目标编程状态PV4至PV7相对应的存储器单元之中的、尚未被完全编程的存储器单元可以是编程单元。随后，当第一编程电压在步骤S630处被施加到被选择的存储器单元时，仅与中间编程状态PIS相对应的存储器单元的阈值电压分布可以被改变为中间编程状态PIS1。然而，与擦除状态EIS相对应的存储器单元的阈值电压分布可以不改变。
通过步骤S640和S650，与较高目标编程状态PV4至PV7相对应的存储器单元可以是编程禁止单元，并且与较低目标编程状态PV1至PV3相对应的存储器单元之中的、尚未被完全编程的存储器单元可以是编程单元。当第二编程电压在步骤S660处被施加到被选择的存储器单元时，仅与擦除状态EIS相对应的存储器单元的阈值电压分布可以被改变为擦除状态EIS1。然而，与中间编程状态PIS1相对应的存储器单元的阈值电压分布可以不改变。
如上所述，根据一个实施例，在步骤S660处施加到被选择的字线的第二编程电压可以具有与在步骤S630处施加到被选择的字线的第一编程电压基本相同的幅度。根据另一实施例，在步骤S660处施加到被选择的字线的第二编程电压可以小于在步骤S630处施加到被选择的字线的第一编程电压。当第二编程电压小于第一编程电压时，在步骤S660处的存储器单元的阈值电压偏移宽度可以小于在步骤S630处的存储器单元的阈值电压偏移宽度。
参考图21，在一个编程循环期间，与较高目标编程状态PV4至PV7相对应的存储器单元的阈值电压可以首先增加，并且与较低目标编程状态PV1至PV3相对应的存储器单元的阈值电压然后可以增加。因此，即使在多个编程循环期间在步骤S200处发生SPO，也可以通过搜索最佳读取电压来执行LSB读取操作。更具体地，当在多个编程循环期间在步骤S200处发生SPO时，可以使用中间读取电压RIS来执行LSB读取操作。当使用中间读取电压RIS对LSB读取数据的错误校正操作失败时，可以使用第四读取电压R4来执行LSB读取操作。当使用第四读取电压R4对LSB读取数据的错误校正操作失败时，可以通过确定中间读取电压RIS和第四读取电压R4之间的任意读取电压来重复LSB读取操作。如图21所示，当图20的精细编程操作被执行时，与图11中的阴影区域“A”相对应的存储器单元可能不会发生。因此，当使用多个读取电压执行LSB读取操作时，在被选择的存储器单元上的LSB数据很可能被正常读取。
图22是图示了图7的步骤S200的另一实施例的流程图。
参考图22，图7的步骤S200可以包括：将编程禁止电压施加到与被编程到目标编程状态的存储器单元和待被编程到较低目标编程状态的存储器单元耦合的位线(S615)；将编程允许电压施加到与待被编程到较高目标编程状态的存储器单元之中的、未被编程到目标编程状态的存储器单元耦合的位线(S625)；将第一编程电压施加到与被选择的存储器单元耦合的字线(S635)；将编程禁止电压施加到与被编程到目标编程状态的存储器单元耦合的位线(S645)；将编程允许电压施加到与未被编程到目标编程状态的存储器单元耦合的位线(S655)；将第二编程电压施加到与被选择的存储器单元耦合的字线(S665)；通过使用第一至第七验证电压对被选择的存储器单元执行验证操作(S675)；以及确定将所有存储器单元编程到目标编程状态是否已完成(S685)。
图22的步骤S615、S625和S635可以分别与图20的步骤S610、S620和S630基本相同。因此，图22的步骤S615、S625和S635的描述将被省略。
在步骤S645处，编程禁止电压可以被施加到与保持擦除状态E的存储器单元耦合的位线，并且编程禁止电压可以被施加到与作为在先前编程循环中在步骤S675处的验证操作的结果而被完全编程的存储器单元耦合的位线。
在步骤S655处，编程允许电压可以被施加到与作为在步骤S670处的验证操作的结果而未被完全编程的存储器单元耦合的位线。
在步骤S665处，第二编程电压可以被施加到被选择的字线。因此，仅在被选择的存储器单元之中的、未被完全编程的存储器单元的阈值电压可以增加。根据一个实施例，在步骤S665处施加到被选择的字线的第二编程电压可以具有与在步骤S635处施加到被选择的字线的第一编程电压基本相同的幅度。根据另一实施例，在步骤S665处施加到被选择的字线的第二编程电压可以小于在步骤S635处施加到被选择的字线的第一编程电压。
在步骤S675处，可以使用第一至第七验证电压VRF1至VRF7对被选择的存储器单元执行验证操作。
在步骤S685处，可以确定被选择的存储器单元是否已被完全编程到与其分别对应的目标编程状态。当所有被选择的存储器单元的阈值电压大于对应验证电压(S685：是)时，步骤S200可以结束。当至少一些被选择的存储器单元的阈值电压小于对应验证电压(S685：否)时，处理流程可以进行到步骤S615，并且可以重复随后的编程循环。
图23是图示了当根据图7、图8和图22所示的方法执行编程操作时被选择的存储器单元的阈值电压分布的示图。以下将参考图22和图23来描述根据本公开的实施例的示例的步骤S200。
通过步骤S615和S625，与擦除状态E和较低目标编程状态PV1至PV3相对应的存储器单元可以是编程禁止单元，并且与较高目标编程状态PV4至PV7相对应的存储器单元之中的、尚未被完全编程的存储器单元可以是编程单元。随后，当第一编程电压在步骤S635处被施加到被选择的存储器单元时，仅与中间编程状态PIS相对应的存储器单元的阈值电压分布可以被改变为中间编程状态PIS1。然而，与擦除状态EIS相对应的存储器单元的阈值电压分布可以不改变。这可以与参考图20和21描述的实施例相同。
在步骤S645和S655处，在被选择的存储器单元之中的、尚未被完全编程的存储器单元可以是编程单元。当第二编程电压在步骤S665处被施加到被选择的存储器单元时，与擦除状态EIS相对应的存储器单元的阈值电压分布可以被改变为擦除状态EIS1，并且与中间编程状态PIS1相对应的存储器单元的阈值电压分布可以被改变为中间编程状态PIS2。
如上所述，根据一个实施例，在步骤S665处施加到被选择的字线的第二编程电压可以具有与在步骤S635处施加到被选择的字线的第一编程电压基本相同的幅度。根据另一实施例，在步骤S665处施加到被选择的字线的第二编程电压可以小于在步骤S635处施加到被选择的字线的第一编程电压。当在步骤S665处施加到被选择的字线的第二编程电压小于在步骤S635处施加到被选择的字线的第一编程电压时，在步骤S665处存储器单元的阈值电压偏移宽度可以小于在步骤S635处存储器单元的阈值电压偏移宽度。
参考图23，在一个编程循环期间，与较高目标编程状态PV4至PV7相对应的存储器单元的阈值电压可以首先增加，并且与较高和较低目标编程状态PV1至PV7相对应的存储器单元的阈值电压然后可以增加。因此，即使在多个编程循环期间在步骤S200处发生SPO时，也可以通过搜索最佳读取电压来执行LSB读取操作。更具体地，当在多个编程循环期间在步骤S200处发生SPO时，可以使用中间读取电压RIS来执行LSB读取操作。当使用中间读取电压RIS对LSB读取数据的错误校正操作失败时，可以使用第四读取电压R4来执行LSB读取操作。当使用第四读取电压R4对LSB读取数据的错误校正操作失败时，可以通过确定中间读取电压RIS和第四读取电压R4之间的任意读取电压来重复LSB读取操作。如图23所示，当图22的精细编程操作被执行时，与图11中的阴影区域“A”相对应的存储器单元可能不会发生。因此，当使用多个读取电压执行LSB读取操作时，在被选择的存储器单元上的LSB数据很可能被正常读取。
图24是图示了图7的步骤S200的另一实施例的流程图。
参考图24，图7的步骤S200可以包括：将编程禁止电压施加到与被编程到目标编程状态的存储器单元和待被编程到较高目标编程状态的存储器单元耦合的位线(S710)；将编程允许电压施加到与待被编程到较低目标编程状态的存储器单元之中的、未被编程到目标编程状态的存储器单元耦合的位线(S720)；将第一编程电压施加到与被选择的存储器单元耦合的字线(S730)；将编程禁止电压施加到与被编程到目标编程状态的存储器单元和待被编程到较低目标编程状态的存储器单元耦合的位线(S740)；将编程允许电压施加到与待被编程到较高目标编程状态的存储器单元之中的、未被编程到目标编程状态的存储器单元耦合的位线(S750)；将第二编程电压施加到与被选择的存储器单元耦合的字线(S760)；使用第一至第七验证电压对被选择的存储器单元执行验证操作(S770)；以及确定所有存储器单元是否已被编程到目标编程状态(S780)。
在步骤S710处，编程禁止电压可以被施加到与待被编程到较高目标编程状态PV4至PV7的存储器单元耦合的位线。附加地，在步骤S710处，编程禁止电压可以被施加到与保持擦除状态E的存储器单元耦合的位线。在步骤S710处，作为在先前编程循环中在步骤S770处的验证操作的结果，编程禁止电压可以被施加到与在待被编程到较低目标编程状态PV1至PV3的存储器单元之中的、被完全编程的存储器单元耦合的位线。
在步骤S720处，作为在先前编程循环中在步骤S770处的验证操作的结果，编程禁止电压可以被施加到与在待被编程到较低目标编程状态PV1至PV3的存储器单元之中的、未被完全编程的存储器单元耦合的位线。
在步骤S730处，第一编程电压可以被施加到被选择的字线。因此，仅在待被编程到较低目标编程状态PV1至PV3的存储器单元之中的、未被完全编程的存储器单元的阈值电压可以增加。
在步骤S740处，编程禁止电压可以被施加到与待被编程到较低目标编程状态PV1至PV3的存储器单元耦合的位线。附加地，在步骤S740处，编程禁止电压可以被施加到与保持擦除状态E的存储器单元耦合的位线。在步骤S740处，作为在先前编程循环中在步骤S770处的验证操作的结果，编程禁止电压可以被施加到与在待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、被完全编程的存储器单元耦合的位线。
在步骤S750处，作为在先前编程循环中在步骤S770处的验证操作的结果，编程允许电压可以被施加到与在待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、未被完全编程的存储器单元耦合的位线。
在步骤S760处，第二编程电压可以被施加到被选择的字线。因此，仅在待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、未被完全编程的存储器单元的阈值电压可以增加。在步骤S760处施加到被选择的字线的第二编程电压可以小于在步骤S730处施加到被选择的字线的第一编程电压。因此，在步骤S760处待被编程到较高目标编程状态PV4至PV7的存储器单元的阈值电压偏移宽度可以大于在步骤S370处待被编程到较低目标编程状态PV1至PV3的存储器单元的阈值电压偏移宽度。因此，即使在多个编程循环期间在步骤S200处发生SPO，也可以通过搜索最佳读取电压来执行LSB读取操作。更具体地，当在多个编程循环期间在步骤S200处发生SPO时，可以使用中间读取电压RIS来执行LSB读取操作。当使用中间读取电压RIS对LSB读取数据的错误校正操作失败时，可以使用第四读取电压R4来执行LSB读取操作。当使用第四读取电压R4对LSB读取数据的错误校正操作失败时，可以通过确定中间读取电压RIS和第四读取电压R4之间的任意读取电压来重复LSB读取操作。待被编程到较高目标编程状态PV4至PV7的存储器单元的阈值电压偏移宽度可以大于待被编程到较低目标编程状态PV1至PV3的存储器单元的阈值电压偏移宽度。因此，当图24的精细编程操作被执行时，与图11中的阴影区域“A”相对应的存储器单元可能不会发生。因此，当使用多个读取电压执行LSB读取操作时，在被选择的存储器单元上的LSB数据很可能被正常读取。
在步骤S770处，可以使用第一至第七验证电压VRF1至VRF7对被选择的存储器单元执行验证操作。
在步骤S780处，可以确定被选择的存储器单元是否已被完全编程到与其分别对应的目标编程状态。当所有被选择的存储器单元的阈值电压大于对应验证电压(S780：是)时，步骤S200可以结束。当至少一些被选择的存储器单元的阈值电压小于对应验证电压(S780：否)时，处理流程可以进行到步骤S710，并且可以重复随后的编程循环。
图25是图示了图7的步骤S200的另一实施例的流程图。
参考图25，图7的步骤S200可以包括：将编程禁止电压施加到与被编程到目标编程状态的存储器单元耦合的位线(S715)；将编程允许电压施加到与未被编程到目标编程状态的存储器单元耦合的位线(S725)；将第一编程电压施加到与被选择的存储器单元耦合的字线(S735)；将编程禁止电压施加到与被编程到目标编程状态的存储器单元和待被编程到较低目标编程状态的存储器单元耦合的位线(S745)；将编程允许电压施加到与待被编程到较高目标编程状态的存储器单元之中的、未被编程到目标编程状态的存储器单元耦合的位线(S755)；将第二编程电压施加到与被选择的存储器单元耦合的字线(S765)；使用第一至第七验证电压对被选择的存储器单元执行验证操作(S775)；以及确定所有存储器单元是否已被编程到目标编程状态(S785)。
在步骤S715处，编程禁止电压可以被施加到与保持擦除状态E的存储器单元耦合的位线，并且编程禁止电压可以被施加到与作为在先前编程循环中在步骤S775处的验证操作的结果而被完全编程的存储器单元耦合的位线。
在步骤S725处，编程允许电压可以被施加到与作为在先前编程循环中在步骤S775处的验证操作的结果而未被完全编程的存储器单元耦合的位线。
在步骤S735处，第一编程电压可以被施加到被选择的字线。仅被选择的存储器单元之中的、未被完全编程的存储器单元的阈值电压可以增加。
在步骤S745处，编程禁止电压可以被施加到与待被编程到较低目标编程状态PV1至PV3的存储器单元耦合的位线。附加地，在步骤S745处，编程禁止电压可以被施加到与保持擦除状态E的存储器单元耦合的位线。在步骤S745处，编程禁止电压可以被施加到与待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、作为在先前编程循环中在步骤S775处的验证操作的结果而被完全编程的存储器单元耦合的位线。
在步骤S755处，编程允许电压可以被施加到与待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、作为在先前编程循环中在步骤S775处的验证操作的结果而未被完全编程的存储器单元耦合的位线。
在步骤S765处，第二编程电压可以被施加到被选择的字线。因此，仅在待被编程到较高目标编程状态PV4至PV7的存储器单元之中的、未被完全编程的存储器单元的阈值电压可以增加。在步骤S765处施加到被选择的字线的第二编程电压可以小于在步骤S735处施加到被选择的字线的第一编程电压。因此，在步骤S765处待被编程到较高目标编程状态PV4至PV7的存储器单元的阈值电压偏移宽度可以大于在步骤S735处待被编程到较高和较低目标编程状态PV1至PV7的存储器单元的阈值电压偏移宽度。因此，即使在多个编程循环期间在步骤S200处发生SPO，LSB读取操作也可以通过搜索最佳读取电压来执行。更具体地，当在多个编程循环期间在步骤S200处发生SPO时，可以使用中间读取电压RIS来执行LSB读取操作。当使用中间读取电压RIS对LSB读取数据的错误校正操作失败时，可以使用第四读取电压R4来执行LSB读取操作。当使用第四读取电压R4对LSB读取数据的错误校正操作失败时，可以通过确定中间读取电压RIS和第四读取电压R4之间的任意读取电压来重复LSB读取操作。由于在步骤S765中待被编程到较高目标编程状态PV4至PV7的存储器单元的阈值电压偏移宽度大于待被编程到较高和较低目标编程状态PV1至PV7的存储器单元的阈值电压偏移宽度，当图25的精细编程操作被执行时，与图11中的阴影区域“A”相对应的存储器单元可能不会发生。因此，当使用多个读取电压执行LSB读取操作时，在被选择的存储器单元上的LSB数据很可能被正常读取。
在步骤S775处，可以使用第一至第七验证电压VRF1至VRF7对被选择的存储器单元执行验证操作。
在步骤S785处，可以确定被选择的存储器单元是否已被完全编程到与其分别对应的目标编程状态。当所有被选择的存储器单元的阈值电压大于对应验证电压(S785：是)时，步骤S200可以结束。当至少一些被选择的存储器单元的阈值电压小于对应验证电压(S785：否)时，处理流程可以进行到步骤S715，并且可以重复随后的编程循环。
图26是图示了图1的控制器200的实施例的示图。
参考图26，控制器200可以被耦合到主机和半导体存储器设备100。半导体存储器设备100可以是以上参考图2描述的半导体存储器设备。在一个实施例中，存储器系统1000可以包括控制器和半导体存储器设备。
响应于来自主机的请求，控制器200可以访问半导体存储器设备100。例如，控制器200可以控制半导体存储器设备100的写入、读取、擦除和后台操作。控制器200可以提供半导体存储器设备100和主机之间的接口。控制器200可以驱动用于控制半导体存储器设备100的固件。
控制器200可以包括随机存取存储器(RAM)210、处理单元220、主机接口230、存储器接口240和错误校正码(ECC)块250。RAM 210可以用作以下至少一者：工作存储器、半导体存储器设备100与主机之间的高速缓存存储器、以及半导体存储器设备100与主机之间的缓冲存储器。
处理单元220可以控制控制器200的整体操作。
主机接口230可以包括用于在主机和控制器200之间交换数据的协议。根据一个实施例，控制器200可以通过诸如以下项的一种或多种不同协议来与主机通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机系统接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子器件(IDE)协议、专用协议等。
存储器接口240可以与半导体存储器设备100接口连接。例如，存储器接口240可以包括NAND接口或NOR接口。
ECC块250可以被配置为检测和校正从半导体存储器设备100接收的数据中的错误。处理单元220可以控制半导体存储器设备100根据错误检测结果来控制读取电压并执行重新读取。
控制器200和半导体存储器设备100可以被集成到单个半导体设备中以形成存储器卡。例如，控制器200和半导体存储器设备100可以被集成到单个半导体设备中并形成诸如以下的存储器卡：个人计算机存储器卡国际协会(PCMCIA)、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、存储器棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)、通用闪存(UFS)等。
控制器200和半导体存储器设备100可以被集成到单个半导体设备中以形成固态驱动装置(SSD)。SSD可以包括被配置为将数据存储在半导体存储器中的存储设备。当存储器系统1000用作SSD时，与存储器系统1000耦合的主机的操作速度可以被显著改进。
在另一示例中，包括控制器200和半导体存储器设备100的存储器系统1000可以被提供为诸如以下项的电子设备的各种元件之一：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、web平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、游戏机、导航设备、黑匣子、数码相机、3维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的设备、用于形成家庭网络的各种设备之一、用于形成计算机网络的各种电子设备之一、用于形成远程信息处理网络的各种电子设备之一、RFID设备等。
在一个实施例中，半导体存储器设备100或存储器系统1000可以被安装在各种形式的封装件中。例如，半导体存储器设备100或存储器系统1000可以被嵌入在诸如以下项的封装件中：叠层封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、waffle封装式裸片、晶片形式的裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)封装、收缩小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级处理堆叠封装(WSP)等。
图27是图示了图26的存储器系统1000的应用示例的框图。
参考图27，存储器系统2000可以包括半导体存储器设备2100和控制器2200。半导体存储器设备2100可以包括半导体存储器芯片。半导体存储器芯片可以被划分为多个组。
图27图示了通过第一至第k通道CH1至CHk与控制器2200通信的组。每个半导体存储器芯片可以以与以上参考图2描述的半导体存储器设备100基本相同的方式配置和操作。
每个组可以通过单个公共通道与控制器2200通信。控制器2200可以以与参考图26描述的控制器200基本相同的方式配置，并且被配置为通过多个通道CH1至CHk控制半导体存储器设备2100的多个存储器芯片。
图28是图示了包括以上参考图27描述的存储器系统2000的计算系统3000的框图。
计算系统3000可以包括中央处理单元3100、随机存取存储器(RAM)3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000可以通过系统总线3500而被电连接到中央处理单元3100、RAM3200、用户接口3300和电源3400。通过用户接口3300提供或由中央处理单元3100处理的数据可以被存储在存储器系统2000中。
如图28所示，半导体存储器设备2100可以通过控制器2200而被耦合到系统总线3500。然而，半导体存储器设备2100可以被直接耦合到系统总线3500。中央处理单元3100和RAM 3200可以执行控制器2200的功能。
如图28所示，如参考图27描述的存储器系统2000可以被提供。然而，存储器系统2000可以由如以上参考图26所描述的包括控制器200和半导体存储器设备100的存储器系统1000代替。
根据本公开的一个实施例，可以提供改进数据可靠性的半导体存储器设备及其操作方法。

Claims (20)

1.一种操作半导体存储器设备的方法，所述方法对被选择的存储器单元进行编程，以在所述被选择的存储器单元中的每个被选择的存储器单元中存储N位数据，所述方法包括：
模糊编程，用于通过使用中间验证电压，将待被编程到第一至第(2N-1)目标编程状态之中的第(2N-1)至第(2N-1)目标编程状态的第一存储器单元的阈值电压增加到中间编程状态；以及
精细编程，用于通过使用第一至第(2N-1)验证电压，将所述被选择的存储器单元编程到目标编程状态，
其中所述精细编程包括：增加待被编程到所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元的阈值电压，以及增加待被编程到第一至第(2N-1-1)目标编程状态的第二存储器单元的阈值电压，并且
其中N是大于1的自然数。
2.根据权利要求1所述的方法，其中所述中间验证电压小于第(2N-1)验证电压。
3.根据权利要求1所述的方法，其中所述模糊编程包括：
将编程禁止电压施加到与在所述第一存储器单元之中的、被编程到所述中间编程状态的第三存储器单元耦合的位线；
将编程允许电压施加到与在所述第一存储器单元之中的、未被完全编程到所述中间编程状态的第四存储器单元耦合的位线；
将编程电压施加到与所述被选择的存储器单元耦合的字线；以及
通过使用所述中间验证电压，对所述第四存储器单元执行验证操作。
4.根据权利要求1所述的方法，其中所述精细编程包括：
通过使用第(2N-1)至第(2N-1)验证电压，增加待被编程到所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元的阈值电压；以及
通过使用第一至第(2N-1-1)验证电压，增加待被编程到所述第一至第(2N-1-1)目标编程状态的所述第二存储器单元的阈值电压。
5.根据权利要求4所述的方法，其中增加待被编程到所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元的阈值电压包括：
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与所述第一至第(2N-1-1)目标编程状态相对应的第二存储器单元耦合的位线；
将编程允许电压施加到与在对应于所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将编程电压施加到与所述被选择的存储器单元耦合的字线；以及
通过使用所述第(2N-1)至第(2N-1)验证电压，对待被编程到所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元执行验证操作。
6.根据权利要求4所述的方法，其中增加待被编程到所述第一至第(2N-1-1)目标编程状态的所述第二存储器单元的阈值电压包括：
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与所述第(2N-1)至第(2N-1)目标编程状态相对应的所述第一存储器单元耦合的位线；
将编程允许电压施加到与在对应于所述第一至第(2N-1-1)目标编程状态的所述第二存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将编程电压施加到与所述被选择的存储器单元耦合的字线；以及
通过使用所述第一至第(2N-1-1)验证电压，对待被编程到所述第一至第(2N-1-1)目标编程状态的所述第二存储器单元执行验证操作。
7.根据权利要求1所述的方法，其中所述精细编程包括：
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与所述第一至第(2N-1-1)目标编程状态相对应的所述第二存储器单元耦合的位线；
将编程允许电压施加到与在对应于所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将第一编程电压施加到与所述被选择的存储器单元耦合的字线；
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与所述第(2N-1)至第(2N-1)目标编程状态相对应的所述第一存储器单元耦合的位线；
将编程允许电压施加到与在对应于所述第一至第(2N-1-1)目标编程状态的所述第二存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将小于所述第一编程电压的第二编程电压施加到与所述被选择的存储器单元耦合的所述字线；以及
通过使用所述第一至第(2N-1)验证电压，对所述被选择的存储器单元执行验证操作。
8.根据权利要求1所述的方法，其中所述精细编程包括：
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与所述第一至第(2N-1-1)目标编程状态相对应的所述第二存储器单元耦合的位线；
将编程允许电压施加到与在对应于所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将第一编程电压施加到与所述被选择的存储器单元耦合的字线；
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程的存储器单元耦合的位线；
将编程允许电压施加到与在所述被选择的存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将小于所述第一编程电压的第二编程电压施加到与所述被选择的存储器单元耦合的所述字线；以及
通过使用所述第一至第(2N-1)验证电压，对所述被选择的存储器单元执行验证操作。
9.根据权利要求1所述的方法，其中N是3(三)。
10.一种操作半导体存储器设备的方法，所述方法对被选择的存储器单元进行编程，以在所述被选择的存储器单元中的每个被选择的存储器单元中存储N位数据，所述方法包括：
模糊编程，用于通过使用中间验证电压，将待被编程到第一至第(2N-1)目标编程状态之中的第(2N-1)至第(2N-1)目标编程状态的第一存储器单元的阈值电压增加到中间编程状态；以及
精细编程，用于通过使用第一至第(2N-1)验证电压，将所述被选择的存储器单元编程到目标编程状态，
其中所述精细编程包括：增加待被编程到第一至第(2N-1-1)目标编程状态的第二存储器单元的阈值电压，以及增加待被编程到所述(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元的阈值电压，并且
其中N是大于1的自然数。
11.根据权利要求10所述的方法，其中所述精细编程包括：
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与所述第(2N-1)至第(2N-1)目标编程状态相对应的所述第一存储器单元耦合的位线；
将编程允许电压施加到与在对应于所述第一至第(2N-1-1)目标编程状态的所述第二存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将第一编程电压施加到与所述被选择的存储器单元耦合的字线；
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与所述第一至第(2N-1-1)目标编程状态相对应的所述第二存储器单元耦合的位线；
将编程允许电压施加到与在对应于所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将大于所述第一编程电压的第二编程电压施加到与所述被选择的存储器单元耦合的所述字线；以及
通过使用所述第一至第(2N-1)验证电压，对所述被选择的存储器单元执行验证操作。
12.根据权利要求10所述的方法，其中所述精细编程包括：
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程的存储器单元耦合的位线；
将编程允许电压施加到与在所述被选择的存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将第一编程电压施加到与所述被选择的存储器单元耦合的字线；
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与所述第一至第(2N-1-1)目标编程状态相对应的所述第二存储器单元耦合的位线；
将编程允许电压施加到与在对应于所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将大于所述第一编程电压的第二编程电压施加到与所述被选择的存储器单元耦合的所述字线；以及
通过使用所述第一至第(2N-1)验证电压，对所述被选择的存储器单元执行验证操作。
13.一种操作半导体存储器设备的方法，所述方法对被选择的存储器单元进行编程，以在所述被选择的存储器单元中的每个被选择的存储器单元中存储N位数据，所述方法包括：
第一模糊编程，用于通过使用中间验证电压，将待被编程到第一至第(2N-1)目标编程状态之中的第(2N-1)至第(2N-1)目标编程状态的第一存储器单元的阈值电压增加到第一中间编程状态；
第二模糊编程，用于通过使用大于所述中间验证电压的第(2N-1)验证电压，将待被编程到所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元的阈值电压从所述第一中间编程状态增加到第二中间编程状态；以及
精细编程，用于将所述被选择的存储器单元编程到目标编程状态，
其中N是大于1的自然数。
14.根据权利要求13所述的方法，其中所述第一模糊编程包括：
将编程禁止电压施加到与被编程到所述第一中间编程状态的第三存储器单元耦合的位线；
将编程允许电压施加到与在所述第一存储器单元之中的、未被完全编程到所述第一中间编程状态的第四存储器单元耦合的位线；
将编程电压施加到与所述被选择的存储器单元耦合的字线；以及
通过使用中间验证电压，对所述第四存储器单元执行验证操作。
15.根据权利要求14所述的方法，其中所述第二模糊编程包括：
将所述编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元以及与第一至第(2N-1-1)目标编程状态相对应的第二存储器单元耦合的位线；
将所述编程允许电压施加到与在对应于所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元之中的、未被完全编程的存储器单元耦合的位线；
将编程电压施加到与所述被选择的存储器单元耦合的字线；以及
通过使用所述第(2N-1)至第(2N-1)验证电压，对待被编程到所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元执行验证操作。
16.根据权利要求15所述的方法，其中所述第二模糊编程还包括：在执行所述验证操作之后，确定与所述第(2N-1)至第(2N-1)目标编程状态相对应的所有所述第一存储器单元的阈值电压是否大于第(2N-1)验证电压。
17.根据权利要求16所述的方法，其中所述第二模糊编程响应于确定与所述第(2N-1)至第(2N-1)目标编程状态相对应的所有所述第一存储器单元的阈值电压大于所述第(2N-1)验证电压而结束。
18.根据权利要求16所述的方法，其中响应于确定与所述第(2N-1)至第(2N-1)目标编程状态相对应的所述第一存储器单元的阈值电压中的至少一个阈值电压小于所述第(2N-1)验证电压，所述第二模糊编程重复以下操作：
将所述编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到所述对应目标编程状态的所述存储器单元以及与所述第一至第(2N-1-1)目标编程状态相对应的所述第二存储器单元耦合的所述位线；
将所述编程允许电压施加到与在对应于所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元之中的、未被完全编程的所述存储器单元耦合的所述位线；
将所述编程电压施加到与所述被选择的存储器单元耦合的所述字线；以及
通过使用所述第(2N-1)至第(2N-1)验证电压，对待被编程到所述第(2N-1)至第(2N-1)目标编程状态的所述第一存储器单元执行所述所述验证操作。
19.根据权利要求13所述的方法，其中所述精细编程包括：
将编程禁止电压施加到与在所述被选择的存储器单元之中的、被完全编程到对应目标编程状态的存储器单元耦合的位线；
将编程允许电压施加到与在所述被选择的存储器单元之中的、未被完全编程到所述对应目标编程状态的存储器单元耦合的位线；
将编程电压施加到与所述被选择的存储器单元耦合的字线；以及
通过使用所述第一至第(2N-1)验证电压，对所述被选择的存储器单元执行验证操作。
20.根据权利要求13所述的方法，其中所述中间验证电压小于第(2N-1)验证电压。
CN202210271236.3A 2021-09-09 2022-03-18 半导体存储器设备以及半导体存储器设备的操作方法 Pending CN115798551A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210120307A KR20230037242A (ko) 2021-09-09 2021-09-09 반도체 메모리 장치 및 그 동작 방법
KR10-2021-0120307 2021-09-09

Publications (1)

Publication Number Publication Date
CN115798551A true CN115798551A (zh) 2023-03-14

Family

ID=85386314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210271236.3A Pending CN115798551A (zh) 2021-09-09 2022-03-18 半导体存储器设备以及半导体存储器设备的操作方法

Country Status (3)

Country Link
US (1) US12073894B2 (zh)
KR (1) KR20230037242A (zh)
CN (1) CN115798551A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866954B1 (ko) 2006-09-29 2008-11-05 삼성전자주식회사 멀티 레벨 셀의 프로그래밍 시간을 줄일 수 있는 플래쉬메모리 장치 및 그 프로그래밍 방법
KR100836762B1 (ko) 2006-12-11 2008-06-10 삼성전자주식회사 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법
US9953703B2 (en) * 2015-10-16 2018-04-24 Samsung Electronics Co., Ltd. Programming method of non volatile memory device
US10811109B2 (en) * 2018-12-27 2020-10-20 Sandisk Technologies Llc Multi-pass programming process for memory device which omits verify test in first program pass
US10748622B2 (en) * 2019-01-21 2020-08-18 Sandisk Technologies Llc State adaptive predictive programming
US11663068B2 (en) * 2020-06-29 2023-05-30 Western Digital Technologies, Inc. Write abort error detection in multi-pass programming
US11495296B2 (en) * 2021-01-20 2022-11-08 Western Digital Technologies, Inc. Read threshold calibration for nonvolatile memory with encoded foggy-fine programming
US11551781B1 (en) * 2021-06-16 2023-01-10 Sandisk Technologies Llc Programming memory cells with concurrent storage of multi-level data as single-level data for power loss protection

Also Published As

Publication number Publication date
US20230070166A1 (en) 2023-03-09
US12073894B2 (en) 2024-08-27
KR20230037242A (ko) 2023-03-16

Similar Documents

Publication Publication Date Title
CN109817265B (zh) 半导体存储装置及其操作方法
US20200065018A1 (en) Memory controller and operating method thereof
US11972824B2 (en) Semiconductor memory device, controller, memory system and method of operating the same
US10559363B2 (en) Semiconductor memory device and method related to operating the semiconductor memory device
CN109979513B (zh) 半导体存储器装置及其操作方法
US11238947B2 (en) Semiconductor memory device and operating method thereof
CN114464221B (zh) 半导体存储器设备及其操作方法
US11328766B2 (en) Semiconductor memory device and method of operating the same
CN115705885A (zh) 半导体存储器装置及其操作方法
KR20190028999A (ko) 반도체 메모리 장치 및 그 동작 방법
CN115798551A (zh) 半导体存储器设备以及半导体存储器设备的操作方法
US11961571B2 (en) Semiconductor memory device detecting program failure, and method of operating the same
US11901017B2 (en) Semiconductor memory device and method of operating the same
US11514988B2 (en) Controller and method of operating under sudden power interruption
US11594291B2 (en) Semiconductor memory device and method of operating the same
US20220328107A1 (en) Semiconductor memory device and method of operating the semiconductor memory device
US20230386561A1 (en) Semiconductor memory device and controller for reading data with improved speed, and method of operating the semiconductor memory device and the controller
CN115527595A (zh) 半导体存储器设备及其操作方法
KR20220075936A (ko) 메모리 시스템 및 그 동작 방법
CN114141286A (zh) 半导体存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination