CN115798432A - 一种gip驱动前后抗噪电路及方法 - Google Patents
一种gip驱动前后抗噪电路及方法 Download PDFInfo
- Publication number
- CN115798432A CN115798432A CN202211681003.7A CN202211681003A CN115798432A CN 115798432 A CN115798432 A CN 115798432A CN 202211681003 A CN202211681003 A CN 202211681003A CN 115798432 A CN115798432 A CN 115798432A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- gip
- signal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供一种GIP驱动前后抗噪电路及方法，涉及GIP电路技术领域。单级GIP单元包括：一薄膜晶体管T4和电容C，T4栅极为节点Q，漏极为Gout输出端；一薄膜晶体管T1，其栅极与STV或Gn‑1信号连接，漏极与Q点连接，源极与FW信号连接；一薄膜晶体管T2，其栅极与Gn+1或RST信号连接，漏极与Q点连接，源极与BW信号连接；一薄膜晶体管T3，其栅极与STV信号连接，源极与Q点连接，漏极与VGL信号和稳压电路连接；一薄膜晶体管T5，其源极和漏极分别与所述薄膜晶体管T3的源极和漏极连接，其栅极与RST信号连接。本发明通过增加一TFT器件，并使用现有的STV和RST讯号取代CLR讯号，在减少IC讯号输出的同时提高GIP驱动电路的前后抗噪能力。
Description
技术领域
本发明涉及GIP电路技术领域，特别涉及一种GIP驱动前后抗噪电路及方法。
背景技术
随着TFT-LCD的发展，窄边框、低成本、高品质成为设计的主流趋势。GIP(GateinPanel)技术在玻璃上构建逻辑电路来控制像素TFT的栅极，取代gateIC(集成电路)，成为窄边框设计的主要方法，同时也可降低IC成本。为提高GIP电路的可靠性，需减少电路中噪声影响。
GIP电路设计主要由TFT器件和电容构成，可分为预充、输出、关闭和稳压电路三部分组成。主体输出电路由一个TFT和电容构成，该TFT的栅极设为节点Q，Q点电位及抗噪能力决定了GIP电路输出的稳定性。
如图1所示，传统GIP电路设计，显示级传完成后，可通过CLR讯号将GIP的各级Q点拉至低电位，减少电荷残留对TFT器件的Stress影响。然而当面板异常掉电重新工作时，GIP各级Q点易处于异常电位，影响级传，导致面板显示异常。
发明内容
本发明要解决的技术问题，在于提供一种GIP驱动前后抗噪的电路及方法，通过增加一TFT器件，并使用现有的STV和RST讯号取代CLR讯号，在减少IC讯号输出的同时提高GIP驱动电路的前后抗噪能力。
第一方面，本发明提供一种GIP驱动前后抗噪电路，包括依次级联的GIP单元，每一单级GIP单元包括：
一薄膜晶体管T4和电容C，构成电路输出部分，其栅极为节点Q，漏极为Gout输出端；
一薄膜晶体管T1，用于预充，其栅极与STV或Gn-1信号连接，漏极与Q点连接，源极与FW信号连接；
一薄膜晶体管T2，用于稳压和关闭，其栅极与Gn+1或RST信号连接，漏极与Q点连接，源极与BW信号连接；
一薄膜晶体管T3，其栅极与STV信号连接，源极与Q点连接，漏极与VGL信号和稳压电路连接；
一薄膜晶体管T5，其源极和漏极分别与所述薄膜晶体管T3的源极和漏极连接，其栅极与RST信号连接。
进一步地，在第一级GIP单元之前还包括至少一个第一DMYGIP单元，其Gout输出端不接至面内，所述第一DMYGIP单元的薄膜晶体管T3的栅极与VGL信号连接或者空接，薄膜晶体管T5的栅极与RST信号连接。
进一步地，在末级GIP单元的之后还包括至少一个第二DMYGIP单元，其Gout输出端不接至面内，所述第二DMYGIP单元的薄膜晶体管T3的栅极与STV信号连接，薄膜晶体管T5的栅极与RST信号连接。
进一步地，薄膜晶体管T1的栅极与STV或Gn-1信号连接具体为，第一级GIP单元的薄膜晶体管T1的栅极与STV信号连接，其它GIP单元的薄膜晶体管T1的栅极与Gn-1信号连接；薄膜晶体管T2的栅极与Gn+1或RST信号连接具体为，最后一级GIP单元的薄膜晶体管T2的栅极与RST信号连接，其它GIP单元的薄膜晶体管T2的栅极与Gn+1信号连接。
进一步地，所述RST信号和STV信号由IC产生，按时序输入依次级联的GIP单元。
第二方面，本发明提供一种GIP驱动前后抗噪方法，需提供第一方面的电路，所述方法包括：
STV信号开启时，通过薄膜晶体管T3下拉各级GIP单元的Q点，复位各级Gout输出TFT的栅极，实现驱动前抗噪；
级传结束，RST信号开启，通过薄膜晶体管T5使各级Gout输出TFT的栅极Q点复位，实现驱动后抗噪。
进一步地，在第一级GIP单元之前还包括至少一个第一DMYGIP单元时，STV信号输入第一个第一DMYGIP单元的薄膜晶体管T1，实现对Q点的预充。
进一步地，在末级GIP单元之后还包括至少一个第二DMYGIP单元时，最后一级第二DMYGIP单元的薄膜晶体管T2的栅极与RST信号连接，降低显示区末端GIPRA后驱动异常的风险。
本发明具有如下优点：
1、通过使用STV&RST信号取代CLR信号，且在现有技术电路基础上增加一薄膜晶体管T5，栅极由RST信号控制，薄膜晶体管T3的栅极由STV信号控制，源漏极分别接Q点和VGL；STV信号开启时，通过薄膜晶体管T3下拉各级GIP单元的Q点，复位各级Gout输出TFT的栅极，实现驱动前抗噪；级传结束，RST信号开启，通过薄膜晶体管T5使各级Gout输出TFT的栅极Q点复位，实现驱动后抗噪；面板异常掉电重新工作时，先复位Q点，有利于GIP正常驱动。
2、通过在第一级GIP单元之前设置至少一个第一DMYGIP单元，STV信号输入第一个第一DMYGIP单元的薄膜晶体管T1，实现对Q点的预充。
3、通过在末级GIP单元之后设置至少一个第二DMYGIP单元时，降低显示区末端GIPRA后驱动异常的风险。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为现有技术中单级GIP电路结构示意图；
图2为现有技术中GIP级传设计及抗噪能力示意图；
图3为本发明实施例的单级GIP电路结构示意图；
图4为本发明实施例的GIP级传示意图；
图5为本发明实施例的抗噪能力示意图。
具体实施方式
本申请实施例通过提供一种GIP驱动前后抗噪的电路及方法，通过增加一TFT器件，并使用现有的STV和RST讯号取代CLR讯号，在减少IC讯号输出的同时提高GIP驱动电路的前后抗噪能力。
本申请实施例中的技术方案，总体思路如下：
如图1所示，现有技术中的传统单级GIP电路可分为预充、输出、关闭和稳压三部分。T1为预充部分，T4和电容C构成输出部分，T2和T3为关闭和稳压电路的一部分。目前现有技术中的GIP电路设计主要差异在关闭和稳压电路部分。Q点为输出TFTT4的栅极，源漏极接CK及Gout，Gout用于控制面板画素TFT的栅极。当Q点高电位，T4开启，Gout输出CK电位。面板工作时，一帧时间内，分为扫描显示时间及Blanking时间(用于触控或IC讯号上下电)；一级Gate打开的时间所占比例小，要求其余时间该级Gout维持低电位。所以Q点的抗噪能力影响着GIP电路工作的稳定性。
图2为现有技术中GIP级传设计示意图：现有的GIP电路在级传设计中，STV仅用于开启前级电路，级传的末端电路则是由RST信号进行关闭，显示级传完成后，可通过CLR讯号将GIP的各级Q点拉至低电位，减少电荷残留对TFT器件的Stress影响。可以看到，现有技术中仅在RST信号后通过CLR进行Q点复位，当面板异常掉电重新工作时，GIP各级Q点易处于异常电位，影响级传，导致面板显示异常。
发明人创造性地将原本用于开启前级电路的STV信号和关闭级传的末端电路的RST信号取代CLR信号，从而减少IC信号(IC可以采用型号为ICNL9916的芯片)，同时，在原电路基础上增加一薄膜晶体管T5，通过STV信号和RST信号分别控制T3和T5，提高GIP驱动前后抗噪能力。
实施例一
本实施例提供一种GIP驱动前后抗噪的电路，包括依次级联的GIP单元，每一单级GIP单元如图3所示，包括：
一薄膜晶体管T4和电容C，构成电路输出部分，其栅极为节点Q，漏极为Gout输出端；
一薄膜晶体管T1，用于预充，其栅极与STV或Gn-1信号(即上一级的输出端信号)连接(比如，第一级GIP单元的薄膜晶体管T1的栅极与STV信号连接，其它GIP单元的薄膜晶体管T1的栅极与Gn-1信号连接)，漏极与Q点连接，源极与FW信号连接；
一薄膜晶体管T2，用于稳压和关闭，其栅极与Gn+1(即下一级的输出端信号)或RST信号连接(比如，最后一级GIP单元的薄膜晶体管T2的栅极与RST信号连接，其它GIP单元的薄膜晶体管T2的栅极与Gn+1信号连接)，漏极与Q点连接，源极与BW信号连接；
一薄膜晶体管T3，其栅极与STV信号连接，源极与Q点连接，漏极与VGL信号和稳压电路连接；
一薄膜晶体管T5，其源极和漏极分别与所述薄膜晶体管T3的源极和漏极连接，其栅极与RST信号连接。
STV开启时，可下拉各级Q点，复位各级Gout输出TFT的栅极；级传结束，RST开启，各级Gout输出TFT的栅极Q点复位。提高GIP驱动电路的前后抗噪能力，面板异常掉电重新工作时，先复位Q点，有利于GIP正常驱动。
由于利用STV&RST信号可前后下拉各级Q点，但与第一级需对Q点预充冲突，所以在一种可能的实现方式中，在级传设计上前后增加DMYGIP(其Gout输出端不接至有效显示画面区域内)，如图4所示，在第一级GIP单元之前还包括两个第一DMYGIP单元(DMY1/DMY2)，所述第一DMY GIP单元的薄膜晶体管T3的栅极与VGL信号连接或者空接(由于DMY1/DMY2中的T1已由STV控制，FW高电位输入Q点，故T3的栅极需接VGL或不接，防止Q点同时受高低电位影响，导致级传异常)，薄膜晶体管T5的栅极与RST信号连接。。
在一种可能的实现方式中，在末级GIP单元的之后还包括至少一个第二DMYGIP单元，其Gout输出端不接至面内，所述第二DMYGIP单元的薄膜晶体管T3的栅极与STV信号连接，薄膜晶体管T5的栅极与RST信号连接。末端GIP由RST关闭变更为DMYGIP(有Gout输出，不接至面内)关闭，可降低显示区末端GIPRA后驱动异常的风险。
如图4所示，所述RST信号和STV信号由IC产生，按时序输入依次级联的GIP单元。其他各级GIP电路的T3、T5栅极由STV、RST控制，源漏极分别接Q点和VGL，可实现GIP驱动前后抗噪能力(参考图5)。
实施例二
本实施例提供一种GIP驱动前后抗噪的方法，需提供实施例一所述的电路，所述方法包括：
STV信号开启时，通过薄膜晶体管T3下拉各级GIP单元的Q点，复位各级Gout输出TFT的栅极，实现驱动前抗噪；
级传结束，RST信号开启，通过薄膜晶体管T5使各级Gout输出TFT的栅极Q点复位，实现驱动后抗噪。
在一种可能的实现方式中，在第一级GIP单元之前还包括至少一个第一DMYGIP单元时(比如图4的DMY1/DMY2)，STV信号输入第一个第一DMYGIP单元的薄膜晶体管T1，实现对Q点的预充。
在一种可能的实现方式中，在末级GIP单元之后还包括至少一个第二DMYGIP单元(比如图4的DMY3/DMY4)时，最后一级第二DMYGIP单元的薄膜晶体管T2的栅极与RST信号连接，降低显示区末端GIPRA后驱动异常的风险。
本申请通过使用STV&RST信号取代CLR信号，且在现有技术电路基础上增加一薄膜晶体管T5，栅极由RST信号控制，薄膜晶体管T3的栅极由STV信号控制，源漏极分别接Q点和VGL；STV信号开启时，通过薄膜晶体管T3下拉各级GIP单元的Q点，复位各级Gout输出TFT的栅极，实现驱动前抗噪；级传结束，RST信号开启，通过薄膜晶体管T5使各级Gout输出TFT的栅极Q点复位，实现驱动后抗噪；面板异常掉电重新工作时，先复位Q点，有利于GIP正常驱动；通过在第一级GIP单元之前设置至少一个第一DMYGIP单元，STV信号输入第一个第一DMYGIP单元的薄膜晶体管T1，实现对Q点的预充；通过在末级GIP单元之后设置至少一个第二DMYGIP单元时，降低显示区末端GIPRA后驱动异常的风险。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (8)
1.一种GIP驱动前后抗噪电路，其特征在于：包括依次级联的GIP单元，每一单级GIP单元包括：
一薄膜晶体管T4和电容C，构成电路输出部分，其栅极为节点Q，漏极为Gout输出端；
一薄膜晶体管T1，用于预充，其栅极与STV或Gn-1信号连接，漏极与Q点连接，源极与FW信号连接；
一薄膜晶体管T2，用于稳压和关闭，其栅极与Gn+1或RST信号连接，漏极与Q点连接，源极与BW信号连接；
一薄膜晶体管T3，其栅极与STV信号连接，源极与Q点连接，漏极与VGL信号和稳压电路连接；
一薄膜晶体管T5，其源极和漏极分别与所述薄膜晶体管T3的源极和漏极连接，其栅极与RST信号连接。
2.根据权利要求1所述的电路，其特征在于：在第一级GIP单元之前还包括至少一个第一DMY GIP单元，其Gout输出端不接至面内，所述第一DMY GIP单元的薄膜晶体管T3的栅极与VGL信号连接或者空接，薄膜晶体管T5的栅极与RST信号连接。
3.根据权利要求1或2所述的电路，其特征在于：在末级GIP单元的之后还包括至少一个第二DMY GIP单元，其Gout输出端不接至面内，所述第二DMY GIP单元的薄膜晶体管T3的栅极与STV信号连接，薄膜晶体管T5的栅极与RST信号连接。
4.根据权利要求1所述的电路，其特征在于：薄膜晶体管T1的栅极与STV或Gn-1信号连接具体为，第一级GIP单元的薄膜晶体管T1的栅极与STV信号连接，其它GIP单元的薄膜晶体管T1的栅极与Gn-1信号连接；薄膜晶体管T2的栅极与Gn+1或RST信号连接具体为，最后一级GIP单元的薄膜晶体管T2的栅极与RST信号连接，其它GIP单元的薄膜晶体管T2的栅极与Gn+1信号连接。
5.根据权利要求1所述的电路，其特征在于：所述RST信号和STV信号由IC产生，按时序输入依次级联的GIP单元。
6.一种GIP驱动前后抗噪方法，需提供如权利要求1至5任一项所述的电路，其特征在于，所述方法包括：
STV信号开启时，通过薄膜晶体管T3下拉各级GIP单元的Q点，复位各级Gout输出TFT的栅极，实现驱动前抗噪；
级传结束，RST信号开启，通过薄膜晶体管T5使各级Gout输出TFT的栅极Q点复位，实现驱动后抗噪。
7.根据权利要求5所述的方法，其特征在于：在第一级GIP单元之前还包括至少一个第一DMY GIP单元时，STV信号输入第一个第一DMY GIP单元的薄膜晶体管T1，实现对Q点的预充。
8.根据权利要求5或6所述的方法，其特征在于：在末级GIP单元之后还包括至少一个第二DMY GIP单元时，最后一级第二DMY GIP单元的薄膜晶体管T2的栅极与RST信号连接，降低显示区末端GIP RA后驱动异常的风险。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211681003.7A CN115798432A (zh) | 2022-12-27 | 2022-12-27 | 一种gip驱动前后抗噪电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211681003.7A CN115798432A (zh) | 2022-12-27 | 2022-12-27 | 一种gip驱动前后抗噪电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115798432A true CN115798432A (zh) | 2023-03-14 |
Family
ID=85426885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211681003.7A Pending CN115798432A (zh) | 2022-12-27 | 2022-12-27 | 一种gip驱动前后抗噪电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115798432A (zh) |
-
2022
- 2022-12-27 CN CN202211681003.7A patent/CN115798432A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10916213B2 (en) | Shift register and method for driving the same, gate driving circuit, and display device | |
| CN110739020B (zh) | 移位寄存器和显示面板 | |
| US11081061B2 (en) | Shift register, gate driving circuit, display device and gate driving method | |
| US9396813B2 (en) | Shift register cell, shift register, gate driver and display panel | |
| JP6415683B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
| CN102651238B (zh) | 移位寄存器单元、移位寄存器、显示面板及显示器 | |
| GB2542728A (en) | Gate drive circuit having self-compensation function | |
| GB2542991A (en) | Gate drive circuit having self-compensation function | |
| US11069272B2 (en) | Shift register, gate drive circuit, display panel, and driving method | |
| CN105118459A (zh) | 一种goa电路及液晶显示器 | |
| CN107331418A (zh) | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 | |
| US10692464B2 (en) | Voltage supply unit and method, display driving circuit and display device | |
| CN110992871A (zh) | 移位寄存器和显示面板 | |
| US20220343840A1 (en) | Charge Sharing Circuit and Method, Display Driving Module and Display Device | |
| US20210090481A1 (en) | Clock Signal Test Circuit, Control Method Thereof, Display Panel and Test Device | |
| US11710443B2 (en) | Shift register, gate drive circuit and display panel | |
| CN112289275B (zh) | Goa电路及其驱动方法、显示面板 | |
| CN108717844B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
| CN113436580B (zh) | 栅极驱动电路及显示面板 | |
| CN214541521U (zh) | 一种gip电路 | |
| CN112885286B (zh) | 一种减少显示缺陷的gip电路及其控制方法 | |
| CN115798432A (zh) | 一种gip驱动前后抗噪电路及方法 | |
| CN112885285B (zh) | 一种gip电路及其控制方法 | |
| CN219105739U (zh) | 一种gip驱动前后抗噪电路 | |
| CN113643669B (zh) | Goa电路及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |