CN115794686B - 一种安全存储芯片控制系统 - Google Patents
一种安全存储芯片控制系统 Download PDFInfo
- Publication number
- CN115794686B CN115794686B CN202310082866.0A CN202310082866A CN115794686B CN 115794686 B CN115794686 B CN 115794686B CN 202310082866 A CN202310082866 A CN 202310082866A CN 115794686 B CN115794686 B CN 115794686B
- Authority
- CN
- China
- Prior art keywords
- data
- controller
- random number
- storage
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006870 function Effects 0.000 claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 230000003139 buffering effect Effects 0.000 claims abstract description 5
- 238000012795 verification Methods 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 29
- 238000004364 calculation method Methods 0.000 claims description 19
- 102100039643 Rho-related GTP-binding protein Rho6 Human genes 0.000 claims description 16
- 101710199571 Rho-related GTP-binding protein Rho6 Proteins 0.000 claims description 16
- 102100039642 Rho-related GTP-binding protein RhoN Human genes 0.000 claims description 12
- 108050007497 Rho-related GTP-binding protein RhoN Proteins 0.000 claims description 12
- 102100022404 E3 ubiquitin-protein ligase Midline-1 Human genes 0.000 claims description 11
- 101000680670 Homo sapiens E3 ubiquitin-protein ligase Midline-1 Proteins 0.000 claims description 11
- 101000766246 Homo sapiens Probable E3 ubiquitin-protein ligase MID2 Proteins 0.000 claims description 11
- 102100026310 Probable E3 ubiquitin-protein ligase MID2 Human genes 0.000 claims description 11
- 238000013500 data storage Methods 0.000 claims description 11
- 101100059544 Arabidopsis thaliana CDC5 gene Proteins 0.000 claims description 8
- 101150115300 MAC1 gene Proteins 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 101100244969 Arabidopsis thaliana PRL1 gene Proteins 0.000 claims description 4
- 102100039558 Galectin-3 Human genes 0.000 claims description 4
- 101100454448 Homo sapiens LGALS3 gene Proteins 0.000 claims description 4
- 101150051246 MAC2 gene Proteins 0.000 claims description 4
- 230000002618 waking effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MVVPIAAVGAWJNQ-DOFZRALJSA-N Arachidonoyl dopamine Chemical group CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)NCCC1=CC=C(O)C(O)=C1 MVVPIAAVGAWJNQ-DOFZRALJSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Storage Device Security (AREA)
Abstract
本发明提供了一种安全存储芯片控制系统，包括存储控制器、地址寄存器、命令寄存器、擦除控制器、存储单元列阵器、传输缓冲器和外部控制器，所述存储控制器用于对数据的存储与读写进行控制，所述地址寄存器用于存放访问内容的地址信息，所述命令寄存器用于存放控制指令，所述擦除控制器用于擦除存储内容，所述存储单元阵列器用于保存具体数据，所述传输缓冲器用于在输入输出数据时起缓冲作用，所述外部控制器用于连接安全芯片并对安全芯片中的数据进行操作；本系统通过内置的存储控制器对外部控制器进行身份验证来开启芯片的读写功能，在芯片被盗窃后也能够对存储的内容进行保护。
Description
技术领域
本发明涉及数据存储安全领域，具体涉及一种安全存储芯片控制系统。
背景技术
现在市场上通用的存储芯片，一般都是常用接口模式，通用性比较强，都是通过外部的控制器发送命令来控制存储芯片的读写操作，标准的存储芯片，读写方法都很接近或一致，导致存储产品上的某一颗存储芯片被恶意盗取，焊接到其他控制器上，依然可以读取存储芯片上的数据，在没有增加安全控制单元的情况下，目前还没有存储器能够进行自我数据保护。
背景技术的前述论述仅意图便于理解本发明。此论述并不认可或承认提及的材料中的任一种公共常识的一部分。
现在已经开发出了很多芯片存储系统，现有的存储控制系统有如公开号为CN112908394B所公开的系统，这些系统一般包括：计时模块，用于监测各个SRAM芯片的待机时间是否超过预定值，在超过预定值后，向安全检测模块发送待测SRAM芯片的检测信号；安全检测模块，用于根据接收到的检测信号，对待测SRAM芯片进行老化压印力度分析，将获得的老化压印力度度量结果与预设阈值进行比较，判断待测SRAM芯片安全性能是否达标，不达标时将待测SRAM芯片的数据移动至备用存储模块，并启动校准模块；校准模块，用于对待测SRAM芯片进行复位和校准；多个SRAM芯片，用于存储主机发送的地址以及相应数据，互为备用存储模块。但该系统是用于对存储在芯片中的内容防止自然变化进行的保护，但无法防止他人读取芯片的内容或更改芯片的内容。
发明内容
本发明的目的在于，针对所存在的不足，提出了一种安全存储芯片控制系统。
本发明采用如下技术方案：
一种安全存储芯片控制系统，包括存储控制器、地址寄存器、命令寄存器、擦除控制器、存储单元列阵器、传输缓冲器和外部控制器；
所述存储控制器用于对数据的存储与读写进行控制，所述地址寄存器用于存放访问内容的地址信息，所述命令寄存器用于存放控制指令，所述擦除控制器用于擦除存储内容，所述存储单元阵列器用于保存具体数据，所述传输缓冲器用于在输入输出数据时起缓冲作用，所述外部控制器用于连接安全芯片并对安全芯片中的数据进行操作；
所述存储控制器对所述外部控制器进行身份验证，所述存储控制器提供随机数和芯片标识，所述外部控制器提供随机数和外部控制器标识，所述存储控制器和所述外部控制器分别基于两个随机数和两个标识处理得到验证数据，当两个验证数据一致时，所述存储控制器执行由外部控制器发送的数据对芯片进行控制；
进一步的，所述存储控制器包括安全控制单元和逻辑控制电路，所述安全控制单元包括第一随机数生成器、第一数据存储器和第一计算处理器，所述第一随机数生成器用于随机生成数据，所述第一数据存储器用于保存用于安全验证的数据，所述第一计算处理器用于对所述第一数据存储器中保存的数据进行计算处理，所述逻辑控制电路用于控制安全控制单元的运行流程；
进一步的，所述外部控制器包括第二随机数生成器、第二数据存储器和第二计算处理器，所述第二随机数生成器用于随机生成数据，所述第二数据存储器用于保存用于安全验证的数据，所述第二计算处理器用于对所述第二数据存储器中保存的数据进行计算处理；
进一步的，所述第一计算处理器和所述第二计算处理器处理得到验证数据的过程包括如下步骤：
S41、将随机数和标志交叉处理得到两个中间数MID1和MID2；
其中，MID1由存储控制器提供的标志ID1和外部控制器提供的随机数RND2处理得到，MID2由外部控制器提供的标志ID2和存储控制器提供的随机数RND1处理得到；
S42、将两个中间数转换为二进制数后，基于0和1的位置和数量计算得到四个权值Qw1(0)、Qw1(1)、Qw2(0)和Qw2(1)；
其中，由中间数MID1得到的两个权值分别记为Qw1(0)和Qw1(1)，由中间数MID2得到的两个权值分别记为Qw2(0)和Qw2(1)；
S43、将权值根据下式进行处理得到验证数据MAC：
其中，n为验证数据转换为十六进制数时的长度；
进一步的，第一计算处理器和所述第二计算处理器计算得到中间数的公式为：
其中，MID(i)表示中间数的第i位数值，ID(j)表示标志数据的第j位数值，RND(i)表示随机数的第i位数值，m为中间数、标志数据和随机数的长度，i和j为用于表示位数的参数，中间数MID、标志数据ID和随机数RND均为十六进制数；
权值的计算公式为：
其中，
表示中间数中0的个数，
表示中间数中1的个数，P0()和P1()为判断函数。
本发明所取得的有益效果是：
本系统在存储芯片内部内置安全控制单元，外部对芯片进行读写操作时必须经过安全控制单元，而安全控制单元会对连接设备进行身份验证，使得芯片即使被盗窃，芯片中的内容也不会被获取，提高了芯片存储内容的安全性，本系统能够通过外部安全指令控制存储芯片的读写权限，针对不同的外部控制器赋予不同的权限，保证不同使用者能够满足不同的使用需求。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明整体结构框架示意图；
图2为本发明存储控制器构成示意图；
图3为本发明外部控制器构成示意图；
图4为本发明安全验证工作流程示意图；
图5为本发明获取验证数据流程示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
实施例一：
本实施例提供了一种安全存储芯片控制系统，结合图1，包括存储控制器、地址寄存器、命令寄存器、擦除控制器、存储单元列阵器、传输缓冲器和外部控制器；
所述存储控制器用于对数据的存储与读写进行控制，所述地址寄存器用于存放访问内容的地址信息，所述命令寄存器用于存放控制指令，所述擦除控制器用于擦除存储内容，所述存储单元阵列器用于保存具体数据，所述传输缓冲器用于在输入输出数据时起缓冲作用，所述外部控制器用于连接安全芯片并对安全芯片中的数据进行操作；
所述存储控制器对所述外部控制器进行身份验证，所述存储控制器提供随机数和芯片标识，所述外部控制器提供随机数和外部控制器标识，所述存储控制器和所述外部控制器分别基于两个随机数和两个标识处理得到验证数据，当两个验证数据一致时，所述存储控制器执行由外部控制器发送的数据对芯片进行控制；
所述存储控制器包括安全控制单元和逻辑控制电路，所述安全控制单元包括第一随机数生成器、第一数据存储器和第一计算处理器，所述第一随机数生成器用于随机生成数据，所述第一数据存储器用于保存用于安全验证的数据，所述第一计算处理器用于对所述第一数据存储器中保存的数据进行计算处理，所述逻辑控制电路用于控制安全控制单元的运行流程；
所述外部控制器包括第二随机数生成器、第二数据存储器和第二计算处理器，所述第二随机数生成器用于随机生成数据，所述第二数据存储器用于保存用于安全验证的数据，所述第二计算处理器用于对所述第二数据存储器中保存的数据进行计算处理；
结合图5，所述第一计算处理器和所述第二计算处理器处理得到验证数据的过程包括如下步骤：
S41、将随机数和标志交叉处理得到两个中间数MID1和MID2；
其中，MID1由存储控制器提供的标志ID1和外部控制器提供的随机数RND2处理得到，MID2由外部控制器提供的标志ID2和存储控制器提供的随机数RND1处理得到；
S42、将两个中间数转换为二进制数后，基于0和1的位置和数量计算得到四个权值Qw1(0)、Qw1(1)、Qw2(0)和Qw2(1)；
其中，由中间数MID1得到的两个权值分别记为Qw1(0)和Qw1(1)，由中间数MID2得到的两个权值分别记为Qw2(0)和Qw2(1)；
S43、将权值根据下式进行处理得到验证数据MAC：
其中，n为验证数据转换为十六进制数时的长度；
第一计算处理器和所述第二计算处理器计算得到中间数的公式为：
其中，MID(i)表示中间数的第i位数值，ID(j)表示标志数据的第j位数值，RND(i)表示随机数的第i位数值，m为中间数、标志数据和随机数的长度，i和j为用于表示位数的参数，中间数MID、标志数据ID和随机数RND均为十六进制数；
权值的计算公式为：
其中，
表示中间数中0的个数，
表示中间数中1的个数，P0()和P1()为判断函数。
实施例二：
本实施例包含了实施例一中的全部内容，提供了一种安全存储芯片控制系统，包括存储控制器、地址寄存器、命令寄存器、擦除控制器、存储单元列阵器、传输缓冲器和外部控制器；
所述存储控制器用于对数据的存储与读写进行控制，所述地址寄存器用于存放访问内容的地址信息，所述命令寄存器用于存放控制指令，所述擦除控制器用于擦除存储内容，所述存储单元阵列器用于保存具体数据，所述传输缓冲器用于在输入输出数据时起缓冲作用；
所述存储控制器、地址寄存器、命令寄存器、擦除控制器、存储单元列阵器和传输缓冲器集成于安全芯片中；
所述外部控制器用于连接安全芯片并对安全芯片中的数据进行操作，所述外部控制器与安全芯片连接时与所述存储控制器完成对接；
结合图2，所述存储控制器包括安全控制单元和逻辑控制电路，所述安全控制单元包括第一随机数生成器、第一数据存储器和第一计算处理器，所述第一随机数生成器用于随机生成数据，所述第一数据存储器用于保存用于安全验证的数据，所述第一计算处理器用于对所述第一数据存储器中保存的数据进行计算处理，所述逻辑控制电路用于控制安全控制单元的运行流程；
结合图3，所述外部控制器包括第二随机数生成器、第二数据存储器和第二计算处理器，所述第二随机数生成器用于随机生成数据，所述第二数据存储器用于保存用于安全验证的数据，所述第二计算处理器用于对所述第二数据存储器中保存的数据进行计算处理；
结合图4，所述存储控制器和外部控制器的安全验证工作流程包括如下步骤：
S1、所述存储控制器接收到外部控制器的访问申请；
S2、所述存储控制器发送读取芯片ID指令，将获取的芯片标识数据记为ID1并保存至第一数据存储器；
S3、唤醒所述第一随机数生成器，将生成的随机数数据记为RND1并保存至所述第一数据存储器；
S4、所述存储控制器将ID1和RND1发送给所述外部控制器；
S5、所述外部控制器将ID1和RND1保存至所述第二数据存储器；
S6、唤醒所述第二随机数生成器，将生成的随机数数据记为RND2并保存至所述第二数据存储器；
S7、所述第二计算处理器根据ID1、RND1、IRD2和外部控制器的标识数据ID2计算得到验证数据MAC1；
S8、所述外部控制器将ID2、RND2和MAC1发送给所述存储控制器；
S9、所述存储控制器将ID2、RND2和MAC1保存至所述第一数据存储器；
S10、所述第一计算处理根据ID1、ID2、RND1和RND2计算出验证数据MAC2；
S11、所述存储控制器将MAC1和MAC2进行对比，对比一致则根据ID2启用对应的权限功能；
结合图2，所述存储控制器还包括权限存储器，所述权限存储器中记录了每个ID2对应的权限等级，所述权限等级从低到高分别为一级权限、二级权限、三级权限和四级权限，高等级的权限功能包括了低等级的权限功能；
一级权限的功能为读取芯片中的数据内容；
二级权限的功能为添加数据内容至芯片中；
三级权限的功能为删改芯片中的数据内容；
四级权限的功能为修改权限存储器中的内容；
所述存储控制器启用权限功能后，对芯片中存储内容进行处理的流程包括如下步骤：
S21、所述存储控制器接收外部控制器发送的操作数据包，并识别操作类型，若操作类型属于对应的权限功能，则进入步骤S22，否则返回告警信息；
S22、所述存储控制器根据操作对象发送给所述地址寄存器，所述地址寄存器中将对应的存储地址发送给所述存储单元列阵器，所述存储单元阵列器解锁对应区域；
S23、所述存储控制器根据操作类型发送给所述命令寄存器，所述命令寄存器中将对应的控制指令发送给所述存储单元阵列器，所述存储单元阵列器对解锁的区域根据控制指令进行标记；
S24、所述存储控制器根与存储单元列阵器进行通讯，所述存储单元列阵器将标记的存储空间进行对应的操作，若操作类型是修改权限，则通过控制指令对权限存储器中的内容进行操作；
S25、完成操作后所述存储控制器向所述外部控制器返回成功信息；
所述第一计算处理器和所述第二计算处理器获取验证数据的处理过程包括如下步骤：
S31、将随机数与标志数据交叉处理，得到两个中间数，交叉处理的公式为：
其中，MID(i)表示中间数的第i位数值，ID(j)表示标志数据的第j位数值，RND(i)表示随机数的第i位数值，m为中间数、标志数据和随机数的长度，i和j为用于表示位数的参数，中间数MID、标志数据ID和随机数RND均为十六进制数；
由ID1和RND2处理得到的中间数记为MID1，由ID2和RND1处理得到的中间数记为MID2；
S32、将中间数转换为二进制数，并根据下式计算出0的权值Qw(0)和1的权值Qw(1)：
其中，
表示中间数中0的个数，
表示中间数中1的个数，P0()和P1()为判断函数；
函数
表示对MID的第i位进行判断，当值为0时，返回i，当值为1时，返回0；
函数
表示对MID的第i位进行判断，当值为1时，返回i，当值为0时，返回0；
由中间数MID1得到的两个权值分别记为Qw1(0)和Qw1(1)，由中间数MID2得到的两个权值分别记为Qw2(0)和Qw2(1)；具体
S33、将4个权值根据下式进行处理得到验证数据MAC：
其中，n为验证数据转换为十六进制数时的长度。
实施例三：
本实施例包含了上述实施例中的全部内容，并添加了更新密钥预置方式，所述存储控制器还包括厂商密钥单元，所述厂商密钥单元为NADA保留区，所述厂商密钥单元用于在芯片出厂时设置厂商编号和厂商密钥，所述厂商编号和厂商密钥会在发行系统中保留记录，发行系统在发行时保障每个厂商对应的厂商编号及厂商密钥都是不同的；
当特定厂商应用安全存储芯片时，为其提供的安全认证程序会读取所述厂商密钥单元中的厂商编号和厂商密钥，所述安全认证程序使用商场编号和厂商密钥作为参数进行运算，当运算结果与所述安全认证程序中预置的对照值一致时，能正常认证和访问安全存储芯片。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的保护范围内，此外，随着技术发展其中的元素可以更新的。
Claims (2)
1.一种安全存储芯片控制系统，其特征在于，包括存储控制器、地址寄存器、命令寄存器、擦除控制器、存储单元列阵器、传输缓冲器和外部控制器；
所述存储控制器用于对数据的存储与读写进行控制，所述地址寄存器用于存放访问内容的地址信息，所述命令寄存器用于存放控制指令，所述擦除控制器用于擦除存储内容，所述存储单元阵列器用于保存具体数据，所述传输缓冲器用于在输入输出数据时起缓冲作用，所述外部控制器用于连接安全芯片并对安全芯片中的数据进行操作；
所述存储控制器对所述外部控制器进行身份验证，所述存储控制器提供随机数和芯片标识，所述外部控制器提供随机数和外部控制器标识，所述存储控制器和所述外部控制器分别基于两个随机数和两个标识处理得到验证数据，当两个验证数据一致时，所述存储控制器执行由外部控制器发送的数据对芯片进行控制；
所述存储控制器包括安全控制单元和逻辑控制电路，所述安全控制单元包括第一随机数生成器、第一数据存储器和第一计算处理器，所述第一随机数生成器用于随机生成数据，所述第一数据存储器用于保存用于安全验证的数据，所述第一计算处理器用于对所述第一数据存储器中保存的数据进行计算处理，所述逻辑控制电路用于控制安全控制单元的运行流程；
所述外部控制器包括第二随机数生成器、第二数据存储器和第二计算处理器，所述第二随机数生成器用于随机生成数据，所述第二数据存储器用于保存用于安全验证的数据，所述第二计算处理器用于对所述第二数据存储器中保存的数据进行计算处理；
所述存储控制器和外部控制器的安全验证工作流程包括如下步骤：
S1、所述存储控制器接收到外部控制器的访问申请；
S2、所述存储控制器发送读取芯片ID指令，将获取的芯片标识数据记为ID1并保存至第一数据存储器；
S3、唤醒所述第一随机数生成器，将生成的随机数数据记为RND1并保存至所述第一数据存储器；
S4、所述存储控制器将ID1和RND1发送给所述外部控制器；
S5、所述外部控制器将ID1和RND1保存至所述第二数据存储器；
S6、唤醒所述第二随机数生成器，将生成的随机数数据记为RND2并保存至所述第二数据存储器；
S7、所述第二计算处理器根据ID1、RND1、IRD2和外部控制器的标识数据ID2计算得到验证数据MAC1；
S8、所述外部控制器将ID2、RND2和MAC1发送给所述存储控制器；
S9、所述存储控制器将ID2、RND2和MAC1保存至所述第一数据存储器；
S10、所述第一计算处理器根据ID1、ID2、RND1和RND2计算出验证数据MAC2；
S11、所述存储控制器将MAC1和MAC2进行对比，对比一致则根据ID2启用对应的权限功能；
所述第一计算处理器和所述第二计算处理器处理得到验证数据的过程包括如下步骤：
S41、将随机数和标识交叉处理得到两个中间数MID1和MID2；
其中，MID1由存储控制器提供的标识ID1和外部控制器提供的随机数RND2处理得到，MID2由外部控制器提供的标识ID2和存储控制器提供的随机数RND1处理得到；
S42、将两个中间数转换为二进制数后，基于0和1的位置和数量计算得到四个权值Qw1(0)、Qw1(1)、Qw2(0)和Qw2(1)；
其中，由中间数MID1得到的两个权值分别记为Qw1(0)和Qw1(1)，由中间数MID2得到的两个权值分别记为Qw2(0)和Qw2(1)；
S43、将权值根据下式进行处理得到验证数据MAC：
其中，n为验证数据转换为十六进制数时的长度。
2.如权利要求1所述的一种安全存储芯片控制系统，其特征在于，第一计算处理器和所述第二计算处理器计算得到中间数的公式为：
其中，MID(i)表示中间数的第i位数值，ID(j)表示标识数据的第j位数值，RND(i)表示随机数的第i位数值，m为中间数、标识数据和随机数的长度，i和j为用于表示位数的参数，中间数MID、标识数据ID和随机数RND均为十六进制数；
权值的计算公式为：
其中，
表示中间数中0的个数，
表示中间数中1的个数，P0()和P1()为判断函数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310082866.0A CN115794686B (zh) | 2023-02-08 | 2023-02-08 | 一种安全存储芯片控制系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310082866.0A CN115794686B (zh) | 2023-02-08 | 2023-02-08 | 一种安全存储芯片控制系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115794686A CN115794686A (zh) | 2023-03-14 |
| CN115794686B true CN115794686B (zh) | 2023-04-11 |
Family
ID=85430486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310082866.0A Active CN115794686B (zh) | 2023-02-08 | 2023-02-08 | 一种安全存储芯片控制系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115794686B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442704A (en) * | 1994-01-14 | 1995-08-15 | Bull Nh Information Systems Inc. | Secure memory card with programmed controlled security access control |
| CN101788958A (zh) * | 2010-02-04 | 2010-07-28 | 杭州晟元芯片技术有限公司 | 一种存储器数据保护的方法 |
| CN102184366B (zh) * | 2011-06-07 | 2013-01-02 | 郑州信大捷安信息技术股份有限公司 | 基于SoC芯片外部程序安全访问控制系统及控制方法 |
| CN103902402B (zh) * | 2012-12-30 | 2017-11-24 | 航天信息股份有限公司 | 射频标签安全芯片设备及其数据处理方法 |
-
2023
- 2023-02-08 CN CN202310082866.0A patent/CN115794686B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115794686A (zh) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111833937B (zh) | 用于存储器的刷新模式及存取模式 | |
| KR100397316B1 (ko) | 기억 장치, 암호화ㆍ복호화 장치 및 불휘발성 메모리의액세스 방법 | |
| US5377343A (en) | Security circuit for protecting data stored in an internal memory of a microcomputer | |
| US8489888B2 (en) | Processor apparatus having a security function | |
| KR101834969B1 (ko) | 물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지 | |
| KR960005397B1 (ko) | 휴대가능전자장치 | |
| JP3891539B2 (ja) | 半導体装置およびその制御装置 | |
| TWI405211B (zh) | 快閃記憶體儲存系統、控制器與資料保護方法 | |
| CN209248517U (zh) | 一种存储器控制装置及数字芯片 | |
| JP4974613B2 (ja) | Ｉｃメモリ並びにｉｃメモリ用のアクセス装置及び正当性検証方法 | |
| KR20160142868A (ko) | 액세스 보호 기법을 안전화하기 위한 장치 및 방법 | |
| US8184490B2 (en) | Self-calibration method of a reading circuit of a nonvolatile memory | |
| US20100146190A1 (en) | Flash memory storage system, and controller and method for anti-falsifying data thereof | |
| TWI437430B (zh) | 動態切換分割區方法、記憶卡控制器與記憶卡儲存系統及電腦程式產品 | |
| JPH0440587A (ja) | 携帯可能電子装置 | |
| JP2001084780A (ja) | 不揮発性半導体記憶装置 | |
| JP6129699B2 (ja) | 個体識別装置、記憶装置、個体識別システム、その方法、およびプログラム | |
| CN115794686B (zh) | 一种安全存储芯片控制系统 | |
| JPH11338762A (ja) | Ｉｃメモリ及びそのｉｃメモリによる動作互換性判定方法 | |
| US20080263422A1 (en) | Control of the integrity of a memory external to a microprocessor | |
| US20030225962A1 (en) | Memory card and memory card system | |
| US6996006B2 (en) | Semiconductor memory preventing unauthorized copying | |
| JP4920680B2 (ja) | エラー注入によるアタックに対してメモリを保護する装置 | |
| JPH10198776A (ja) | 携帯可能情報記録媒体およびこれに対する情報書込／読出方法 | |
| CN103377324B (zh) | 安全数码卡、以及用于操作安全数码卡的系统以及操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |