KR101834969B1 - 물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지 - Google Patents

물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지 Download PDF

Info

Publication number
KR101834969B1
KR101834969B1 KR1020150143539A KR20150143539A KR101834969B1 KR 101834969 B1 KR101834969 B1 KR 101834969B1 KR 1020150143539 A KR1020150143539 A KR 1020150143539A KR 20150143539 A KR20150143539 A KR 20150143539A KR 101834969 B1 KR101834969 B1 KR 101834969B1
Authority
KR
South Korea
Prior art keywords
program
bits
threshold
data
bit
Prior art date
Application number
KR1020150143539A
Other languages
English (en)
Other versions
KR20160044425A (ko
Inventor
에드윈 칸
Original Assignee
엠파이어 테크놀로지 디벨롭먼트 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 filed Critical 엠파이어 테크놀로지 디벨롭먼트 엘엘씨
Publication of KR20160044425A publication Critical patent/KR20160044425A/ko
Application granted granted Critical
Publication of KR101834969B1 publication Critical patent/KR101834969B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/34—User authentication involving the use of external additional devices, e.g. dongles or smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 개시는 안전한 데이터 스토리지를 위한 물리적으로 복제 불가능한 기능을 갖는 메모리의 부분 프로그램에 관한 기술을 일반적으로 기술한다. 일부 예시들에서, 물리적 메모리를 사용하여 데이터를 수신자에게 안전하게 전송하기를 원하는 송신자는 메모리 내의 비트들에 대한 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션을 측정하고 측정된 애버리지 및 배리에이션에 기초하여 비트들을 상이한 빈들(bins)로 그룹핑할 수 있다. 송신자는 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 부분 프로그램 펄스(partial program pulse)를 비트들에 적용함으로써 데이터를 빈들의 하나 이상으로부터 선택된 비트들의 세트로 부분 프로그래밍할 수 있다. 그 다음, 송신자는 이 부분 프로그래밍된 메모리를 수신자에게 제공할 수 있다. 다음으로 수신자는 프로그래밍된 데이터를 복구하기 위해 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 수신한 메모리를 부분 프로그래밍할 수 있다.

Description

물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지{SECURE DATA STORAGE BASED ON PHYSICALLY UNCLONABLE FUNCTIONS}
여기에서 달리 지적되지 않는다면, 본 섹션에서 설명되는 접근법은 본 출원의 청구범위에 대한 종래 기술이 아니며, 본 섹션에 포함함으로써 종래 기술로 인정되어서는 안 된다.
금융 및 개인 정보와 같은 민감한 정보를 수반하는 전자 거래들이 보다 보편화되었으며, 데이터 보안에 대한 우려 또한 늘어나고 있다. 이러한 우려를 해소하기 위하여, 다양한 보안 대책이 사용될 수 있다. 이러한 보안 대책으로는 대칭 또는 비대칭 암호 알고리즘과 같은 암호 기술을 포함할 수 있고, 또한 인증을 위해 정리되지 않은 물리적 시스템에 의존하는 물리적 보안 기술도 포함할 수 있다.
본 개시는 일반적으로 비휘발성 메모리로부터 추출된 물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지를 개시한다.
일부 예시에 따르면, 물리적으로 복제 불가능한 기능을 사용하여 비휘발성 메모리 상에 데이터를 프로그램하기 위한 방법이 제공된다. 이 방법은 비휘발성 메모리 상의 다수의 메모리 비트들에 대해 프로그램 스레숄드 애버리지(program threshold average) 및 프로그램 스레숄드 배리에이션(program threshold variation)를 결정하는 단계를 포함할 수 있다. 이 방법은 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 제1 빈 스레숄드(bin threshold) 및 제2 빈 스레숄드를 유도하는 단계와; 적어도 제1 빈 스레숄드 및 제2 빈 스레숄드에 기초하여 이들 비트들을 적어도 제1 비트 그룹, 제2 비트 그룹 및 제3 비트 그룹으로 그룹핑하는 단계를 더 포함할 수 있다. 이 방법은 위 비트들의 그룹핑에 적어도 기초하여 데이터가 기록되는 비트들의 세트를 결정하는 단계와; 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 위 비트들의 세트에 데이터의 부분적인 프로그래밍을 수행하는 단계를 더 포함할 수 있다.
다른 예시들에 따르면, 비휘발성 메모리 상에 물리적으로 클론 불가능한 기능으로 데이터를 프로그램하도록 인코딩 모듈이 제공된다. 이 인코딩 모듈은 비휘발성 메모리 상의 다수의 메모리 비트들에 연결하도록 구성된 인터페이스와 프로세서 블록을 포함할 수 있다. 프로세서 블록은 다수의 메모리 비트들에 대해 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션을 결정하도록 구성될 수 있다. 프로세서 블록은 또한 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션으로부터 제1 빈 스레숄드(bin threshold) 및 제2 빈 스레숄드를 유도하고; 적어도 제1 빈 스레숄드 및 제2 빈 스레숄드에 기초하여 이들 비트들을 적어도 제1 비트 그룹, 제2 비트 그룹 및 제3 비트 그룹으로 그룹핑할 수 있다. 프로세서 블록은 또한 키 마스크(key mask) 및 위 비트들의 그룹핑에 적어도 기초하여 데이터가 기록되는 비트들의 세트를 결정하고; 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 위 비트들의 세트에 데이터의 부분적인 프로그래밍을 수행할 수 있다.
또 다른 예시들에 따르면, 클론 불가능한 기능에 관한 지식으로 비휘발성 메모리로부터 데이터를 판독하도록 하기 위한 방법이 제공된다. 이 방법은 비휘발성 메모리 내의 다수의 메모리 비트들 중 적어도 하나의 비트에, 이 적어도 하나의 비트와 연관된 프로그램 스레숄드 애버리지, 프로그램 스레숄드 배리에이션 및/또는 비트 그룹 특성화에 기초하여, 적어도 하나의 부분 프로그램 펄스(partial program pulse)를 적용하는 단계를 포함할 수 있다. 이 방법은 다수의 메모리 비트들의 결과 상태를 판독하는 단계와; 이 결과 상태 및 또 다른 데이터 값에 기초하여 최종 데이터를 유도하는 단계를 더 포함할 수 있다.
또 다른 예시들에 따르면, 정확한 데이터를 검색하기 위하여 추가 부분 프로그램 사이클(additional partial program cycle)의 디코딩 모듈이 제공된다. 이 디코딩 모듈은 비휘발성 메모리 내의 다수의 메모리 비트에 연결되도록 구성된 인터페이스와 프로세서 블록을 포함할 수 있다. 프로세서 블록은 또한 다수의 메모리 비트들 중 하나 이상의 비트에, 이 적어도 하나의 비트와 연관된 프로그램 스레숄드 애버리지, 프로그램 스레숄드 배리에이션 및/또는 비트 그룹 특성화에 기초하여, 적어도 하나의 프로그램 펄스(program pulse)를 적용하도록 구성될 수 있으며, 여기서 프로그램 스레숄드는 메모리 비트들 중 하나의 비트를 제1 값으로부터 제2 값으로 수정하도록 다수의 부분 프로그램 펄스를 나타낼 수 있다. 프로세서 블록은 또한 다수의 메모리 비트들의 결과 상태를 판독하고, 이 결과 상태 및 또 다른 데이터 값에 기초하여 최종 데이터를 유도하도록 더 구성될 수 있다.
전술한 설명은 예시에 불과하며 제한되는 것으로 해석되어서는 안된다. 전술한 예시적인 측면들, 실시예들, 특징들, 그리고 추가적인 측면들, 실시예들 및 특징들은 첨부된 도면 및 이하의 상세한 설명을 참조하여 더욱 분명하게 이해될 것이다.
본 개시의 전술한 특징 및 다른 특징은 첨부 도면과 결합하여, 다음의 설명 및 첨부된 청구범위로부터 더욱 충분히 명백해질 것이다. 이들 도면은 본 개시에 따른 단지 몇 개의 예시를 묘사할 뿐이고, 따라서, 본 개시의 범위를 제한하는 것으로 고려되어서는 안 될 것임을 이해하면서, 본 개시는 첨부 도면의 사용을 통해 더 구체적이고 상세하게 설명될 것이다.
도 1은 물리적으로 복제 불가능한 기능(Physically Unclonable Functions; “PUF”)을 갖는 예시적인 비휘발성 메모리 디바이스를 도시한 시스템 도면이고;
도 2는 메모리 디바이스의 물리적으로 복제 불가능한 프로그램 특성들의 예시로서, 이 특성들은 부분 프로그램 사이클(partial program cycles)의 수에 의해 표현되어 비트의 상태를 감지 증폭기 모듈(sense amplifier module)로 플립(flip)하고;
도 3은 물리적으로 복제 불가능한 기능들의 지식으로 메모리 디바이스에 기록되고 메모리 디바이스로부터 복구되는 데이터의 제1 예를 도시한 도면이고;
도 4는 물리적으로 복제 불가능한 기능들의 지식으로 메모리 디바이스에 기록되고 메모리 디바이스로부터 복구되는 데이터의 제2 예를 도시한 도면이고;
도 5는 물리적으로 복제 불가능한 기능들의 지식으로 메모리 디바이스에 기록되고 메모리 디바이스로부터 복구되는 데이터의 제3 예를 도시한 도면이고;
도 6은 부분 프로그램 사이클을 PUF로 사용하여 메모리 디바이스 상의 데이터를 프로그래밍하고 복구하기 위한 제1 예시적 프로세스를 도시한 도면이고;
도 7은 부분 프로그램 사이클을 PUF로 사용하여 메모리 디바이스 상의 데이터를 프로그래밍하고 복구하기 위한 제2 예시적 프로세스를 도시한 도면이고;
도 8은 범용 컴퓨팅 장치의 예로, 이는 물리적으로 복제 불가능한 기능들에 기초하여 안전한 데이터 스토리지를 제공하는 데에 사용될 수 있고;
도 9는 도 8의 컴퓨팅 장치와 같은 컴퓨팅 장치에 의해 수행될 수 있는 물리적으로 복제 불가능한 기능들에 기초하여 안전한 데이터 스토리지를 제공하기 위한 예시적인 방법을 도시한 흐름도이며; 그리고
도 10은 예시적인 컴퓨터 프로그램 제품의 블록도로서,
모두 본 개시의 적어도 일부 실시예에 따른다.
이하의 상세한 설명에서 본 개시의 일부를 이루는 첨부된 도면이 참조된다. 문맥에서 달리 지시하고 있지 않은 한, 통상적으로, 도면에서 유사한 부호는 유사한 컴포넌트를 나타낸다. 상세한 설명, 도면, 그리고 청구범위에 설명되는 예시적인 실시예는 제한적으로 여겨지지 않는다. 본 개시에서 제시되는 대상의 범위 또는 사상에서 벗어나지 않으면서도 다른 실시예가 이용되거나, 다른 변경이 이루어질 수 있다. 여기에서 일반적으로 설명되고, 도면에 도시되는 본 개시의 양태는 다양한 다른 구성으로 배열, 대체, 조합 및 설계될 수 있음과 이 모두가 여기에서 명시적으로 고려됨이 기꺼이 이해될 것이다.
본 개시는 널리 보아 물리적으로 복제 불가능한 기능(Physically Unclonable Functions; “PUF”)에 관한 방법, 장치, 시스템, 디바이스 및/또는 컴퓨터 프로그램 제품에 관한 것이다.
간략히 말해, 본 개시는 안전한 데이터 스토리지를 위한 물리적으로 복제 불가능한 기능을 갖는 메모리의 부분 프로그램에 관한 기술을 일반적으로 기술한다. 일부 예시들에서, 물리적 메모리를 사용하여 데이터를 수신자에게 안전하게 전송하기를 원하는 송신자는 메모리 내의 비트들에 대한 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션을 측정하고 측정된 애버리지 및 배리에이션에 기초하여 비트들을 상이한 빈들(bins)로 그룹핑할 수 있다. 송신자는 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 부분 프로그램 펄스(partial program pulse)를 비트들에 적용함으로써 데이터를 빈들의 하나 이상으로부터 선택된 비트들의 세트로 부분 프로그래밍할 수 있다. 그 다음, 송신자는 이 부분 프로그래밍된 메모리를 수신자에게 제공할 수 있다. 다음으로 수신자는 프로그래밍된 데이터를 복구하기 위해 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 수신한 메모리를 부분 프로그래밍할 수 있다.
도 1은 본 개시의 적어도 일부 예시들에 따른 PUF를 가지는 예시적인 메모리 디바이스를 나타낸 시스템도이다.
시스템도(100)에 따르면, 물리적 메모리(102)는 메모리 컨트롤러(104), 프로그램/삭제 모듈(108) 및 메모리 셀(110)을 포함할 수 있다. 메모리 셀(110)은 셀 마다 하나 이상의 이진 데이터를 저장할 수 있으며, 휘발성(예컨대, DRAM) 또는 비휘발성(예컨대, 플래쉬 메모리 혹은 EEPROM)일 수 있다. 후자인 경우, 메모리 셀(110)은 데이터 값을 전하 혹은 전하 캐리어로 저장하는 플로우팅 게이트 디바이스를 사용하여 구현될 수 있다. 전하 스레숄드는 상이한 데이터 값을 표현하는 데 사용될 수 있다. 전하 스레숄드 보다 더 많은 전하를 저장하는 메모리 셀은 하나의 값(예컨대, 이진값 “1”)을 저장하는 것으로 간주될 수 있으며, 그 반대인 경우 상이한 값(예컨대, 이진값 “0”)을 저장하는 것으로 간주될 수 있다. 다른 실시예에서, 전하와 값의 관계는 반대일 수 있으며, 셀 당 복수 개의 비트를 저장할 수 있는 멀티 레벨 셀이 복수 개의 스레숄드를 구현할 수 있다. 메모리 셀(110)은 하나 이상의 워드, 페이지, 블록 또는 섹션으로 임의의 적절한 크기로 구성될 수 있다. 일 실시예에서, 메모리 셀(110)은 메모리 셀(121-128)을 포함하는 8 비트 워드(120)를 포함할 수 있다.
메모리 컨트롤러(104)는 판독 모듈(106)과 기록 모듈(108)을 각각 사용하여 메모리 셀(110)로부터 데이터를 판독하거나 메모리 셀(110)로 데이터를 프로그래밍할 수 있다. 일부 실시예들에서, 메모리 컨트롤러(104)는 하나 이상의 메모리 셀에 저장된 전하를 전하 스레숄드 이상 혹은 이하로 조절하도록 프로그램 모듈(108)을 사용하여 데이터를 메모리 셀(110)에 프로그래밍할 수 있으며, 이로 인해 메모리 셀에 저장된 데이터 값을 변경할 수 있다. 프로그램 모듈(108)은 가변 전압 및/또는 전류 값을 메모리 셀에 인가함으로써 메모리 셀(121)과 같은 메모리 셀에 저장된 전하를 조절할 수 있다. 일부 실시예들에서, 프로그램 모듈(108)은 메모리 셀(121)에 저장된 전하를 변경하도록 하나 이상의 이산 전압/전류 펄스 또는 “프로그램 펄스”를 인가할 수 있다. 각각의 프로그램 펄스는 미리 정해진 또는 동적으로 결정되는 전압 또는 전류 값을 가질 수 있으며, 미리 정해진 또는 동적으로 결정되는 시간 동안 지속될 수 있다. 일부 실시예들에서, 단일 프로그램 펄스는 메모리 셀(121)에 저장된 데이터 값을 변화시키기에 충분한 전하를 공급할 수 없을 수 있다. 따라서, 프로그램 모듈(108)은 메모리 셀(121)에 저장된 데이터 값을 변화시키기에 충분한 전하가 공급되기 전까지 일련의 프로그램 펄스를 메모리 셀(121)에 인가할 수 있다. 메모리 셀에 저장된 데이터 값을 변화시키기에 충분한 전하를 공급하기 위한 프로그램 펄스의 수를 “프로그램 스레숄드”라고 부를 수 있다.
일부 실시예들에서, 메모리 셀에 대한 프로그램 스레숄드는 메모리 셀에 따라 변할 수 있다. 예컨대, 메모리 셀(121)이 초기에 충분히 방전되면, 프로그램 모듈(108)은 제1 프로그램 스레숄드에 따른 프로그램 펄스(특정 전압/전류 값 및 지속 시간을 가짐)를 메모리 셀(121)에 인가하여 메모리 셀(121)에 저장된 데이터 값을 변경시킬 수 있다. 이와 반대로, 프로그램 모듈(108)은 메모리 셀(122)에 저장된 데이터 값을 변경시키기 위하여 제1 프로그램 스레숄드와는 상이한 제2 프로그램 스레숄드에 따른 프로그램 펄스(동일한 전압/전류 값 및 지속 시간을 가짐)를 메모리 셀(122)에 인가할 수 있다. 특정 메모리 셀과 연관된 프로그램 스레숄드는 메모리 제조 공정으로부터 얻어지는 비트 물리적 특성들에 따를 수 있다. 예컨대, 물리적이고 다소 확률적인 공정인 메모리 제조 프로세스는 내재적으로, 결함 레벨, 도펀트 레벨 및 체적에서 랜덤 배리에이션을 갖는 메모리 셀을 만들게 된다. 이러한 배리에이션들은 널리 보아 장시간에 걸쳐 안정하고 제조된 메모리 셀의 기능에는 큰 영향을 미치지는 않지만, 그럼에도 불구하고 메모리 셀의 프로그래밍/삭제 특성에 변이를 줄 수는 있다. 결과적으로, 메모리의 상이한 비트들은 상이한 프로그램 스레숄드를 가질 수 있다.
메모리 셀 프로그램 스레숄드의 랜덤 배리에이션들은 보안 기능으로 사용될 수 있다. 이러한 배리에이션들은 물리적인 메모리 제조 공정에 기인하기 때문에, 배리에이션들의 복제는 완전 불가능하지 않다면 어려울 수 있다. 이러한 배리에이션들은 “물리적으로 복제 불가능한 기능” 또는 PUF(physically unclonable function)으로 지칭될 수 있다. 프로그램 스레숄드의 배이에이션과 연관된 PUF는 “부분 프로그래밍(partial program” 동작과 결합될 수 있다. 부분 프로그래밍 동작은, 프로그램 펄스가 비트에 인가되지만 단일 또는 작은 수의 프로그램 펄스는 메모리 셀의 프로그램 스레숄드에 실제로 도달하기에는 충분하지 않은 동작이다. 예컨대, 메모리 셀의 프로그램 스레숄드가 20과 같은 부분 프로그램 펄스를 요하면, 부분 프로그램 동작은 메모리 셀로 인가되는 10 프로그램 펄스, 15 프로그램 펄스 또는 20 보다 작은 임의의 프로그램 펄스와 연관될 수 있다. 이러한 경우에, 메모리 셀의 판독은, 인가되는 프로그램 펄스에도 불구하고, 메모리 셀이 원래 변경되지 않은 데이터 값을 저장하고 있음을 나타낼 수 있다. 결과적으로, 데이터는 외부적으로 보이거나 판독 가능함이 없이 메모리 셀로 인코딩될 수 있다. 데이터가 PUF 및 부분 프로그램 동작으로 안전하게 되면, 공격자는 PUF의 물리적 예시화를 가질 필요가 생기며 저장된 데이터를 판독하기 위해서는 데이터를 저장하는 메모리를 식별할 필요가 있게 된다.
도 2는 본 발명의 일부 실시예들에 따른 메모리 장치의 물리적으로 복제 불가능한 프로그램 특성들의 예시를 나타낸 도면이다.
도면 부호 200의 그림에 따르면, 8 비트 워드(210)(도 1의 8 비트 워드(120)과 유사함)는 8 개의 메모리 셀 또는 도면 부호 201-208의 비트를 포함할 수 있다. 비트(201-208)은, 예컨대 전술한 배리에이션들 때문에, 각각 상이한 프로그램 스레숄드와 연관될 수 있다. 예컨대, 비트(201)는 20의 프로그램 스레숄드를, 비트(202)는 15의 프로그램 스레숄드를, 비트(203)은 30의 프로그램 스레숄드를, 그리고 비트 (204)는 17의 프로그램 스레숄드를 가질 수 있다. 배트(205)는 18의 프로그램 스레숄드를, 비트(206)의 22의 프로그램 스레숄드를, 비트(207)은 20의 프로그램 스레숄드를, 그리고 비트(208)은 10의 프로그램 스레숄드를 가질 수 있다. 비트(201-208) 각각과 연관된 프로그램 스레숄드는 “프로그램 스레숄드” 벡터(220)로 표현될 수 있다.
비트(201-208)과 같은 비트의 세트와 연관되는 프로그램 스레숄드는 평균(mean)(α) 및 표준 편차(Δ)를 사용하여 특징지어질 수 있다. 예컨대, 벡터(220)의 예에서, 비트(201-208)의 기록 스레숄드의 평균은 19이고 표준 편차는 5.78이다. 일부 실시예들에서, 이 평균 및 표준 편차는, 비트 빈 넘버 벡터(230)에 도시된 바와 같이, 비트 프로그램 스레숄드에 따라 다수의 빈들로 비트(201-208)를 그룹핑하는 데에 더 이용될 수 있다. α-Δ (도 2의 예시적인 데이터에 따르면 약 13 프로그램 펄스) 미만의 프로그램 스레숄드를 가지는 비트들은 제1 빈(빈 1)에 할당되어 빈 맵으로 표시될 수 있다. 비트(201-208) 중에서 도면 부호 208의 비트만이 빈 1에 속하며, 따라서 빈 1의 비트 맵은 “00000001”이 되는데, 여기서 “1”의 값은 8 비트 워드(210)의 마지막에 있는 비트(208)에 해당한다. α-Δ (도 2의 예시적인 데이터에 따르면 약 13 프로그램 펄스) 초과이고 α+Δ (도 2의 예시적인 데이터에 따르면 약 26 프로그램 펄스) 미만인 프로그램 스레숄드를 가지는 비트들이 제2 빈(빈 2)에 할당될 수 있다. 도면 부호 201, 202, 204, 205, 206 및 207의 비트들은 빈 2에 속하게 되며, 따라서 빈 2에 대한 비트 맵은 “11011110”이 되는데, 여기서 “1”의 값은 비트(201, 203, 204, 205, 206 및 207)에 해당한다. α+Δ (도 2의 예시적인 데이터에 따르면 약 26 프로그램 펄스) 초과의 프로그램 스레숄드를 가지는 비트들은 제3 빈(빈 3)에 할당될 수 있다. 비트(201-208) 중에서 도면 부호 203의 비트만이 빈 3에 속하며, 따라서 빈 3의 비트 맵은 “00100000”이 되는데, 여기서 “1”의 값은 8 비트 워드(210)의 도면 부호 203의 비트에 해당한다. 프로그램 스레숄드에 기초하여 비트들을 상이한 빈들에 구성시킴으로써, 데이터가 인코딩되는 적절한 비트를 선택하여 PUF 및 부분 프로그램 동작을 사용함으로 인해 제공되는 추가적인 안전성의 이득을 취할 수 있게 된다.
도 3은 본 개시의 적어도 일부 실시예들에 기초한 PUF를 가지는 메모리 디바이스로 기록되고 또 이 메모리 디바이스로부터 복구되는 데이터의 제1 예를 도시한 도면이다.
도면 부호 300의 그림은 워드 “00010001”가 도 2에 기술된 프로그램 스레숄드를 가지는 비트들(201-208)에 어떻게 기록되는 지를 도시한다. 송신자는 워드 “00010001”을 수신자에게 전송하길 원할 수 있다. 송신자는 프로그램 모듈(108)과 같은 프로그램 모듈을 사용하여, α-Δ 또는 13 프로그램 펄스를 도면 부호 204 및 208의 비트에 인가하고 제로 프로그램 펄스를 다른 비트들(201-203 및 205-207)에 인가함으로써, 워드 “00010001”을 초기에 변경되지 않은 비트들(201-208)에 부분 프로그래밍할 수 있다. 프로그램 펄스가 인가된 후에, 도면 부호 310의 도면은 위의 줄의 비트들(201-208)의 값과 더불어 아래 줄의 비트 데이터 값을 변화시키는데 필요한 프로그램 펄스의 수(“펄스-잔존 값(pulses-remaining value)”으로 지칭됨)를 보여준다. 도면 부호 201-203 및 205-207의 비트들은 인가된 프로그램 펄스가 없으므로, 이들 값은 “0”으로서 이들 펄스-잔존 값은 원래 기록 스레숄드인 채로 잔존하게 된다. 13 프로그램 펄스가 도면 부호 204 및 208의 비트들에 인가되었다. 도면 부호 204의 비트는 17의 프로그램 스레숄드를 가지며, 13 기록 펄스가 인가된 후에 펄스-잔존 값은 4 (17-13=4)가 되었다. 인가된 프로그램 펄스의 수가 비트 204의 데이터 값을 변경시키기에 충분하지 않기 때문에, 도면 부호 204의 비트는 “0”으로 잔존하게 된다. 도면 부호 208의 비트는 10의 프로그램 스레숄드를 가졌으며, 13 프로그램 펄스를 인가하면 도면 부호 208의 데이터 값을 변경하기에 충분하다. 따라서, 도면 부호 208 비트의 데이터 값은 이제 “1”이 되며, 이 비트의 펄스 잔존 비트는 0이 된다(즉, 이 비트의 데이터 값을 변경시키기 위해 추가 펄스가 필요치 않음).
다음으로, 송신자는 비트(201-208)을 포함하는 물리적 메모리를 수신자에게 제공할 수 있으며, 수신자에게는 워드 “00010001”이 전송되게 된다. 물리적 메모리를 전송함으로써 수신자는 비트(201-208) 상에 워드 “00010001”의 부분 프로그래밍 동작의 물리적 구현에 액세스할 수 있게 된다. 수신자는 프로그램 모듈(108)과 유사한 프로그램 모듈을 사용하여, 비트들(201-208) 각각에 2Δ 또는 12 프로그램 펄스를 인가함으로써, 비트들(201-208) 모두에 유니폼 또는 블라인드 부분 프로그램 동작을 수행하게 되며, 결과적으로 데이터 값 및 펄스 잔존 값은 도면 부호 320에 도시된 바와 같게 된다. 도면 부호 320에서, 각각의 비트의 펄스 잔존 값은 도면 부호 310에서의 값들로부터 각각 12만큼 감소되며, 결과적인 펄스 잔존 값이 0 이하이면 해당 비트는 그 저장된 “디지털” 값을 변경시킬 수 있다. 예컨대, 도면 부호 204의 비트는 이전에 프로그램 펄스가 인가되어 결과적으로 도면 부호 310에서와 같이 펄스 잔존 값이 4로 되었다. 12 프로그램 펄스를 인가하게 되면 도면 부호 204의 비트의 펄스 잔존 값을 0 미만으로 감소시키기에 충분하며, 이러한 방식으로 도면 부호 204의 비트의 데이터 값은 “1”로 변경될 수 있다.
다음으로, 수신자는 프로그램 모듈을 사용하여, 2Δ 또는 12 프로그램 펄스를 각각의 비트에 인가함으로써, 비트들(201-208) 모두에 유니폼 또는 블라인드 부분 프로그램 동작을 수행할 수 있으며, 도면 부호 330에서는 그에 다른 데이터 값 및 펄스 잔존 값을 보여준다. 도면 부호 330에서, 비트들(201-208) 각각의 펄스 잔존 값은 도면 부호 320의 값들로부터 각각 12만큼 감소되며, 결과적인 펄스 잔존 값이 0 이하이면 해당 비트는 저장된 “디지털” 값을 변경시킬 수 있다. 도시된 바와 같이, 빈 2로 카테고리화된 도면 부호 201, 202, 205, 206 및 207의 비트들은 “1”로 데이터 값이 스위치되며, 반면에 빈 3으로 카테고리화된 도면 부호 203의 비트는 여전히 6의 펄스 잔존 값을 가지게 되어 그에 따라 “0”의 데이터 값으로 잔존하게 된다.
일부 실시예들에서, 2Δ의 프로그램 펄스의 제1 블라인드 부분 프로그램 동작 후에, 수신자는 부분적으로 기록된 워드 “00010001”를 판독할 수 있게 된다. 그러나, 도면 부호 320에서는, (a) 빈 1의 도면 부호 208이 “0” 또는 “1”을 저장하도록 되어 있는지, 그리고 (b) “0” 값을 갖는 비트들이 “0” 값을 저장하도록 되어 있거나 또는 빈 3에 있기 때문에 “0” 값을 갖게 되는지를 결정하기 어려울 수 있다. 후자의 경우에 대해, 2Δ의 제2 블라인드 부분 프로그램 동작으로 빈 2에 속하는 비트들과 빈 3에 속하는 비트들을 구별할 수 있게 된다.
도 4는 본 개시의 적어도 일부 실시예들에 기초한 PUF를 가지는 메모리 디바이스로 기록되고 또 이 메모리 디바이스로부터 복구되는 데이터의 제2 예를 도시한 도면이다.
도면 부호 400의 도면에서, 도면 부호 300에서와 유사하게, 워드 “10101010”이 도 2에 설명한 프로그램 스레숄드를 가지는 비트(201-208)에 기록되는 방법을 설명한다. 송신자는 워드 “10101010”을 수신자에게 전송하길 원할 수 있다. 송신자는 프로그램 모듈을 사용하여, α-Δ 또는 13 프로그램 펄스를 도면 부호 201, 203, 205 및 207의 비트(비트 203을 제외하고 모두 빈 2에 속함)에 인가하고 제로 프로그램 펄스를 다른 비트들(202, 204, 206 및 208)에 인가함으로써, 워드 “10101010”을 초기에 변경되지 않은 비트들(201-208)에 부분 프로그래밍할 수 있다. 프로그램 펄스가 인가된 후에, 도면 부호 410의 도면은, 비록 프로그램 펄스가 인가된 모든 비트들과 연관된 펄스 잔존 값들이 13씩 감소 되었지만, 비트들(201-208) 중 어느 것도 그들의 “디지털” 값을 변경시키지 않았다는 것을 보여준다.
다음으로, 송신자는 비트(201-208)을 포함하는 물리적 메모리를 수신자에게 제공할 수 있다. 수신자는 프로그램 모듈을 사용하여, 비트들(201-208) 각각에 2Δ 또는 12 프로그램 펄스를 인가함으로써, 비트들(201-208) 모두에 유니폼 또는 블라인드 부분 프로그램 동작을 수행하게 되며, 결과적으로 데이터 값 및 펄스 잔존 값은 도면 부호 420에 도시된 바와 같게 된다. 도면 부호 420에서, 이전에 부분 프로그램이 인가되었던 도면 부호 201, 205 및 207의 비트들은 값을 “1”로 변경했을 수 있다. 그러나, 이전에 기록되지 않았던 도면 부호 208의 비트는 또한 값을 변경한 반면, 이전에 부분 프로그램을 인가했던 도면 부호 203의 비트는 값을 변경하지 않을 수 있다. 다음으로, 프로그램 모듈은 비트 각각에 또 다른 2Δ 또는 12 프로그램 펄스를 인가할 수 있으며, 결과적으로 데이터 값 및 펄스 잔존 값들은 도면 부호 430에서와 같이 된다. 도면 부호 430에서, 모든 비트들은 값이 변경되었다. 이 예에서, PUF 정보가 없는 수신자는, “1”을 저장하고 있었던 203번 비트(빈 3)가 값을 변경하지 않았고 “0”을 저장하고 있었던 208번 비트(빈 1)가 값을 변경했기 때문에, 제1 블라인드 부분 프로그램 후에 워드 “10101010”을 완전히 판독할 수 없을 것이다.
도 5는 본 개시의 적어도 일부 실시예들에 기초한 PUF를 가지는 메모리 디바이스로 기록되고 또 이 메모리 디바이스로부터 복구되는 데이터의 제3 예를 도시한 도면이다.
도면 부호 500은, 도면 부호 300 및 400과 유사하게, 도 2에 설명된 프로그램 펄스 파라미터를 가지는 비트들(201-208)에 워드 “11111111”가 기록되는 방법을 설명한다. 송신자는 워드 “11111111”을 수신자에게 전송하길 원할 수 있다. 송신자는 프로그램 모듈을 사용하여, α-Δ 또는 13 프로그램 펄스를 비트들(201-208) 각각에 인가함로써, 비트들(201-208)에 워드 “11111111”을 부분적으로 기록할 수 있다. 도면 부호 510에 도시된 바와 같이, 프로그램 펄스가 비트들(201-208)에 인가된 후에, 208번 비트(빈 1으로 카테고리화됨)는 값을 “1”로 변경시키는 반면, 다른 비트들(201-207)은 값을 변경하지 않을 수 있는데, 이 비트들(201-207)과 연관된 펄스 잔존 값들은 감소된다.
다음으로, 송신자는 비트(201-208)를 포함하는 물리적 메모리를 수신자에게 제공할 수 있으며, 수신자에게는 워드 “11111111”이 전송되게 된다. 수신자는 프로그램 모듈을 사용하여, 비트들(201-208) 각각에 2Δ 또는 12 프로그램 펄스를 인가함으로써, 비트들(201-208) 모두에 유니폼 또는 블라인드 부분 프로그램 동작을 수행하게 되며, 결과적으로 데이터 값 및 펄스 잔존 값은 도면 부호 520에 도시된 바와 같게 된다. 도면 부호 520에서, 203번 비트를 제외한 모든 비트들은 값을 변경하였다. 다음으로, 프로그램 모듈은 비트 각각에 또 다른 2Δ 또는 12 프로그램 펄스를 인가할 수 있으며, 결과적으로 데이터 값 및 펄스 잔존 값들은 도면 부호 530에서와 같이 된다. 도면 부호 530에서, 모든 비트들은 값이 변경되었다. 이 예에서, PUF 정보가 없는 수신자는, “1”을 저장하고 있었던 203번 비트(빈 3)가 값을 변경하지 않았기 때문에, 제1 블라인드 부분 프로그램 후에 워드 “11111111”을 완전히 판독할 수 없을 것이다.
도 6은 본 개시의 적어도 일부 실시예에 따른, 부분 프로그래밍을 사용하여 PUF를 갖는 메모리 디바이스 상에 데이터를 프로그램 및 복구하기 위한 제1 예시적인 프로세스(600)를 도시한 도면이다. 프로세스(600)는 하나 이상의 블록(602-622)에 도시된 바와 같은 하나 이상의 동작, 기능 또는 액션을 포함할 수 있다. 비록 프로세스(600)(및 본 개시의 다른 프로세스/방법) 내의 일부 블록들은 순차적으로 도시되어 있지만, 이들 블록들은 또한 병렬적으로 및/또는 이와 다른 순서대로 수행될 수 있다. 또한, 여러 블록들이 더 적은 수의 블록들로 합쳐지거나 더 많은 블록들로 나뉘어지거나 그리고/또는 특정 실시에 따라 제거될 수 있다. 다른 동작, 기능 또는 액션을 나타내는 추가 블록들이 제공될 수 있다.
프로세스(600)에 따르면, 부분 프로그래밍을 사용하여 PUF를 가지는 메모리 디바이스 상에 데이터를 프로그래밍 및 리커버링(recovering)하는 것은 블록 602(“송신자가 페이지/블록의 완전 삭제를 수행함”)에서 시작될 수 있으며, 여기서 메모리 디바이스를 사용하여 수신자에게 데이터를 송신하기를 원하는 송신자는 송신될 데이터를 저장하게 되는 메모리 디바이스의 일부를 완전히 삭제할 수 있다. 블록 602 다음에 오게 되는 블록 604(“송신자가 페이지/블록 내의 비트들에 대한 프로그램 스레숄드를 측정하고 세 개의 빈에 할당함”)에서, 송신자는 완전히 삭제된 메모리 부분 내의 각 비트에 대한 프로그램 스레숄드를 측정할 수 있다. 일부 실시예들에서, 송신자는 프로그램 모듈(108)과 같은 프로그램 모듈을 사용하여 측정을 수행하여 각 비트에 저장된 데이터 값이 변경될 때까지 각 비트에 프로그램 펄스를 인가할 수 있다. 프로그램 스레숄드를 측정한 후에, 송신자는 이들을 기록하고 메모리 부분 내의 비트들을 전술한 바와 같이 세 개의 빈으로 그룹핑할 수 있다. 다른 실시예들에서, 송신자는 비트들을 더 많거나 더 적은 빈들로 그룹핑할 수 있다. 일부 실시예들에서, 비트 빈 맵이 잠재적인 수신자에게 분배되지 않는 경우 α > 3Δ를 갖는 메모리만이 사용될 수 있다. 프로그램 스레숄드를 측정한 후에, 송신자는 다시 프로그램 부분의 완전한 삭제를 수행할 수 있다.
블록 604의 다음으로 오게 되는 선택적인 블록 606(“송신자가 의도한 데이터로부터 기록할 데이터 및 패스워드-유도된 코드를 계산함”)에서, 송신자는 패스워드 유도된 코드를 사용하여 메모리에 기록되는 데이터를 계산할 수 있다. 일부 실시예들에서, 송신자는 비트 단위 AND, XOR 또는 XNOR 함수를 사용하여 의도된 데이터를 패스워드 유도된 코드와 결합함으로써 데이터를 계산할 수 있다.
블록 606에 후속하는 블록 608(“송신자가 “1” 비트에 대해 α-Δ 펄스를 사용하고 그리고 “0” 비트에 대해 펄스를 사용하지 않음으로써 중간 빈 내의 특정 비트들에 대한 부분적인 프로그래밍을 수행함”)에서, 송신자는 프로그램 모듈을 사용하여, 수신자에게 전송될 데이터에 기초하여, α-Δ 프로그램 펄스를 중간 빈의 비트들(즉, α-Δ 및 α+Δ 사이의 프로그램 스레숄드를 가지는 비트)에 인가할 수 있다. 예컨대, 송신자는 키 마스크 또는 다른 방법을 사용하여 데이터가 부분적으로 프로그래밍되는 미들 빈 내의 비트들을 선택할 수 있다. 다음으로 송신자는 α-Δ 프로그램 펄스를 “1”을 저장하게 되는 선택된 비트들의 비트에 인가하고 “0”을 저장하게 되는 선택된 비트들의 비트에 펄스를 인가하지 않음으로써 데이터로 선택된 비트들을 부분적으로 프로그래밍할 수 있다. 선택된 비트들이 중간 빈에 있기 때문에, 프로그램 펄스로 부분적 프로그래밍된 비트들도 PUF 정보(knowledge) 없이도 판독 시에 “1” 값을 저장하는 것으로 보이지 않게 된다. 블록 608에 후속하는 블록 610(“송신자가 제1 빈의 비트들에 α-Δ 펄스를 사용하여 프로그래밍하고 제3 빈의 비트들에 펄스를 사용하지 않고 프로그래밍함”)에서, 송신자는 제1 빈에 있는 비트들(즉, α-Δ 미만의 프로그램 스레숄드를 가지는 비트들)을 α-Δ 프로그램 펄스로 프로그래밍하여, 이들 비트들이 판독 시에 “1” 값을 저장하는 것으로 보이게끔 한다. 송신자는 제3 빈에 있는 비트들(즉, α+Δ 보다 큰 프로그램 스레숄드를 갖는 비트들) 프로그램 또는 부분 프로그램하지 않을 수 있다. 일부 실시예들에서, 송신자는 패스워드 또는 다른 암호화 값을 사용하여 생성된 키 마스크에 다라 “0” 및 “1” 비트를 랜덤하게 삽입함으로써 부분적으로 프로그래밍된 비트들을 더 모호하게 만들 수 있다. 다음으로 송신자는 이 부분적으로 프로그래밍된 메모리를 수신자에게 제공한다. 일부 실시예에서, 송신자는 또한 키 마스크를 부분적으로 프로그래밍된 메모리와 함께 수신자에게 제공할 수 있거나, 혹은, 그 전 또는 후에 키 마스크를 수신자에게 제공할 수 있다.
블록 610에 후속하게 되는 블록 612(“수신자가 프로그램된 비트 값을 판독함”)에서, 부분적으로 프로그래밍된 메모리를 갖게 되는 수신자는 먼저 판독 모듈(예컨대, 도면 부호 106의 판독 모듈)을 사용하여 이 부분적으로 프로그래밍된 메모리 비트들의 데이터 값을 판독할 수 있다. 여기서, 제1 빈에 속하는 비트들은 “1”의 디지털 값을 판독할 수 있으며, 제3 빈에 속하는 비트들은 “0”을 판독할 수 있고, 그리고 중간 빈에 속하는 비트들은 대부분 “0”을 판독할 수 있다. 수신자가 또한 전술한 바와 같이 비트 빈 맵을 가지게 되면, 수신자는 이 비트 빈 맵과 처음으로 판독한 값들을 사용하여 메모리가 실제로 진정한 부분적으로 프로그래밍된 메모리인지 혹은 가짜인지를 결정할 수 있다. 예컨대, 비트 빈 맵이 특정 비트가 제1 빈에 속하지만 그 비트로부터 판독된 값이 “0”이라고 나타낼 경우에, 수신자는 메모리가 가짜라는 것을 알 수 있다.
블록 612에 후속하는 블록 614(“수신자가 모든 비트들에 대해 2Δ 펄스를 사용하여 부분 프로그래밍을 수행하고 결과 값을 판독함”)에서, 수신자는 프로그램 모듈(108)과 같은 프로그램 모듈을 사용하여, 전술한 바와 같은 메모리 내의 각 비트에 2Δ 프로그램 펄스를 인가함으로써, 블라인드 부분 프로그램 동작을 수행하고 결과 값을 기록할 수 있다. 블라인드 부분 프로그램 동작 후에, 디지털 “1” 데이터 값을 저장하도록 선택된(예컨대, 키 마스크에 기초하여) 중간 빈의 비트들은 값들을 판독기에게 “0”에서 “1”로 변경시킬 수 있다. 그러나, “0” 데이터 값을 저장하도록 선택된 중간 빈의 비트들은, 제3 빈 내의 비트들과 함께, 디지털 값을 변경시키기에 충분한 프로그램 펄스를 수신하지 않았을 수 있다. 일부 실시예들에서, 수신자는 “0” 데이터 값을 저장하는 중간 빈 내의 비트들과 제3 빈 내의 비트들을, 수신자가 수신된 메모리에 대한 빈 맵을 가지고 있지 않은 경우, 구별하지 못할 수 있다.
블록 614에 후속하게 되는 블록 616(“수신자가 비트 빈 맵을 가지고 있는가”)에서, 수신자는 자신이 수신된 메모리에 대한 빈 맵을 가지고 있는 지를 결정할 수 있다. 그렇지 않은 경우, 수신자는 “0”을 가지는 중간 빈 내의 비트들을 여전히 구별하지 못할 수 있다. 따라서, 블록 616에 후속하게 되는 블록 618(“수신자가 모든 비트들에 대해 α-Δ 펄스를 사용하여 부분 프로그래밍을 수행하고 결과 데이터를 판독함”)에서, 수신자는 프로그램 모듈을 사용하여, α-Δ 프로그램 펄스를 메모리 내의 각 비트에 인가함으로써, 추가적인 블라인드 부분 프로그래밍을 수행하고 그 결과 비트 값을 기록할 수 있다. 여기서, 값을 변경할 수 있는 임의의 비트는 중간 빈 내의 “0” 비트이며, 값을 변경하지 않는 임의의 비트는 제3 빈에 속하는 비트일 수 있다. 여기서, 수신자는 완전한 비트 빈 맵을 결정하고 메모리로부터 데이터를 판독할 수 있다. 한편, 블록 616에서 수신자가 수신된 메모리에 대한 빈 맵을 가지고 있다고 결정하면, 수신자는 블록 612 이후에 빈 맵을 사용하여 중간 빈 내의 “0” 비트들을 제3 빈 내의 비트들과 구별할 수 있으며, 블록 618을 수행할 필요가 없게 된다.
어떠한 경우든, 블록 616 및/또는 블록 618에 후속하게 되는 블록 620(“수신자가 판독 값, 비트 빈 맵 및 선택적인 패스워드-유도된 코드로부터 원하는 데이터를 유도함”)에서, 수신자는 블록 612, 614, 618에서 판독되는 값들, 비트 빈 맵 및/또는 블록 606이 수행된 경우에 선택적인 패스워드 유도된 코드를 사용하여 원하는 데이터를 유도할 수 있다.
블록 620에 후속하게 되는 블록 622(“수신자가 완전한 프로그래밍 및 페이지/블록의 삭제를 수행함”)에서, 수신자는 프로그램 모듈을 사용하여 완전한 프로그램을 수행하고 메모리의 다른 사용을 준비하기 위해 데이터를 저장하는 메모리를 삭제할 수 있다.
도 7은 본 개시의 적어도 일부 실시예드ㄹ에 따른 부분 프로그래밍을 사용하여 PUF를 갖는 메모리 디바이스 상에 데이터를 프로그래밍 및 리커버링하기 위한 두 번째 예시적인 프로세스(700)을 보여준다. 프로세스(700)는 하나 이상의 블록(702-716)에 도시된 바와 같은 하나 이상의 동작, 기능 또는 액션을 포함할 수 있다. 비록 프로세스(700)(및 본 개시의 다른 프로세스/방법) 내의 일부 블록들은 순차적으로 도시되어 있지만, 이들 블록들은 또한 병렬적으로 및/또는 이와 다른 순서대로 수행될 수 있다. 또한, 여러 블록들이 더 적은 수의 블록들로 합쳐지거나 더 많은 블록들로 나뉘어지거나 그리고/또는 특정 실시에 따라 제거될 수 있다. 다른 동작, 기능 또는 액션을 나타내는 추가 블록들이 제공될 수 있다.
프로세스(700)에 따르면, 부분 프로그래밍을 사용하여 PUF를 가지는 메모리 디바이스 상에 데이터를 프로그래밍 및 리커버링(recovering)하는 것은 블록 702(“송신자가 페이지/블록의 완전 삭제를 수행함”)에서 시작될 수 있으며, 이는 프로세스 600의 블록 602에 유사하다. 블록 702 다음에 오게 되는 블록 704(“송신자가 페이지/블록 내의 비트들에 대한 프로그램 스레숄드를 측정하고 세 개의 빈에 할당함”)에서, 송신자는 완전히 블록 702에서 삭제된 메모리 부분 내의 각 비트에 대한 프로그램 스레숄드를 측정할 수 있다.
블록 704의 다음으로 오게 되는 블록 706(“송신자가 의도한 데이터로부터 기록할 데이터 및 패스워드-유도된 코드를 계산함”)에서, 송신자는 패스워드 유도된 코드를 사용하여 메모리에 기록되는 데이터를 계산할 수 있다. 일부 실시예들에서, 송신자는 비트 단위 AND, XOR 또는 XNOR 함수를 사용하여 의도된 데이터를 패스워드 유도된 코드와 결합함으로써 데이터를 계산할 수 있다.
블록 706에 후속하는 블록 708(“송신자가 “1” 비트에 대해 α-Δ 펄스를 사용하고, 최하위 빈의 “0” 비트에 대해 펄스를 사용하지 않고, 그리고 중간 빈의 “0” 비트에 대해 α-3Δ 펄스를 사용하여 특정 비트들에 기록할 데이터를 프로그래밍함”)에서, 송신자는 프로그램 모듈을 사용하여, 기록될 데이터에 기초하여, 프로그램 펄스를 비트들에 인가할 수 있다. 예컨대, 송신자는 키 마스크 또는 다른 방법을 사용하여 데이터가 부분적으로 프로그래밍되는 비트들을 선택할 수 있다. 부 실시예들에서, 세 개의 빈의 둘 이상에 걸친 비트들이 데이터를 위해 선택될 수 있다. 송신자는 α-Δ 프로그램 펄스를 “1”을 저장하게 되는 선택된 비트들의 비트에 인가함으로써 데이터로 선택된 비트들을 부분적으로 프로그래밍할 수 있다. 그 다음 송신자는 (a) “0”을 저장하게 되고 그리고 (b) 최하위 빈에 있는 선택된 비트들(즉, α-Δ 미만의 기록 스레숄드를 갖는 비트들) 내의 비트를 프로그램 펄스 없이 부분 프로그래밍하고, 다음으로 (a) “0”을 저장하게 되고 그리고 (b) α-3Δ 프로그램 펄스를 가지는 중간 빈에 있는 선택된 비트들 내의 비트를 부분 프로그래밍할 수 있다. 다음으로 송신자는 이 부분 프로그래밍된 메모리를 수신자에게 제공할 수 있다.
블록 708에 후속하게 되는 블록 710(“수신자가 프로그램된 비트 값을 판독함”)에서, 부분적으로 프로그래밍된 메모리를 갖게 되는 수신자는 먼저 판독 모듈(예컨대, 도면 부호 106의 판독 모듈)을 사용하여 이 부분적으로 프로그래밍된 메모리 비트들의 데이터 값을 판독할 수 있다. 블록 710에 후속하는 블록 712(“수신자가 최하위 빈의 비트들에 대해 Δ 펄스를 그리고 중가 빈의 비트들에 대해 2Δ 펄스를 사용하여 부분 프로그램을 수행하고 결과 값을 판독함”)에서, 비트 빈 맵 및 패스워드 유도된 코드를 가지고 있는 수신자는 프로그램 모듈(108)과 같은 프로그램 모듈을 사용하여 메모리를 부분 프로그래밍할 수 있다. 먼저, 수신자는 비트 빈 맵을 사용하여 최하위 빈 내의 비트들, 중간 빈 내의 비트들 및 최상위 빈의 비트들을 식별할 수 있다. 다음으로, 수신자는 프로그램 모듈을 사용하여 최하위 빈의 비트들에 대해 Δ 펄스를 그리고 중가 빈의 비트들에 대해 2Δ 펄스를 인가할 수 있다. 다음으로 수신자는 최하위 및 중간 빈의 비트들의 데이터 값을 판독 및 기록할 수 있다.
블록 712에 후속하는 블록 714(“수신자가 판독 값 및 패스워드-유도된 코드로부터 원하는 데이터를 유도함”)에서, 수신자는 패스워드 유도된 코드 및 블록 710 및 712에서 판독된 데이터 값을 사용하여 원하는 데이터를 유도할 수 있다. 예컨대, 수신자는 먼저 비트 빈 맵과 블록 710 및 712에서 판독된 데이터 값에 기초하여 기록할 데이터를 유도할 수 있다. “1” 데이터 값을 저장하는 최하위 빈의 비트들은 블록 710에서 이미 “1”을 판독하였고, “0” 데이터 값을 저장하는 최하위 빈의 비트들은 블록 714에서 “0”을 판독하였을 수 있다. “1” 데이터 값을 저장하는 중간 빈의 비트들은 블록 710에서 이미 “1”을 판독하였고, “0” 데이터 값을 저장하는 중간 빈의 비트들은 블록 710에서 “0”을 그리고 블록 714에서 “1”을 판독하였을 수 있다. 최상위 빈의 비트들은 메모리가 실제로 진정한 부분 프로그래밍된 메모리인지 아니면 가짜인지를, 프로세스 600에서 기술한 바와 같이, 결정하는 데에 사용될 수 있다.
블록 714에 후속하게 되는 블록 716(“수신자가 완전한 프로그래밍 및 페이지/블록의 삭제를 수행함”)에서, 수신자는 프로그램 모듈을 사용하여 완전한 프로그램을 수행하고 메모리의 다른 사용을 준비하기 위해 데이터를 저장하는 메모리를 삭제할 수 있다.
도면 부호 700의 프로세스에서, 비트 빈 맵에 대한 사전 지식이 없는 공격자는 상이한 빈 내의 비트들을 구별할 수 없다. 결과적으로, 공격자는 동일한 수의 프로그램 펄스를 모든 비트에 인가할 수 박에 없다. 인가되는 프로그램 펄스의 수가 너무 적으면, 중간 빈의 데이터는 잘못될 수 있다. 한편, 인가되는 프로그램 펄스의 수가 너무 많으면, 최하위 빈의 데이터가 잘못될 수 있다. 더욱이, 프로그램 펄스의 점진적인 인가로 인해 “0”과 “1” 값 사이의 판독된 데이터에 혼선이 빚어질 수 있다. 공격자에 의한 물리적 메모리로부터 비트 빈 맵을 얻고자 하는 어더한 공격도 데이터를 파괴하게 될 것이다.
전술한 예시적 실시예들은, 공격자로 하여금 물리적 메모리, 데이터를 메모리에 부분 프로그래밍하는 데에 사용되는 패스워드 또는 키 마스크 및 비트 빈 맵을 가질 것을 반드시 요하므로, 공격자에 대한 데이터 보안을 제공할 수 있다. 메모리 비트의 디지털 값(즉, “0” 또는 “1”)을 카피하는 것은, 특정 프로그램 펄스의 인가가 원하는 데이터를 복구하는 데에 필요할 수 있기 때문에, 필요 없을 수 있다. 패스워드/키 마스크 또는 비트 빈 마스크에 대한 정보 없이 물리적 메모리를 가지는 것만으로는 또한 공격자에 소용 없는데, 왜냐하면 공격자는 원하는 데이터를 복구하기 위해 특정 프로그램 펄스를 어떻게 인가해야 하는 지를 알지 못하기 때문이다. 공격자가 패스워드나 키 마스크 없이 데이터를 복구하고자 시도하는 것은 계산 비용 때문에 거의 불가능하다고 할 수 있다.
전술한 실시예들은 또한 메모리 탬퍼(tamper) 검출을 제공할 수 있다. 수신자가 물리적 메모리를 위한 비트 빈 맵을 가지고 있다면, 수신자는 물리적 메모리 내의 비트들이 실제로 비트 빈 맵에 대응하는 지를 결정할 수 있다. 수신자는 또한 값을 변경하지 않았었던 비트들이 실제로 값을 변경하였는지(예컨대, 공격자에 의해 시도된 부분 프로그래밍으로 인한 변경)를 결정할 수 있다. 일부 실시예들에서, 수신자를 포함하는 메모리에 대한 어떠한 판독기도 물리적 메모리를 삭제하지 못하게 함으로써 추가적은 보안을 제공할 수 있다. 따라서, 판독 동작은 한번만 수행되며, 데이터는 각 비트를 디지털 “1”로 함으로써 파괴될 수 있다.
앞서 설명해 온 물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지 및 부분적 프로그램 동작은 여러 방법으로 변형될 수 있다. 하나의 실시예에서, 각각 상이한 메모리 또는 메모리 부분에 기록되는 원하는 데이터의 복수의 카피들이 잘못된 패스워드의 돌발적 사용으로 인해 데이터를 회피하도록 제공될 수 있다. 이 실시예에서, 원하는 데이터의 분명한 데이터 컨텐츠는 상이한 메모리 간의 물리적 차이 때문에 상이한 메모리에 걸쳐 다를 수 있다. 다른 실시예들에서, 에러 정정 코드가 데이터 판독을 보조하고 노화에 따른 비트 붕괴 또는 변동을 보완하기 위해 사용될 수 있다. 일부 실시예들에서, 부분 프로그램 동작에 추가하거나 혹은 대신해서 데이터를 물리적 데이터에 인코딩하는 데에 부분 삭제 동작이 사용될 수 있다. 메모리 비트가 세 개의 빈으로 카테고리화되지 않는 경우, 상이한 인코딩들과 연관된 해밍 거리(Hamming distance)가 상관관계 함수에 의해 공격자로부터 진정한 판독자를 충분히 구별하기 위해 계산될 수 있다.
도 8은 본 개시의 적어도 일부 실시예에 따라 배열되는, 물리적으로 복제 불가능한 기능에 기초한 시큐어 데이터 스토리지를 제공하는 데에 사용될 수 있는, 범용 컴퓨팅 장치를 도시한 도면이다.
예컨대, 컴퓨팅 장치(800)는 여기에서 논의되는 물리적으로 복제 불가능한 기능 및 일부 프로그램 동작을 사용하여 데이터를 읽거나 쓰는 데에 사용될 수 있다. 매우 기본적인 구성(802)에서, 컴퓨팅 장치(800)는 하나 이상의 프로세서(804) 및 시스템 메모리(806)를 전형적으로 포함한다. 메모리 버스(808)는 프로세서(804)와 시스템 메모리(806) 간의 통신을 위해 사용될 수 있다. 기본적인 구성(802)은 점선 안의 구성요소들에 의해 도 8에 도시된다.
요구되는 구성에 따라, 프로세서(804)는 마이크로프로세서(μP), 마이크로컨트롤러(μC), 디지털 신호 프로세서(DSP) 또는 그 임의의 조합을 포함하는 임의의 유형일 수 있지만, 이에 한정되는 것은 아니다. 프로세서(804)는 레벨 캐시 메모리(812)와 같은 하나 이상의 레벨의 캐싱, 프로세서 코어(814) 및 레지스터(816)를 포함할 수 있다. 예시적인 프로세서 코어(814)는 ALU(arithmetic logic unit), FPU(floating point unit), DSP 코어(digital signal processing core), 또는 그 임의의 조합을 포함할 수 있다. 예시적인 메모리 컨트롤러(818)는 또한 프로세서(804)와 사용될 수 있거나, 또는 몇몇 구현예에서, 메모리 컨트롤러(818)는 프로세서(804)의 내부 부품일 수 있다.
요구되는 구성에 따라, 시스템 메모리(806)는 (RAM과 같은) 휘발성 메모리, (ROM, 플래시 메모리 등과 같은) 비휘발성 메모리, 또는 그 임의의 조합을 포함할 수 있지만, 이에 한정되지 않는 임의의 유형일 수 있다. 시스템 메모리(806)는 운영 체제(820), PUF 데이터 모듈(822), 및 프로그램 데이터(824)를 포함할 수 있다. PUF 데이터 모듈(822)은 본 개시에서 설명하는 PUF를 사용한 안전한 데이터 스토리지 및 트랜스퍼를 구현하기 위한 PUF 인코딩 모듈(826) 및 PUF 디코딩 모듈(828)을 포함할 수 있다. 프로그램 데이터(824)는 특히 본 개시에 개시된 바와 같은 비트 빈 맵 데이터(830) 등을 포함할 수 있다.
컴퓨팅 장치(800)는 추가적인 특징 또는 기능, 및 기본 구성(802)과 임의의 요구되는 장치와 인터페이스 간 통신을 용이하게 하기 위한 추가적인 인터페이스를 가질 수 있다. 예를 들면, 버스/인터페이스 컨트롤러(830)는 저장 인터페이스 버스(834)를 통한 기본 구성(802)과 하나 이상의 데이터 저장 장치(832) 간의 통신을 용이하게 하는데 사용될 수 있다. 데이터 저장 장치(832)는 분리형 저장 장치(836), 비분리형 저장 장치(838), 또는 그들의 조합일 수 있다. 분리형 저장 장치 및 비분리형 저장 장치의 예로는, 몇 가지 말하자면, 플렉서블 디스크 드라이브 및 하드 디스크 드라이브(HDD)와 같은 자기 디스크 장치, 컴팩트 디스크(CD) 드라이브 또는 디지털 다기능 디스크(DVD) 드라이브와 같은 광 디스크 드라이브, 고체 상태 드라이브(solid state drive; SSD), 및 테이프 드라이브가 포함된다. 예시적인 컴퓨터 저장 매체는, 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 다른 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성의, 분리형 및 비분리형 매체를 포함할 수 있다.
시스템 메모리(806), 분리형 저장 장치(836) 및 비분리형 저장 장치(838)는 모두 컴퓨터 저장 매체의 예이다. 컴퓨터 저장 매체는 RAM, ROM, EEPROM, 플래시 메모리 또는 다른 메모리 기술, CD-ROM, 디지털 다기능 디스크(DVD) 또는 다른 광학 저장 장치, 자기 카세트, 자기 테이프, 자기 디스크 저장 장치 또는 다른 자기 저장 장치, 또는 원하는 정보를 저장하는데 사용될 수 있고 컴퓨팅 장치(800)에 의해 액세스될 수 있는 임의의 다른 매체를 포함하지만, 이에 한정되는 것은 아니다. 그러한 임의의 컴퓨터 저장 매체는 컴퓨팅 장치(800)의 일부일 수 있다.
컴퓨팅 장치(800)는 버스/인터페이스 컨트롤러(830)를 통한 다양한 인터페이스 장치(예를 들면, 출력 장치(842), 주변 인터페이스(850) 및 통신 장치(860))로부터 기본 구성(802)으로의 통신을 용이하게 하기 위한 인터페이스 버스(840)도 포함할 수 있다. 예시적인 출력 장치(842)는 그래픽 처리 유닛(844) 및 오디오 처리 유닛(846)을 포함하며, 이는 하나 이상의 A/V 포트(848)를 통해 디스플레이 또는 스피커와 같은 다양한 외부 장치로 통신하도록 구성될 수 있다. 예시적인 주변 인터페이스(850)는 직렬 인터페이스 컨트롤러(854) 또는 병렬 인터페이스 컨트롤러(856)를 포함하며, 이는 하나 이상의 I/O 포트(858)를 통해 입력 장치(예를 들면, 키보드, 마우스, 펜, 음성 입력 장치, 터치 입력 장치 등) 또는 다른 주변 장치(예를 들면, 프린터, 스캐너 등)와 같은 외부 장치와 통신하도록 구성될 수 있다. 예시적인 통신 장치(860)는 네트워크 컨트롤러(862)를 포함하며, 이는 하나 이상의 통신 포트(864)를 통해 네트워크 통신 상에서의 하나 이상의 다른 컴퓨팅 장치(866)와의 통신을 용이하게 하도록 배치될 수 있다. 하나 이상의 다른 컴퓨팅 장치 장치(866)는 데이터 센터에서의 서버, 사용자 장치 및 이에 상당한 장치 등을 포함할 수 있다.
네트워크 통신 링크는 통신 매체의 일 예시일 수 있다. 통신 매체는 전형적으로 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈, 또는 반송파 또는 다른 전송 메커니즘 같은 변조된 데이터 신호 내의 다른 데이터에 의해 구현될 수 있고, 임의의 정보 전달 매체를 포함할 수 있다. "변조된 데이터 신호"는 신호 내에 정보를 인코딩하기 위한 방식으로 설정되거나 변경된 특성 중 하나 이상을 갖는 신호일 수 있다. 제한적인지 않은 예로서, 통신 매체는 유선 네트워크 또는 직접 유선 접속과 같은 유선 매체, 및 음파, 무선 주파수(RF), 마이크로웨이브, 적외선(IR) 및 다른 무선 매체와 같은 무선 매체를 포함할 수 있다. 여기서 사용되는 컴퓨터 판독가능 매체라는 용어는 저장 매체 및 통신 매체 둘 다를 포함할 수 있다.
컴퓨팅 장치(800)는, 휴대 전화, PDA(personal data assistant), 개인용 미디어 플레이어 장치, 무선 웹-워치(web-watch) 장치, 개인용 헤드셋 장치, 특수 용도 장치, 또는 위 기능 중 임의의 것을 포함하는 하이브리드 장치 같은 소형 폼 팩터(small-form factor)의 휴대용(또는 모바일) 전자 장치의 일부로서 구현될 수 있다. 컴퓨팅 장치(800)는 또한 랩톱 컴퓨터 및 랩톱이 아닌 컴퓨터 구성을 모두 포함하는 개인용 컴퓨터로서 구현될 수 있다.
도 9는 본 개시의 적어도 일부 실시예에 따라 구성되는 도 8의 컴퓨팅 장치와 같은 컴퓨팅 장치에서 수행될 수 있는 물리적으로 복제 불가능한 기능들에 기초하여 안전한 데이터 스토리지를 제공하기 위한 예시적인 방법을 도시한 흐름도이다.
예시적인 방법들은 도면 부호 922, 924, 926, 928 및/또는 930의 하나 이상의 블록들에 의해 구현되는 하나 이상의 동작, 기능 또는 액션을 포함할 수 있으며, 일부 예시에서 도 8의 컴퓨팅 장치(800)와 같은 컴퓨팅 장치에 의해 수행될 수 있다. 블록 922-930에 설명된 동작들은 컴퓨팅 장치(910)의 비일시적인 컴퓨터 판독 가능 매체(920)에 저장된 컴퓨터 실행 가능 명령어의 하나 이상의 프로세서에 의한 실행에 응답하여 수행될 수도 있다. 컴퓨팅 장치(910)은 도 8의 컴퓨팅 장치(800)에 의해 구현될 수 있다.
물리적으로 복제 불가능한 기능들에 기초한 안전한 데이터 스토리지를 제공하기 위한 예시적 프로세스는 블록 922의 “송신자가 메모리 페이지/블록의 PUF 특성들을 측정하고 비트들을 빈들로 그룹핑함”에서 시작될 수 있으며, 여기서 수신자에게 데이터를 송신하고자 하는 송신자는, 물리적인 메모리 페이지, 블록 또는 섹션 내의 비트들과 연관된 PUF 특성들을 측정하고 이 측정된 특성들을 이용하여 비트들을 그룹핑한다. 예컨대, 송신자는 비트들과 연관된 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션을 측정하고 이 측정된 애버리지 및 배리에이션을 이용하여 비트들을 전술한 바와 같이 3 개의 빈들로 그룹핑할 수 있다.
도면 부호 922의 블록은 도면 부호 924의 블록인 “송신자가 PUF 특성들에 기초한 부분적 프로그래밍을 사용하여 하나 이상의 빈들의 특정 비트들에 데이터를 기록함”에서 계속될 수 있으며, 여기서 송신자는 하나 이상의 빈들로부터 비트들의 세트를 선택하여 데이터를 선택된 비트들에 부분적 프로그래밍할 수 있다. 일부 실시예들에서, 송신자는 전술한 바와 같이 키 마스크를 사용하거나 또는 복수의 비트들로부터 비트의 세트를 선택할 수 있다. 송신자는, 블록 922에서 측정된 PUF 특성들(예컨대, 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션)에 기초하여 기록 펄스를 인가함으로써 선택된 비트들에 데이터를 부분 프로그램할 수 있다.
도면 부호 924의 블록은 도면 부호 926의 블록인 “송신자가 메모리를 수신자에게 제공함”에서 계속될 수 있으며, 여기서 송신자는 수신자에게 부분적으로 프로그래밍된 물리적 메모리를 제공한다.
도면 부호 926의 블록은 도면 부호 928의 블록인 “수신자가 PUF 특성들 및/또는 비트 빈 맵에 기초하여 비트들 상에 부분적 프로그래밍을 수행함”에서 계속될 수 있으며, 여기서 수신자는 전술한 바와 같이 수신된 물리적 메모리 내의 비트들을 부분적으로 프로그래밍할 수 있다. 일부 예시들에서, 수신자는 물리적 메모리의 PUF 특성들과 각각의 빈에 해당하는 물리적 메모리의 비트들과 관련된 비트 빈 맵을 알 수 있다. 다음으로 수신자는 이 정보를 이용하여 부분 프로그램을 위한 비트 및 이 부분 프로그래밍에 사용되는 기록 펄스 수를 선택하고, 그 다음 선택된 비트를 전술한 바와 같이 부분 프로그래밍할 수 있다.
도면 부호 928의 블록은 블록 930의 “수신자가 결과 비트 값을 판독하고 데이터를 복구함”에서 계속될 수 있으며, 여기서 수신자는 부분 프로그래밍 전 및/또는 후에 메모리 상의 비트 데이터 값을 판독하고, 전술한 바와 같이 이 판독 데이터를 실제 데이터를 복구하는 데에 사용할 수 있다. 일부 실시예들에서, 수신자는 전술한 바와 같이 메모리 상의 비트 데이터 값을 복구하기 위하여 패스워드 유도된 코드를 사용할 수 있다.
도 10은 여기에서 기술된 적어도 일부 실시예에 따라 배열되는 예시적인 컴퓨터 프로그램 제품을 도시한다.
일부 예시들에서, 도 10에 도시된 바와 같이, 프로그램 제품(1000)은 신호 베어링 매체(1002)를 포함할 수 있다. 신호 베어링 매체(1002)는, 예컨대 프로세서에 의해 실행되는 경우, 전술한 기능을 제공할 수 있는 하나 이상의 명령어(1004)를 포함할 수 있다. 따라서, 예컨대 도 8의 프로세서(804)를 참조하면, PUF 데이터 모듈(822)은 매체(1002)에 의해 프로세서(804)로 전달되는 명령어(1004)에 응답하여 도 10에 도시된 하나 이상의 작업을 수행하여 본 개시에 개시된 바와 같은 PUF를 이용한 데이터 저장 및 전송에 관한 액션을 수행하도록 할 수 있다. 이러한 명령어 중 일부는, 예컨대, 메모리 페이지/블록의 PUF 특성들을 측정하고 비트들을 빈들로 그룹핑하기 위한 하나 이상의 명령어; PUF 특성들에 기초한 부분적 프로그래밍을 사용하여 하나 이상의 빈들의 특정 비트들에 데이터를 기록하기 위한 하나 이상의 명령어; 메모리를 수신자에게 제공하기 위한 하나 이상의 명령어; PUF 특성들 및/또는 비트 빈 맵에 기초하여 부분적 프로그래밍을 수행하기 위한 하나 이상의 명령어; 및 결과 비트 값을 판독하고 데이터를 복구하기 위한 하나 이상의 명령어를 포함할 수 있다.
일부 구현예에서, 신호 베어링 매체(1002)는 하드 디스크 드라이브, CD, DVD, 디지털 테이프, 메모리 등과 같은 컴퓨터 판독 가능 매체(1006)를 포함할 수 있으나, 이에 제한되지는 않는다. 일부 구현예에서, 신호 베어링 매체(1002)는 메모리, 읽기/쓰기(R/W) CD, R/W DVD 등과 같은 기록 가능 매체(1008)를 포함할 수 있으나, 이에 제한되지는 않는다. 일부 구현예에서, 신호 베어링 매체(1002)는 디지털 및/또는 아날로그 통신 매체(예컨대, 광섬유 케이블, 도파관(waveguide), 유선 통신 링크, 무선 통신 링크 등)와 같은 통신 매체(1010)를 포함할 수 있으나, 이에 제한되지는 않는다. 따라서, 예컨대, 프로그램 제품(1000)은, 신호 베어링 매체(1002)가 무선 통신 매체(1010)(예컨대, IEEE 802.11 표준에 따르는 무선 통신 매체)에 의해 전달되는 RF 신호 베어링 매체(1002)에 의하여 프로세서(704)의 하나 이상의 모듈로 전달될 수 있다.
일부 실시예들에 따르면, 물리적 메모리를 사용하여 비휘발성 메모리 상에 데이터를 기록하는 방법이 제공된다. 이 방법은 비휘발성 메모리 상의 복수 개의 메모리 비트에 대해 프로그램 스레숄드 애버리지(program threshold average) 및 프로그램 스레숄드 배리에이션(program threshold variation)을 결정하는 단계를 포함할 수 있다. 이 방법은 또한 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 제1 빈 스레숄드(bin threshold) 및 제2 빈 스레숄드를 유도(deriving)하는 단계와, 그리고 복수 개의 비트를, 적어도 제1 빈 스레숄드 및 제2 빈 스레숄드에 기초하여, 적어도 제1 비트 그룹, 제2 비트 그룹 및 제3 비트 그룹으로 그룹핑하는 단계를 포함할 수 있다. 이 방법은 또한 적어도 복수 개의 비트의 그룹핑에 기초하여 데이터가 기록되는 비트의 세트(set of bits)를 결정하는 단계와, 그리고 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 비트의 세트에 데이터의 부분 프로그램(partial program)을 수행하는 단계를 포함할 수 있다.
일부 실시예들에 따르면, 프로그램 스레숄드는 복수의 비트 내의 비트를 제1 값에서 제2 값으로 변경하기 위한 프로그램 펄스(program pulse)의 수를 skxksof 수 있다. 그룹핑하는 단계는, 복수 개의 비트의 각각의 비트에 대한 프로그램 스레숄드를 결정하는 단계와, 제1 빈 스레숄드 보다 작은 프로그램 스레숄드를 갖는 복수 개의 비트의 각각의 비트를 제1 비트 그룹에 할당하는 단계를 포함할 수 있다. 그룹핑하는 단계는, 제1 빈 스레숄드 보다 크고 제2 빈 스레숄드 보다 작은 프로그램 스레숄드를 갖는 복수 개의 비트의 각각의 비트를 제2 비트 그룹에 할당하는 단계와, 제2 빈 스레숄드 보다 큰 프로그램 스레숄드를 갖는 복수 개의 비트의 각각의 비트를 제3 비트 그룹에 할당하는 단계를 더 포함할 수 있다.
다른 실시예들에 따르면, 그룹핑하는 단계는 그룹핑에 기초하여 비트 빈 맵을 생성하는 단계를 더 포함할 수 있다. 제1 빈 스레숄드는 프로그램 스레숄드 애버리지에서 프로그램 스레숄드 배리에이션을 감산하여 유도되고, 제2 빈 스레숄드는 프로그램 스레숄드 배리에이션을 프로그램 스레숄드 애버리지에 가산하여 유도될 수 있다. 데이터가 기록되는 비트의 세트를 결정하는 단계는 제2 비트 그룹으로부터 비트의 세트를 선택하는 단계를 더 포함할 수 있다. 데이터가 기록되는 비트의 세트를 결정하는 단계는 키 마스크(key mask) 및/또는 복수 개의 비트의 그룹핑에 기초할 수 있다. 이 방법은 패스워드 유도 값(password-derived value)으로부터 기록될 데이터를 유도하는 단계를 더 포함할 수 있다. 기록될 데이터를 유도하는 단계는 랜덤 비트 값을 키 마스크에 의해 지시되는 원하는 데이터의 위치들 내로 삽입하는 단계를 포함할 수 있다.
또 다른 실시예들에 따르면, 데이터의 부분 프로그램을 수행하는 단계는, 제1 빈 스레숄드와 같은 프로그램 펄스의 수를 사용하여 비트의 세트 내의 비트들에 대해 데이터에 “1”의 비트 값을 기록하는 단계와, 제로 프로그램 펄스를 사용하여 비트의 세트 내의 비트들에 대해 데이터에 “0”의 비트 값을 기록하는 단계를 포함할 수 있다. 데이터의 부분 프로그램을 수행하는 단계는, 제1 빈 스레숄드와 같은 프로그램 펄스의 수를 사용하여 비트의 세트 내의 비트들에 대해 데이터에 “1”의 비트 값을 기록하는 단계와, 제로 프로그램 펄스를 사용하여 제2 비트 그룹에 속하는 비트의 세트 내의 비트들에 대해 데이터에 “0”의 비트 값을 기록하는 단계와, 제3 스레숄드와 같은 프로그램 펄스의 수를 사용하여 제3 비트 그룹에 속하는 비트의 세트 내의 비트들에 대해 데이터에 “0”의 비트 값을 기록하는 단계를 더 포함할 수 있다.
다른 실시예들에 따르면, 물리적으로 복제 불가능한 기능을 사용하여 비휘발성 메모리에 데이터를 기록하는 인코딩 모듈이 제공된다. 이 인코딩 모듈은 비휘발성 메모리 상의 복수 개의 메모리 비트에 연결하도록 구성된 인터페이스와 프로세서 블록을 포함할 수 있다. 프로세서 블록은 복수 개의 메모리 비트에 대해 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션을 결정하도록 구성될 수 있다. 프로세서 블록은 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션으로부터 제1 빈 스레숄드 및 제2 빈 스레숄드를 유도하고, 복수 개의 비트를, 적어도 제1 빈 스레숄드 및 제2 빈 스레숄드에 기초하여, 적어도 제1 비트 그룹, 제2 비트 그룹 및 제3 비트 그룹으로 그룹핑하도록 더 구성될 수 있다. 프로세서 블록은 키 마스크 및 복수 개의 비트의 그룹핑에 적어도 기초하여 데이터가 기록되는 비트의 세트를 결정하고, 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션에 기초하여 비트의 세트에 데이터의 부분 프로그램을 수행하도록 더 구성될 수 있다.
일부 실시예들에 따르면, 프로세서 블록은, 복수 개의 비트 각각에 대해 프로그램 스레숄드를 결정하고 제1 빈 스레숄드 보다 작은 프로그램 스레숄드를 갖는 복수 개의 비트 내의 각 비트를 제1 비트 그룹에 할당함으로서, 복수 개의 비트를 그룹핑하도록 구성될 수 있다. 프로세서 블록은, 제1 빈 스레숄드 보다 크고 제2 빈 스레숄드 보다 작은 프로그램 스레숄드를 가지는 복수 개의 비트 내의 각 비트를 제2 비트 그룹에 할당하고 제2 빈 스레숄드 보다 큰 프로그램 스레숄드를 가지는 복수 개의 비트 내의 각 비트를 제3 비트 그룹에 할당함으로써, 복수 개의 비트를 그룹핑하도록 더 구성될 수 있다. 프로세서 블록은 그룹핑에 기초하여 비트 빈 맵(bit bin map)을 생성함으로써 복수 개의 비트를 그룹핑하도록 구성될 수 있다.
다른 실시예들에 따르면, 프로세서 블록은 프로그램 스레숄드 애버리지에서 프로그램 스레숄드 배리에이션을 감산하여 제1 빈 스레숄드를 유도하고 프로그램 스레숄드 배리에이션을 프로그램 스레숄드 애버리지에 가산하여 제2 빈 스레숄드를 유도하도록 구성될 수 있다. 프로세서 블록은 제2 비트 그룹에서 비트의 세트를 선택함으로써 데이터가 기록되는 비트의 세트를 결정하도록 구성될 수 있다. 프로세서 블록은 패스워드 유도된 값 및 원하는 데이터 값으로부터 기록될 데이터를 유도하도록 더 구성될 수 있다. 프로세서 블록은 키 마스크에 의해 표시되는 원하는 데이터의 위치들에 랜덤 비트 값들을 삽입함으로서 기록될 데이터를 유도하여 기록될 데이터를 형성하도록 더 구성될 수 있다.
또 다른 실시예들에 따르면, 프로세서 블록은, 제1 빈 스레숄드와 동일한 프로그램 펄스의 수를 사용하여 비트의 세트 내의 비트들에 대하여 데이터에 “1”의 비트 값을 기록하고 제로 프로그램 펄스를 사용하여 비트의 세트 내의 비트들에 대하여 데이터에 “0”의 비트 값을 기록함으로써 데이터의 부분 프로그램을 수행하도록 구성될 수 있다. 프로세서 블록은, 제1 빈 스레숄드와 동일한 프로그램 펄스의 수를 사용하여 비트의 세트 내의 비트들에 대하여 데이터에 “1”의 비트 값을 기록하고, 제로 프로그램 펄스를 사용하여 제2 비트 그룹에 속하는 비트의 세트의 비트들에 대해 데이터에 “0”의 비트 값을 기록하고, 그리고 제3 스레숄드와 동일한 프로그램 펄스의 수를 사용하여 제3 비트 그룹에 속하는 비트의 세트 내의 비트들에 대해 데이터에 “0”의 비트 값을 기록함으로써 데이터의 부분 프로그램을 수행하도록 구성될 수 있다.
또 다른 실시예들에 따르면, 물리적으로 복제 불가능한 기능을 이용하여 비휘발성 메모리로부터 데이터를 판독하는 방법이 제공된다. 이 방법은, 비휘발성 메모리 내의 복수 개의 메모리 비트 내의 적어도 하나의 비트에, 적어도 하나의 비트와 연관된 프로그램 스레숄드 애버리지, 프로그램 스레숄드 배리에이션 및 비트 그룹 특성 중 적어도 하나에 기초하여, 적어도 하나의 프로그램 펄스를 인가하는 단계와, 복수 개의 메모리 비트의 결과 상태를 판독하는 단계와; 그리고 또 다른 데이터 값 및 결과 상태에 기초한 최종 데이터를 유도하는 단계를 포함할 수 있다.
일부 실시예들에 다르면, 이 방법은 복수 개의 메모리 비트에 대한 최초 상태(initial state)를 판독하는 단계를 더 포함할 수 있으며, 최종 데이터를 유도하는 단계는, 결과 상태 및 최초 상태에 적어도 기초하여 최종 데이터를 유도하는 단계를 포함할 수 있다. 이 방법은, 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션으로부터 제1 프로그램 파라미터를 유도하는 단계를 더 포함할 수 있으며, 적어도 하나의 프로그램 펄스를 인가하는 단계는, 복수 개의 메모리 비트 내의 각 비트에 제1 프로그램 파라미터와 동일한 프로그램 펄스의 수를 인가하는 단계를 더 포함할 수 있다. 일부 실시예들에 따르면, 이 방법은, 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션으로부터 제2 프로그램 파라미터를 유도하는 단계와, 제2 프로그램 파라미터와 같은 프로그램 펄스의 수를 복수 개의 메모리 비트 내의 각 비트에 다시 인가하는 단계와, 그리고 복수 개의 메모리 비트의 또 다른 상태를 판독하는 단계를 더 포함할 수 있으며, 최종 데이터를 유도하는 단계는, 결과 상태, 최초 상태 및 또 다른 상태에 기초하여 최종 데이터를 유도하는 단계를 더 포함할 수 있다.
다른 실시예들에 따르면, 이 방법은, 비트 그룹 특성에 기초하여 복수 개의 메모리 비트를 제1 비트 그룹, 제2 비트 그룹 및 제3 비트 그룹으로 그룹핑하는 단계와 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션으로부터 제1 프로그램 파라미터 및 제3 프로그램 파라미터를 유도하는 단계를 더 포함할 수 있으며, 적어도 하나의 프로그램 펄스를 인가하는 단계는, 제2 비트 그룹 내의 복수 개의 메모리 비트의 비트들에 제1 프로그램 파라미터와 같은 프로그램 펄스의 수를 인가하는 단계와 제1 비트 그룹 내의 복수 개의 메모리 비트의 비트들에 제3 프로그램 파라미터와 같은 프로그램 펄스의 수를 인가하는 단계를 더 포함할 수 있다. 다른 데이터 값은 패스워드 유도된 값 및/또는 키 마스크일 수 있다. 이 방법은 비트 빈 맵에 기초하여 다수의 메모리 비트를 인증하는 단계와 결과 상태에 기초하여 비트 빈 맵을 복구하는 단계를 더 포함할 수 있다.
또 다른 실시예들에 따르면, 물리적으로 복제 불가능한 기능을 사용하여 비휘발성 메모리로부터 데이터를 판독하도록 구성된 디코딩 모듈이 제공되는데, 이 디코딩 모듈은, 비휘발성 메모리 내의 복수 개의 메모리 비트에 연결하도록 구성된 인터페이스와 프로세서 블록을 포함할 수 있다. 이 프로세서 블록은, 복수 개의 메모리 비트 내의 적어도 하나의 비트에, 적어도 하나의 비트와 연관된 프로그램 스레숄드 애버리지, 프로그램 스레숄드 배리에이션 및 비트 그룹 특성 중 적어도 하나에 기초하여, 적어도 하나의 프로그램 펄스를 인가하고, 복수 개의 메모리 비트의 결과 상태를 판독하고, 그리고 또 다른 값 및 결과 상태에 기초한 최종 데이터를 유도하도록 구성될 수 있다. 프로그램 스레숄드는 복수 개의 메모리 비트 내의 비트를 제1 값으로부터 판독기에서 추출되는 제2 값으로 변경하기 위한 프로그램 펄스의 수를 나타낼 수 있다.
일부 실시예들에 따르면, 프로세서 블록은, 복수 개의 메모리 비트에 대한 최초 상태를 판독하고, 그리고 최종 데이터를 결과 상태 및 최초 상태에 적어도 기초하여 유도하도록 구성될 수 있다. 프로세서 블록은, 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션으로부터 제1 프로그램 파라미터를 유도하고, 그리고 복수 개의 메모리 비트 내의 각각의 비트에 제1 프로그램 파라미터와 동일한 프로그램 펄스의 수를 인가함으로써 적어도 하나의 프로그램 펄스를 인가하도록 더 구성될 수 있다. 프로세서 블록은, 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션으로부터 제2 프로그램 파라미터를 유도하고, 제2 프로그램 파라미터와 같은 프로그램 펄스의 수를 복수 개의 메모리 비트 내의 각 비트에 다시 인가하고, 복수 개의 메모리 비트의 또 다른 상태를 판독하고, 그리고 결과 상태, 최초 상태 및 또 다른 상태에 적어도 기초하여 최종 데이터를 유도하도록 더 구성될 수 있다.
프로세서 블록은, 비트 그룹 특성에 기초하여 복수 개의 메모리 비트를 제1 비트 그룹, 제2 비트 그룹 및 제3 비트 그룹으로 그룹핑하고, 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션으로부터 제1 프로그램 파라미터 및 제3 프로그램 파라미터를 유도하고, 그리고 제2 비트 그룹 내의 복수 개의 메모리 비트의 비트들에 제1 프로그램 파라미터와 같은 프로그램 펄스의 수를 인가하고 제1 비트 그룹 내의 복수 개의 메모리 비트의 비트들에 제3 프로그램 파라미터와 같은 프로그램 펄스의 수를 인가함으로써, 적어도 하나의 프로그램 펄스를 인가하도록 더 구성될 수 있다. 다른 데이터 값은 패스워드 유도된 값 및/또는 키 마스크일 수 있다. 이 프로세서 블록은 비트 빈 맵에 기초하여 다수의 메모리 비트를 인증하고 결과 상태에 기초하여 비트 빈 맵을 복구하도록 더 구성될 수 있다.
시스템 양상들의 하드웨어와 소프트웨어 구현 사이에는 구별이 거의 없다. 하드웨어 또는 소프트웨어의 사용은 일반적으로 (그러나 어떤 맥락에서 하드웨어 및 소프트웨어 사이의 선택이 중요하게 될 수 있다는 점에서 항상 그런 것은 아니지만) 비용 대비 효율의 트레이드오프(tradeoff)를 나타내는 설계상 선택(design choice)이다. 여기에서 기술된 프로세스 및/또는 시스템 및/또는 다른 기술들이 영향 받을 수 있는 다양한 수단(vehicles)(예를 들어, 하드웨어, 소프트웨어 및/또는 펌웨어)이 있으며, 선호되는 수단은 프로세스 및/또는 시스템 및/또는 다른 기술이 사용되는 맥락(context)에 따라 변경될 것이다.
전술한 상세한 설명은 블록도, 흐름도, 및/또는 예시의 사용을 통해 장치 및/또는 프로세스의 다양한 실시예를 설명하였다. 그러한 블록도, 흐름도, 및/또는 예시가 하나 이상의 기능 및/또는 동작을 포함하는 한, 당업자라면 그러한 블록도, 흐름도, 또는 예시 내의 각각의 기능 및/또는 동작은 하드웨어, 소프트웨어, 펌웨어, 또는 실질적으로 그들 임의의 조합의 넓은 범위에 의해 개별적으로 및/또는 집합적으로 구현될 수 있다는 것이 이해될 것이다. 일 실시예에서, 여기에서 기술된 대상의 몇몇 부분은 ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array), DSP(Digital Signal Processor) 또는 다른 집적의 형태를 통해 구현될 수 있다. 그러나, 당업자라면, 여기에서 기술된 실시예의 일부 양상이, 하나 이상의 컴퓨터 상에 실행되는 하나 이상의 컴퓨터 프로그램(예를 들어, 하나 이상의 컴퓨터 시스템 상에 실행되는 하나 이상의 프로그램), 하나 이상의 프로세서 상에서 실행되는 하나 이상의 프로그램(예를 들어, 하나 이상의 마이크로프로세서 상에서 실행되는 하나 이상의 프로그램), 펌웨어 또는 실질적으로 그들의 조합으로서, 전체적으로 또는 부분적으로 균등하게 집적 회로에 구현될 수 있다는 알 수 있으며, 소프트웨어 및/또는 펌웨어를 위한 코드의 작성 및/또는 회로의 설계는 본 개시에 비추어 당업자에게 자명할 것이다.
본 개시는 본 명세서의 특정 실시예들로 제한되지 않으며, 이러한 실시예들은 다양한 측면들의 예시에 불과하다. 본 개시의 사상 내에서 다양한 수정 및 변형이 가능하다. 본 개시의 범위 내에서 기능적으로 등가인 방법 및 장치가 전술한 설명으로부터 유추 가능하다. 이러한 수정 및 변형은 첨부된 청구범위 내로 의도된다. 본 개시는 첨부된 청구범위 및 그 균등 범위 내로만 제한된다. 또한, 본 개시에 사용된 용어들은 특정 실시예들을 설명하기 위한 목적으로 사용된 것이며, 제한적으로 의도된 것이 아니다.
또한, 당업자라면, 여기에서 기술된 대상의 수단(mechanism)들이 다양한 형태의 프로그램 제품으로 분포될 수 있음을 이해할 것이며, 여기에서 기술된 대상의 예시는, 분배를 실제로 수행하는데 사용되는 신호 베어링 매체(signal bearing medium)의 특정 유형과 무관하게 적용됨을 이해할 것이다. 신호 베어링 매체의 예시는, 플로피 디스크, 하드 디스크 드라이브(HDD), CD(Compact Disc), DVD(Digital Versatile Disk), 디지털 테이프, 컴퓨터 메모리 등과 같은 판독가능 유형의 매체 및 디지털 및/또는 아날로그 통신 매체(예를 들어, 섬유 광학 케이블, 웨이브가이드, 유선 통신 링크, 무선 통신 링크 등)와 같은 전송 유형 매체를 포함할 수 있으나, 이에 제한되지는 않는다.
당업자라면, 여기서 설명된 형식으로 장치 및/또는 프로세스를 기술하고, 이후, 공학 실무를 사용하여 그러한 기술된 장치 및/또는 프로세스을 데이터 처리 시스템에 통합한다는 것은 당해 분야에서는 일반적이란 것을 인식할 것이다. 즉, 여기서 기술된 장치 및/또는 프로세스의 적어도 일부는 합당한 실험 량을 통해 데이터 처리 시스템에 통합될 수 있다. 당업자라면, 전형적인 데이터 처리 시스템은 일반적으로 시스템 유닛 하우징, 비디오 디스플레이 장치, 휘발성 및 비휘발성 메모리 같은 메모리, 마이크로프로세서 및 디지털 신호 프로세서와 같은 프로세서, 운영 체제, 드라이버, 그래픽 사용자 인터페이스 및 애플리케이션 프로그램과 같은 컴퓨터 엔티티(computational entities), 터치 패드 또는 스크린 같은 하나 이상의 상호작용 장치, 및/또는 피드백 루프 및 제어 모터(예를 들면, 위치 및/또는 속도를 감지하기 위한 피드백; 컴포넌트 및/또는 양(quantities)을 이동하고 및/또는 조정하기 위한 제어 모터)를 포함하는 제어 시스템 중 하나 이상을 일반적으로 포함한다는 것을 인식할 것이다.
전형적인 데이터 처리 시스템은 데이터 컴퓨팅/통신 및/또는 네트워크 컴퓨팅/통신 시스템에서 전형적으로 발견되는 바와 같은 임의의 적절한 상업적으로 이용 가능한 컴포넌트를 이용하여 구현될 수 있다. 여기에서 기술된 대상은 때때로 상이한 다른 컴포넌트 내에 포함되거나 접속된 상이한 컴포넌트를 도시한다. 도시된 그러한 아키텍처는 단순히 예시적인 것이고, 사실상 동일한 기능을 달성하는 다른 많은 아키텍처가 구현될 수 있다는 것이 이해되어야 한다. 개념적으로, 동일한 기능을 달성하기 위한 컴포넌트의 임의의 배치는 원하는 기능이 달성되도록 유효하게 "연관"된다. 이에 따라, 특정 기능을 달성하기 위해 여기서 결합된 임의의 두 개의 컴포넌트는, 아키텍처 또는 중간 컴포넌트와는 무관하게, 원하는 기능이 달성되도록 서로 "연관"된 것으로 볼 수 있다. 마찬가지로, 연관된 임의의 두 개의 컴포넌트는 또한 원하는 기능을 달성하기 위해 서로 "동작적으로 접속"되거나 또는 "동작적으로 연결"되는 것으로 간주될 수 있고, 그와 같이 연관될 수 있는 임의의 두 개의 컴포넌트는 또한 원하는 기능을 달성하기 위해 서로 "동작적으로 연결가능"한 것으로 볼 수 있다. 동작적으로 연결가능하다는 것의 특정예는 물리적으로 양립가능(mateable)하고 및/또는 물리적으로 인터액팅하는 컴포넌트 및/또는 무선으로 인터액팅이 가능하고 및/또는 무선으로 인터액팅하는 컴포넌트 및/또는 논리적으로 인터액팅하고 및/또는 논리적으로 인터액팅이 가능한 컴포넌트를 포함하지만, 이에 한정되는 것은 아니다.
여기에서 실질적으로 임의의 복수 및/또는 단수의 용어의 사용에 대하여, 당업자는 맥락 및/또는 응용에 적절하도록, 복수를 단수로 및/또는 단수를 복수로 해석할 수 있다. 다양한 단수/복수의 치환은 명확성을 위해 여기에서 명시적으로 기재될 수 있다.
당업자라면, 일반적으로 본 개시에 사용되며 특히 첨부된 청구범위(예를 들어, 첨부된 청구범위)에 사용된 용어들이 일반적으로 "개방적(open)" 용어(예를 들어, 용어 "포함하는"은 "포함하지만 이에 제한되지 않는"으로, 용어 "갖는"는 "적어도 갖는"으로, 용어 "포함하다"는 "포함하지만 이에 한정되지 않는" 등으로 해석되어야 함)로 의도되었음을 이해할 것이다. 또한, 당업자라면, 도입된 청구항의 기재사항의 특정 수가 의도된 경우, 그러한 의도가 청구항에 명시적으로 기재될 것이며, 그러한 기재사항이 없는 경우, 그러한 의도가 없음을 또한 이해할 것이다. 예를 들어, 이해를 돕기 위해, 이하의 첨부 청구범위는 "적어도 하나" 및 "하나 이상" 등의 도입 구절의 사용을 포함하여 청구항 기재사항을 도입할 수 있다. 그러나, 그러한 구절의 사용이, 부정관사 "하나"("a" 또는 "an")에 의한 청구항 기재사항의 도입이, 그러한 하나의 기재사항을 포함하는 예시들로, 그러한 도입된 청구항 기재사항을 포함하는 특정 청구항을 제한함을 암시하는 것으로 해석되어서는 안되며, 동일한 청구항이 도입 구절인 "하나 이상" 또는 "적어도 하나" 및 "하나"("a" 또는 "an")과 같은 부정관사(예를 들어, "하나"는 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 전형적으로 해석되어야 함)를 포함하는 경우에도 마찬가지로 해석되어야 한다. 이는 청구항 기재사항을 도입하기 위해 사용된 정관사의 경우에도 적용된다. 또한, 도입된 청구항 기재사항의 특정 수가 명시적으로 기재되는 경우에도, 당업자라면 그러한 기재가 전형적으로 적어도 기재된 수(예를 들어, 다른 수식어가 없는 "두개의 기재사항"을 단순히 기재한 것은, 전형적으로 적어도 두 개의 기재사항 또는 두 개 이상의 기재사항을 의미함)를 의미하도록 해석되어야 함을 이해할 것이다.
또한, "A, B 및 C 등 중의 적어도 하나"와 유사한 규칙이 사용된 경우에는, 일반적으로 그러한 해석은 당업자가 그 규칙을 이해할 것이라는 전제가 의도된 것이다(예를 들어, "A, B 및 C 중의 적어도 하나를 갖는 시스템"은, A만을 갖거나, B만을 갖거나, C만을 갖거나, A 및 B를 함께 갖거나, A 및 C를 함께 갖거나, B 및 C를 함께 갖거나, A, B, 및 C를 함께 갖는 시스템 등을 포함하지만 이에 제한되지 않음). "A, B 또는 C 등 중의 적어도 하나"와 유사한 규칙이 사용된 경우에는, 일반적으로 그러한 해석은 당업자가 그 규칙을 이해할 것이라는 전제가 의도된 것이다(예를 들어, "A, B 또는 C 중의 적어도 하나를 갖는 시스템"은, A만을 갖거나, B만을 갖거나, C만을 갖거나, A 및 B를 함께 갖거나, A 및 C를 함께 갖거나, B 및 C를 함께 갖거나, A, B, 및 C를 함께 갖는 시스템 등을 포함하지만 이에 제한되지 않음).
또한 당업자라면, 실질적으로 임의의 이접 접속어(disjunctive word) 및/또는 두 개 이상의 대안적인 용어들을 나타내는 구절은, 그것이 상세한 설명, 청구범위 또는 도면에 있는지와 상관없이, 그 용어들 중의 하나, 그 용어들 중의 어느 하나, 또는 그 용어들 두 개 모두를 포함하는 가능성을 고려했음을 이해할 것이다. 예를 들어, "A 또는 B"라는 구절은 "A" 또는 "B" 또는 "A 및 B"의 가능성을 포함하는 것으로 이해될 것이다.
앞서 말한 바로부터, 본 개시의 다양한 실시예가 예시의 목적을 위해 여기에서 기술되었고, 다양한 수정이 본 개시의 사상과 범위를 벗어나지 않으면서 이루어질 수 있음이 이해될 것이다. 따라서, 여기에서 개시된 다양한 실시예는 제한하려고 의도된 것이 아니며, 진정한 범위와 사상은 이하 청구범위에서 나타난다.

Claims (23)

  1. 물리적으로 복제 불가능한 기능(physically unclonable function)을 이용하여 비휘발성 메모리에 데이터를 기록하는 방법으로서,
    상기 비휘발성 메모리 상의 복수 개의 메모리 비트에 대해 프로그램 스레숄드 애버리지(program threshold average) 및 프로그램 스레숄드 배리에이션(program threshold variation)을 결정하는 단계와;
    상기 프로그램 스레숄드 애버리지 및 상기 프로그램 스레숄드 배리에이션에 기초하여 제1 빈 스레숄드(bin threshold) 및 제2 빈 스레숄드를 유도(deriving)하는 단계와;
    상기 복수 개의 메모리 비트를, 적어도 상기 제1 빈 스레숄드 및 상기 제2 빈 스레숄드에 기초하여, 적어도 제1 비트 그룹, 제2 비트 그룹 및 제3 비트 그룹으로 그룹핑하는 단계와;
    적어도 상기 복수 개의 메모리 비트의 그룹핑에 기초하여 상기 데이터가 기록되는 비트의 세트(set of bits)를 결정하는 단계와;
    상기 프로그램 스레숄드 애버리지 및 상기 프로그램 스레숄드 배리에이션에 기초하여 상기 비트의 세트에 상기 데이터의 부분 프로그램(partial program)을 수행하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 프로그램 스레숄드 애버리지 및 상기 프로그램 스레숄드 배리에이션은 상기 복수 개의 메모리 비트 내의 비트를 제1 값에서 제2 값으로 변경하기 위한 프로그램 펄스(program pulse)의 수를 나타내는 것인, 방법.
  3. 제1항에 있어서,
    상기 그룹핑하는 단계는,
    상기 복수 개의 메모리 비트의 각각의 비트에 대한 프로그램 스레숄드를 결정하는 단계;
    상기 제1 빈 스레숄드 보다 작은 프로그램 스레숄드를 갖는 상기 복수 개의 메모리 비트의 각각의 비트를 상기 제1 비트 그룹에 할당하는 단계;
    상기 제1 빈 스레숄드 보다 크고 상기 제2 빈 스레숄드 보다 작은 프로그램 스레숄드를 갖는 상기 복수 개의 메모리 비트의 각각의 비트를 상기 제2 비트 그룹에 할당하는 단계; 및
    상기 제2 빈 스레숄드 보다 큰 프로그램 스레숄드를 갖는 상기 복수 개의 메모리 비트의 각각의 비트를 제3 비트 그룹에 할당하는 단계
    를 포함하는 것인, 방법.
  4. 제1항에 있어서,
    상기 데이터가 기록되는 상기 비트의 세트를 결정하는 단계는 적어도 키 마스크(key mask) 및/또는 상기 복수 개의 메모리 비트의 그룹핑에 기초하는 것인, 방법.
  5. 제1항에 있어서,
    키 마스크에 의해 표시되는 원하는 데이터의 위치들에 랜덤 비트 값을 삽입함으로써 패스워드 유도 값(password-derived value) 및 원하는 데이터 값으로부터 기록될 상기 데이터를 유도하는 단계
    를 더 포함하는, 방법.
  6. 제1항에 있어서,
    상기 데이터의 부분 프로그램을 수행하는 단계는,
    상기 제1 빈 스레숄드와 같은 프로그램 펄스의 수를 사용하여 상기 비트의 세트 내의 비트들에 대해 상기 데이터에 "1"의 비트 값을 기록하는 단계; 및
    제로 프로그램 펄스를 사용하여 상기 비트의 세트 내의 비트들에 대해 상기 데이터에 "0"의 비트 값을 기록하는 단계
    를 포함하는 것인, 방법.
  7. 제1항에 있어서,
    상기 데이터의 부분 프로그램을 수행하는 단계는,
    상기 제1 빈 스레숄드와 같은 프로그램 펄스의 수를 사용하여 상기 비트의 세트 내의 비트들에 대해 상기 데이터에 "1"의 비트 값을 기록하는 단계
    제로 프로그램 펄스를 사용하여 상기 제2 비트 그룹에 속하는 비트의 세트 내의 비트들에 대해 상기 데이터에 "0"의 비트 값을 기록하는 단계; 및
    제3 빈 스레숄드와 같은 프로그램 펄스의 수를 사용하여 상기 제3 비트 그룹에 속하는 비트의 세트 내의 비트들에 대해 상기 데이터에 "0"의 비트 값을 기록하는 단계
    를 포함하는 것인, 방법.
  8. 물리적으로 복제 불가능한 기능을 사용하여 비휘발성 메모리에 데이터를 기록하도록 구성된 인코딩 모듈로서,
    상기 비휘발성 메모리 상의 복수 개의 메모리 비트에 결합하도록 구성된 인터페이스와; 그리고
    상기 인터페이스에 결합된 프로세서 블록
    을 포함하며,
    상기 프로세서 블록은,
    상기 복수 개의 메모리 비트에 대해 프로그램 스레숄드 애버리지 및 프로그램 스레숄드 배리에이션을 결정하고;
    상기 프로그램 스레숄드 애버리지 및 상기 프로그램 스레숄드 배리에이션으로부터 제1 빈 스레숄드 및 제2 빈 스레숄드를 유도하고;
    상기 복수 개의 메모리 비트를, 적어도 상기 제1 빈 스레숄드 및 상기 제2 빈 스레숄드에 기초하여, 적어도 제1 비트 그룹, 제2 비트 그룹 및 제3 비트 그룹으로 그룹핑하고;
    키 마스크 및 상기 복수 개의 메모리 비트의 그룹핑에 적어도 기초하여 상기 데이터가 기록되는 비트의 세트를 결정하고; 그리고
    상기 프로그램 스레숄드 애버리지 및 상기 프로그램 스레숄드 배리에이션에 기초하여 상기 비트의 세트에 상기 데이터의 부분 프로그램을 수행하도록 구성된 것인, 인코딩 모듈
  9. 제8항에 있어서,
    상기 복수 개의 메모리 비트를 그룹핑하기 위하여, 상기 프로세서 블록은,
    상기 복수 개의 메모리 비트 내의 각 비트에 대한 프로그램 스레숄드를 결정하고;
    상기 제1 빈 스레숄드 보다 작은 프로그램 스레숄드를 갖는 상기 복수 개의 메모리 비트 내의 각 비트를 상기 제1 비트 그룹에 할당하고;
    상기 제1 빈 스레숄드 보다 크고 상기 제2 빈 스레숄드 보다 작은 프로그램 스레숄드를 가지는 상기 복수 개의 메모리 비트 내의 각 비트를 상기 제2 비트 그룹에 할당하고; 그리고
    상기 제2 빈 스레숄드 보다 큰 프로그램 스레숄드를 가지는 상기 복수 개의 메모리 비트 내의 각 비트를 상기 제3 비트 그룹에 할당하도록 구성되는 것인, 인코딩 모듈.
  10. 제8항에 있어서,
    상기 복수 개의 메모리 비트를 그룹핑하기 위하여, 상기 프로세서 블록은 비트 빈 맵(bit bin map)을 생성하도록 구성된 것인, 인코딩 모듈.
  11. 제8항에 있어서,
    상기 제1 빈 스레숄드를 유도하기 위하여, 상기 프로세서 블록은 상기 프로그램 스레숄드 애버리지에서 상기 프로그램 스레숄드 배리에이션을 감산하도록 구성되고,
    상기 제2 빈 스레숄드를 유도하기 위하여, 상기 프로세서 블록은 상기 프로그램 스레숄드 배리에이션을 상기 프로그램 스레숄드 애버리지에 가산하도록 구성된 것인, 인코딩 모듈.
  12. 제8항에 있어서,
    상기 데이터가 기록되는 상기 비트의 세트를 결정하기 위하여, 상기 프로세서 블록은 상기 제2 비트 그룹에서 상기 비트의 세트를 선택하도록 구성된 것인, 인코딩 모듈.
  13. 제8항에 있어서,
    상기 데이터의 부분 프로그램을 수행하기 위하여, 상기 프로세서 블록은,
    상기 제1 빈 스레숄드와 동일한 프로그램 펄스의 수를 사용하여 상기 비트의 세트 내의 비트들에 대하여 상기 데이터에 "1"의 비트 값을 기록하고; 그리고
    제로 프로그램 펄스를 사용하여 상기 비트의 세트 내의 비트들에 대하여 상기 데이터에 "0"의 비트 값을 기록하도록 구성된 것인, 인코딩 모듈.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020150143539A 2014-10-15 2015-10-14 물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지 KR101834969B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/515,425 US9646178B2 (en) 2014-10-15 2014-10-15 Secure data storage based on physically unclonable functions
US14/515,425 2014-10-15

Publications (2)

Publication Number Publication Date
KR20160044425A KR20160044425A (ko) 2016-04-25
KR101834969B1 true KR101834969B1 (ko) 2018-03-06

Family

ID=55749117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150143539A KR101834969B1 (ko) 2014-10-15 2015-10-14 물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지

Country Status (3)

Country Link
US (2) US9646178B2 (ko)
KR (1) KR101834969B1 (ko)
CN (1) CN105528560B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017048257A1 (en) * 2015-09-17 2017-03-23 Hewlett Packard Enterprise Development Lp Obscuration of a cache signal
WO2017087238A1 (en) * 2015-11-16 2017-05-26 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Multi-state unclonable functions and related systems
US10680809B2 (en) 2016-08-04 2020-06-09 Macronix International Co., Ltd. Physical unclonable function for security key
US10855477B2 (en) 2016-08-04 2020-12-01 Macronix International Co., Ltd. Non-volatile memory with physical unclonable function and random number generator
US10911229B2 (en) 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US11258599B2 (en) 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
US10469271B2 (en) 2016-08-04 2019-11-05 Macronix International Co., Ltd. Physical unclonable function for non-volatile memory
US9811689B1 (en) * 2016-12-27 2017-11-07 Macronix International Co., Ltd. Chip ID generation using physical unclonable function
TWI615711B (zh) * 2017-03-28 2018-02-21 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
EP3435586B1 (en) * 2017-07-25 2019-08-07 Intrinsic ID B.V. Method to reduce aging of a cache memory
US10891366B1 (en) * 2017-08-18 2021-01-12 Jonetix Corporation Secure hardware signature and related methods and applications
US10437524B2 (en) * 2017-10-12 2019-10-08 Nxp B.V. PUF based boot-loading for data recovery on secure flash devices
CN107959571B (zh) * 2017-11-04 2021-02-12 上海华虹集成电路有限责任公司 一种用于puf的快速软判决取值生成方法
US11380379B2 (en) 2020-11-02 2022-07-05 Macronix International Co., Ltd. PUF applications in memories
DE102021105402A1 (de) * 2021-03-05 2022-09-08 Infineon Technologies Ag Datenverarbeitungsvorrichtung und verfahren zum übermitteln von daten über einen bus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140126306A1 (en) 2012-11-05 2014-05-08 Infineon Technologies Ag Electronic Device with a Plurality of Memory Cells and with Physically Unclonable Function
US20140269043A1 (en) 2013-03-12 2014-09-18 Daniel J. Chu Phase change memory mask

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090217045A1 (en) * 2005-11-29 2009-08-27 Koninklijke Philps Electronics, N.V. Physical secret sharing and proofs of vicinity using pufs
CN101326757B (zh) * 2005-12-14 2011-08-17 Nxp股份有限公司 用于物理令牌的密钥提取参数的片上估计
WO2008117467A1 (ja) 2007-03-27 2008-10-02 Mitsubishi Electric Corporation 秘密情報記憶装置及び秘密情報の消去方法及び秘密情報の消去プログラム
EP2214117B1 (en) * 2007-09-19 2012-02-01 Verayo, Inc. Authentication with physical unclonable functions
KR101600539B1 (ko) * 2009-04-07 2016-03-08 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
US8694856B2 (en) * 2009-08-14 2014-04-08 Intrinsic Id B.V. Physically unclonable function with tamper prevention and anti-aging system
US8590017B2 (en) 2011-02-28 2013-11-19 International Business Machines Corporation Partial authentication for access to incremental data
WO2013173729A1 (en) * 2012-05-18 2013-11-21 Cornell University Methods and systems for providing hardware security functions using flash memories
US8760923B2 (en) * 2012-08-28 2014-06-24 Freescale Semiconductor, Inc. Non-volatile memory (NVM) that uses soft programming
DE102012217716A1 (de) * 2012-09-28 2014-06-12 Siemens Aktiengesellschaft Selbst-Test einer Physical Unclonable Function
US8861736B2 (en) * 2012-11-19 2014-10-14 International Business Machines Corporation Reliable physical unclonable function for device authentication
KR101489758B1 (ko) * 2013-08-26 2015-02-04 한국전자통신연구원 플래시 메모리의 동작 제어 방법 및 장치
US9343135B2 (en) * 2013-09-09 2016-05-17 Qualcomm Incorporated Physically unclonable function based on programming voltage of magnetoresistive random-access memory
US9838389B2 (en) * 2013-09-27 2017-12-05 Phison Electronics Corp. Integrated circuit, code generating method, and data exchange method
CN103778374B (zh) * 2014-02-19 2017-06-06 邹候文 可信终端、双信道卡、抗克隆芯片、芯片指纹和抗信道攻击的方法
CN103888266B (zh) * 2014-04-15 2017-04-05 东南大学 一种基于rrc的puf可靠性保障系统及方法
US9485094B1 (en) * 2014-04-21 2016-11-01 Maxim Integrated Products, Inc. Systems and methods for stable physically unclonable functions
US9772935B2 (en) * 2014-09-16 2017-09-26 Empire Technology Development Llc Data storage based on rank modulation in single-level flash memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140126306A1 (en) 2012-11-05 2014-05-08 Infineon Technologies Ag Electronic Device with a Plurality of Memory Cells and with Physically Unclonable Function
US20140269043A1 (en) 2013-03-12 2014-09-18 Daniel J. Chu Phase change memory mask

Also Published As

Publication number Publication date
CN105528560A (zh) 2016-04-27
CN105528560B (zh) 2018-09-18
KR20160044425A (ko) 2016-04-25
US20170228185A1 (en) 2017-08-10
US20160110130A1 (en) 2016-04-21
US9646178B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
KR101834969B1 (ko) 물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지
US11062303B2 (en) Cryptographically concealing amounts transacted on a ledger while preserving a network's ability to verify the transaction
US20210109579A1 (en) Methods and apparatus to create a physically unclonable function
US10097348B2 (en) Device bound encrypted data
TWI652930B (zh) 產生識別金鑰之裝置及方法
TWI432964B (zh) 金鑰傳送方法、記憶體控制器與記憶體儲存裝置
KR20160128911A (ko) 유니크 암호 키 및 상응하는 헬퍼 데이터를 생성하는 방법
JP2017010530A (ja) 乱数処理装置、集積回路カード、および乱数処理方法
KR20210131438A (ko) 비밀 키를 이용한 아이덴티티 검증
US20150103598A1 (en) Protection against side-channel attacks on non-volatile memory
US9298565B1 (en) System and method for identification of memory
Wang et al. Hiding information in flash memory
US11783044B2 (en) Endpoint authentication based on boot-time binding of multiple components
CN113632066A (zh) 所执行代码中的错误识别
CN113348456A (zh) 具有密码学组件的存储器装置
US9471413B2 (en) Memory device with secure test mode
US20140258729A1 (en) Stored Authorization Status for Cryptographic Operations
CN113632413A (zh) 使用存储器作为区块链中的块
JP2022526934A (ja) ブロックチェーンを基にしたメモリコマンドの正当性確認
Ahn et al. Security of IoT device: perspective forensic/anti-forensic issues on invalid area of NAND flash memory
CN115017556A (zh) 具有加密功能的存储设备
JP2007087455A (ja) 半導体記憶装置
KR102325988B1 (ko) 물리적 복제 방지 기능을 이용한 사용자 단말의 인증 방법 및 인증 장치
JPWO2013002239A1 (ja) 機器固有情報生成装置と機器固有情報生成方法、端末機器および認証システム
US20230044214A1 (en) Storage device, host device and data transfer method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right