CN115794027A - 信号处理方法、装置、电子设备及存储介质 - Google Patents

信号处理方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN115794027A
CN115794027A CN202310067574.XA CN202310067574A CN115794027A CN 115794027 A CN115794027 A CN 115794027A CN 202310067574 A CN202310067574 A CN 202310067574A CN 115794027 A CN115794027 A CN 115794027A
Authority
CN
China
Prior art keywords
signal
input signal
frequency
processing
filtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310067574.XA
Other languages
English (en)
Other versions
CN115794027B (zh
Inventor
曹宏炳
杨蓝
张翔南
王宇
周兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Aerospace Micro Electronics Technology Co Ltd
Original Assignee
Beijing Aerospace Micro Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Aerospace Micro Electronics Technology Co Ltd filed Critical Beijing Aerospace Micro Electronics Technology Co Ltd
Priority to CN202310067574.XA priority Critical patent/CN115794027B/zh
Publication of CN115794027A publication Critical patent/CN115794027A/zh
Application granted granted Critical
Publication of CN115794027B publication Critical patent/CN115794027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Complex Calculations (AREA)

Abstract

本发明提供的一种信号处理方法、装置、电子设备及存储介质，通过获取输入信号；再对所述输入信号进行混频处理；接着，对混频处理后的所述输入信号进行滤波处理，对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。通过将输入信号与常数相乘的方式实现混频，同时充分利用混频后信号一半为零值、半带滤波器滤系数一半的零值、滤波器系数的对称性以及抽取可丢弃一半滤波器输出数据的特点，可以大大减少所需乘法器数量，降低运算量和实现复杂度。本发明提供的一种信号处理方法、装置、电子设备及存储介质可以应用于数字信号处理技术领域。

Description

信号处理方法、装置、电子设备及存储介质
技术领域
本发明涉及数字信号处理技术领域，尤其涉及一种信号处理方法、装置、电子设备及存储介质。
背景技术
基于软件无线电的通用宽带信号处理大多是通过FPGA实现。目前，FPGA器件的信号处理时钟一般不大于300MHz，对于信号带宽大于FPGA工作频率的应用，FPGA内部的数字信号处理必须通过多相并行处理才能实现用低速率的工作频率处理高速率的采样数据。
现有技术中，数字信号处理都是在基带复数域进行，因此数字信号处理的最前端就是数字下变频器，将中频实信号转换为基带复信号。目前常规的多相并行数字下变频器需要消耗大量的运算资源，占用了大量FPGA内部乘法器资源，增大了FPGA布局布线和时需优化的难度。
发明内容
本发明提供一种信号处理方法、装置、电子设备及存储介质，用以解决现有技术中多相并行数字下变频器需要消耗大量的运算资源的缺陷，降低运算量，提高计算效率。
本发明提供一种信号处理方法，包括：
获取输入信号；
对所述输入信号进行混频处理，其中所述混频处理包括将所述输入信号与常数本振信号相乘；
对混频处理后的所述输入信号进行滤波处理；
对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。
根据本发明提供的一种信号处理方法，所述输入信号为多相并行数字信号，所述多相并行数字信号的并行路数为四的整数倍。
根据本发明提供的一种信号处理方法，所述信号处理方法还包括：
根据所述输入信号的中心频率计算采样频率，所述中心频率和所述采样频率之间的数学关系为：
Figure SMS_1
；
其中，
Figure SMS_2
，
Figure SMS_3
为中心频率，
Figure SMS_4
为采样频率。
根据本发明提供的一种信号处理方法，所述获取输入信号这一步骤之后，还包括：
根据所述并行路数、所述中心频率和所述采样频率，对所述输入信号进行混频处理；
输入信号进行混频处理后得到I路混频信号以及Q路混频信号如下：
Figure SMS_5
；
Figure SMS_6
；
其中，
Figure SMS_7
为I路混频信号，
Figure SMS_8
为Q路混频信号，
Figure SMS_9
为偶数路输入信号，
Figure SMS_10
为奇数路输入信号，m为并行路数序号，M为总并行路数，
Figure SMS_11
=0或1。
根据本发明提供的一种信号处理方法，所述对混频处理后的所述输入信号进行滤波处理，包括：
通过半带滤波器对经混频处理后的所述输入信号进行滤波处理，滤除所述输入信号的高频分量。
根据本发明提供的一种信号处理方法，所述二倍抽取处理包括：
通过二倍抽取器对经半带滤波器处理后的所述输入信号进行二倍抽取，并输出基带信号；
对所述输入信号进行二倍抽取的实现方式如下：
Figure SMS_12
；
Figure SMS_13
；
其中，
Figure SMS_14
，
Figure SMS_15
，
Figure SMS_16
，
Figure SMS_17
，
Figure SMS_18
，
Figure SMS_19
，k为抽取后输出路数的序号，k=0，1，2，…，
Figure SMS_20
/2－1，R为半带滤波器阶数，h(r)为半带滤波器系数，r=0,1,…,R。
根据本发明提供的一种信号处理方法，所述常数本振信号的余弦表达式和正弦表达式如下：
Figure SMS_21
；
Figure SMS_22
；
其中，
Figure SMS_23
为余弦本振信号，
Figure SMS_24
为正弦本振信号，m为并行路数序号，M为总并行路数，M为四的整数倍，n为采样时间序号，
Figure SMS_25
为采样频率，
Figure SMS_26
为中心频率。
本发明还提供一种信号处理装置，包括：
信号获取模块，用于获取输入信号；
混频模块，用于对所述输入信号进行混频处理，其中所述混频处理包括将所述输入信号与常数本振信号相乘；
滤波模块，用于对混频处理后的所述输入信号进行滤波处理；
抽取模块，用于对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述信号处理方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述信号处理方法。
本发明提供的一种信号处理方法、装置、电子设备及存储介质，通过获取输入信号；再对所述输入信号进行混频处理；接着，通过对混频处理后的所述输入信号进行滤波处理以及二倍抽取处理，并输出基带信号。通过混频模块将输入信号与常数相乘的方式实现混频，可以大大减少所需乘法器数量，降低运算量和实现复杂度。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的信号处理方法的流程示意图之一；
图2为本发明提供的信号处理方法的流程示意图之二；
图3为本发明一种实施例提供的I路半带滤波器加二倍抽取原理框图；
图4为本发明一种实施例提供的Q路半带滤波器加二倍抽取原理框图；
图5为本发明提供的简化后的信号处理方法流程示意图；
图6为本发明另一种实施例提供的I路半带滤波器加二倍抽取原理框图；
图7为本发明另一种实施例提供的Q路半带滤波器加二倍抽取原理框图；
图8是本发明提供的信号处理装置的结构示意图；
图9是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决现有技术中多相并行数字下变频器需要消耗大量的运算资源的缺陷，在本发明实施例中提出了一种信号处理方法，以降低运算量，提高计算效率。该信号处理方法，如图1所示，包括但不限于以下步骤：
步骤110，获取输入信号；
作为进一步可选的实施例，所述输入信号为多相并行数字信号，所述多相并行数字信号的并行路数为四的整数倍。
作为进一步可选的实施例，所述信号处理方法还包括：
根据所述输入信号的中心频率计算采样频率，所述中心频率和所述采样频率之间的数学关系为：
Figure SMS_27
；
其中，
Figure SMS_28
，
Figure SMS_29
为中心频率，
Figure SMS_30
为采样频率。
在本实施例中，输入信号的并行路数M为4的整数倍；中心频率
Figure SMS_31
，其中
Figure SMS_32
为采样频率。
本发明针对并行路数M为4的整数倍，中心频率为采样频率的(2w+1)/4,w=0,1的数字下变频，将多相并行输入数字信号通过与±1相乘后，进入多相半带滤波器滤除高频分量后进行二倍抽取，得到基带输出，充分利用混频后信号一半为零值、半带滤波器滤系数一半的零值、滤波器系数的对称性以及抽取可丢弃一半滤波器输出数据的特点，大大减少所需乘法器数量，降低运算量和实现复杂度，提高计算资源效率。
步骤120，对所述输入信号进行混频处理，其中所述混频处理包括将所述输入信号与常数本振信号相乘；
在本实施例中，需要获取待处理的多相并行数字信号，再通过对该多相并行数字信号进行混频处理，其中，混频处理包括：将输入信号与常数本振信号相乘。
作为进一步可选的实施例，所述常数本振信号的余弦表达式和正弦表达式如下：
Figure SMS_33
；
Figure SMS_34
；
其中，
Figure SMS_35
为余弦本振信号，
Figure SMS_36
为正弦本振信号，m为并行路数序号，M为总并行路数，M为四的整数倍，n为采样时间序号，
Figure SMS_37
为采样频率，
Figure SMS_38
为中心频率。
具体地，上述的常数本振信号的余弦表达式和正弦表达式，在将m代入后，本振信号的输出只有0和±1，通过将多相并行输入数字信号与±1相乘进行混频，能够节省乘法器的使用。
作为进一步可选的实施例，根据所述并行路数、所述中心频率和所述采样频率，对所述输入信号进行混频处理；
所述输入信号进行混频处理后得到I路混频信号以及Q路混频信号如下：
Figure SMS_39
（1）
Figure SMS_40
（2）
在本实施例中，在输入多相并行数字信号
Figure SMS_41
进行混频后，可以得到混频信号
Figure SMS_42
、
Figure SMS_43
。
如图2所示，可以将本振信号与输入信号X m (n)相乘，m=0，1，…M－1，其中，m为输入信号的当前并行路数，M为总并行路数，相乘后即可得到混频信号。示例性地，本振信号的具体值与输入信号的当前并行路数相关，第0并行路数的输入信号X 0(n)与(－1)0相乘，得到Y 0 I (n)，随后进行滤波抽取后得到I 0(n)，第2并行路数的输入信号X 2(n)与(－1)1相乘，得到Y 2 I (n)，滤波抽取后得到I 1(n)，第4并行路数的输入信号X 4(n)与(－1)2相乘，得到Y 4 I (n)，滤波抽取后得到I 2(n)。其他并行路数X 2k-2 (n)与(－1) k-1 相乘再滤波抽取，得到Y 2k-2 I (n)和I k-1 (n)，以此类推。
同样的，对于奇数并行路数的输入信号，第1并行路数的输入信号X 1(n)与(－1)1-w 相乘，得到Y 1 Q (n)，随后进行滤波抽取后得到Q 0(n)，第3并行路数的输入信号X 3(n)与(－1)2-w 相乘，得到Y 3 Q (n)，滤波抽取后得到Q 1(n)，第5并行路数的输入信号X 5(n)与(－1)3-w 相乘，得到Y 5 Q (n)，滤波抽取后得到Q 2(n)。其他并行路数X 2K-1 (n)与(－1) k-w 相乘再滤波抽取，得到Y 2K-1 Q (n)和Q K-1 (n)。
输入数据与固定的0或±1相乘实现混频，其中混频后为0的数可以直接丢弃不改变下变频结果。对于与固定位宽的补码数据，负数的表示范围比正数表示范围大1，如8比特补码，正数最大值为127，负数最小值为-128，因此为了避免溢出，当输入数据需要与－1相乘时，若输入为负数满幅值，则输出直接赋值为正数的满幅值；若输入数据为其他值时，输出数据等于输入数据取反加1。该方法虽然会引入最小量化单元的误差，但不会改变数据位宽，也不会影响下变频性能。
步骤130，对混频处理后的所述输入信号进行滤波处理。
步骤140，对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。
在混频处理后，会对输入信号进行滤波处理以及二倍抽取处理，从而输出基带信号。具体地，I/Q两组M路并行多相半带滤波加2倍抽取实现方法如下：
Figure SMS_44
（3）
Figure SMS_45
（4）
其中，
Figure SMS_46
，
Figure SMS_47
，
Figure SMS_48
，
Figure SMS_49
，
Figure SMS_50
，
Figure SMS_51
，k为抽取后输出路数的序号，k=0，1，2，…，M/2－1。R为半带滤波器阶数，R为半带滤波器系数，r=0,1,…,R。
由公式（3）、（4）可以看出，本发明的数字下变频需M(R+6)/8个乘法器、M(R+2)/4* ceil(log2((R+2)/4))个加法器。
图2显示了信号处理方法的流程示意图；图3、图4分别详细展示了图2中半带滤波器加二倍抽取处理流程，其中，输入信号为8路并行，中心频率为采样频率1/4，w=0的数字下变频，半带滤波为R=14阶。
如图3所示，具体地，对于I路信号，在信号
Figure SMS_68
、
Figure SMS_57
、
Figure SMS_62
和
Figure SMS_59
进行一系列运算之后，得到的结果与对应的
Figure SMS_63
（即
Figure SMS_67
、
Figure SMS_69
、
Figure SMS_56
、
Figure SMS_64
）相乘，随后将各个相乘的结果进行累加，得到对应的基带信号
Figure SMS_52
（
Figure SMS_60
）。如图4所示，对于Q路信号，在信号
Figure SMS_53
、
Figure SMS_61
、
Figure SMS_54
和
Figure SMS_65
进行一系列运算之后，得到的结果与对应的
Figure SMS_55
（即h（7））相乘，得到对应的基带信号
Figure SMS_66
（即
Figure SMS_58
）。
将公式（1）、（2）代入公式（3）、（4），可得到高效的数字下变频处理算法：
Figure SMS_70
（5）
Figure SMS_71
（6）
本发明的信号处理方法，具有极低的运算复杂度，适用于将宽带数字中频信号转换到基带信号。
本发明与现有技术相比有益效果在于，在相同并行度和滤波器阶数条件下，本发明所需的乘法器和加法器数量最少，可以大大减少所需计算资源，降低算法实现复杂度。
作为进一步可选的实施例，所述获取输入信号这一步骤之后，还包括：
根据所述并行路数、所述中心频率和所述采样频率，对所述输入信号进行混频处理；
所述输入信号进行混频处理后得到I路混频信号以及Q路混频信号如下：
Figure SMS_72
；
Figure SMS_73
；
其中，
Figure SMS_74
为I路混频信号，
Figure SMS_75
为Q路混频信号，m为并行路数序号，M为总并行路数，
Figure SMS_76
=0或1。
本实施例采用无本振混频方法，具体地，无本振混频原理如下：
输入信号的中心频率为
Figure SMS_77
，其中
Figure SMS_78
为采样频率。而本振信号为固定的0或±1，余弦和正弦表达式为：
Figure SMS_79
（7）
Figure SMS_80
（8）
其中m=0，1，…，M－1，m为并行路数序号，M为总并行路数，n为采样时间序号。
因M为4的整数倍，可简化为：
Figure SMS_81
（9）
Figure SMS_82
（10）
将输入信号和本振信号相乘混频后结果为：
Figure SMS_83
（11）
Figure SMS_84
（12）
其中，结果为0的数可以直接丢弃，最终I路混频输出只有偶数相位的信号
Figure SMS_85
，Q路混频输出只有奇数相位的信号
Figure SMS_86
，即：
Figure SMS_87
（13）
Figure SMS_88
（14）
其中，
Figure SMS_89
。
进一步地，固定位宽的补码数据负数的表示范围比正数表示范围大1，如8比特补码，正数最大值为127，负数最小值为-128，为了避免溢出，当输入数据混频需要与－1相乘时，若输入为负数满幅值，则输出直接赋值为正数的满幅值，例如8位带符号位数据－128乘以－1结果近似为127；若输入数据为其他值时，输出数据等于输入数据取反加1。该方法虽然会引入最小量化单元的误差，但不会改变数据位宽，也不会影响下变频性能。
作为进一步可选的实施例，所述对混频处理后的所述输入信号进行滤波处理，包括：
通过半带滤波器对经混频处理后的所述输入信号进行滤波处理，滤除所述输入信号的高频分量。
可以理解的是，半带滤波器是一种特殊的FIR滤波器，其阶数只能为偶数，长度为奇数(N阶滤波器，N+1个抽头)。滤波器系数除了中间值为0.5外，其余偶数序号的系数都为0，因此也大大节省了滤波时的乘法和加法运算，半带滤波器是一种特殊的低通FIR数字滤波器。这种滤波器由于通带和阻带相对于二分之一Nyquist频率对称，因而有近一半的滤波器系数精确为零。
具体地，半带滤波器阶数R为偶数，系数对称分布且非0值与0值交替，当半带滤波器的阶数R=4r+2，r为自然数时，滤波器第一个和最后一个系数部位0；当R=4r时，第一个系数与最后一个系数为0，即该滤波器的滤波效果与阶数减2的效果一致。例如：一组16阶的半带滤波器系数为0，0.026，0，0.044，0，0.093，0，0.314，0.500，0.314，0，0.093，0，0.044，0.000，0.026，0，把前后两个0去掉，它与14阶半带滤波器系数为0.026，0，0.044，0，0.093，0，0.314，0.500，0.314，0，0.093，0，0.044，0.000，0.026的幅频特性完全一致，因此本发明也只考虑R=4r+2的情况，R=4r半带滤波器没有应用价值。
根据FIR滤波器计算公式，当输入为单路串行输入y(n)，若R阶的滤波器为
Figure SMS_90
，i=0，1，2，…，R，则输出z(n)表示为：
Figure SMS_91
；
对于阶数为4的整数倍的半带滤波器，合并系数相同的乘法，省略系数为0的运算，可得：
Figure SMS_92
（15）
若y(n)的奇数时刻数据为0或偶数时刻数据为0，公式（15）可进一步化简为：
Figure SMS_93
（16）
作为进一步可选的实施例，所述对滤波处理后的输入信号进行二倍抽取处理，得到基带信号，包括：
通过二倍抽取器对经半带滤波器处理后的所述输入信号进行二倍抽取，并输出基带信号；
对所述输入信号进行二倍抽取的实现方式如下：
Figure SMS_94
；
Figure SMS_95
；
其中，
Figure SMS_96
，
Figure SMS_97
，
Figure SMS_98
，
Figure SMS_99
，
Figure SMS_100
，
Figure SMS_101
，k为抽取后输出路数的序号，k=0，1，2，…，
Figure SMS_102
/2－1，R为半带滤波器阶数，h(r)为半带滤波器系数，r=0,1,…,R。
所述二倍抽取器，用于对经半带滤波器处理后的所述输入信号进行二倍抽取，并输出基带信号。将抽样序列的速率降低D倍的过程称为抽取，而二倍抽取器的作用则是将抽样序列的速率降低2倍。在抽取过程中，为了避免产生频谱混叠，需要对原序列进行滤波，在滤波后进行二倍抽取，即可获取需要的基带信号。
具体地，将公式（13）、（14）得到的混频后I、Q数据用于公式（16）的半带滤波，滤波后二倍抽取结果为：
Figure SMS_103
（3）
Figure SMS_104
（4）
其中，
Figure SMS_105
，
Figure SMS_106
，
Figure SMS_107
，
Figure SMS_108
，
Figure SMS_109
，
Figure SMS_110
，k为抽取后输出路数的序号，k=0，1，2，…，M/2－1。R为半带滤波器阶数，h(r)为半带滤波器系数,r=0,1,…,R。
由公式（3）、（4）可以看出，本发明的数字下变频只需M(R+6)/8个乘法器、M(R+2)/ 4*ceil(log2((R+2)/4))个加法器，ceil()表示上取整。
进一步的，将公式（1）、（2）分别带入公式（3）、（4），可得：
Figure SMS_111
（5）
Figure SMS_112
（6）
由此可将图2的信号处理方法的流程示意图，得到进一步简化的信号处理方法流程示意如图5所示，而图6、图7详细展示了图5中半带滤波器加二倍抽取处理流程，其中，信号为8路并行，中心频率为采样频率1/4，w=0的数字下变频，半带滤波为R=14阶。
如图6所示，具体地，对于I路信号，在信号
Figure SMS_119
、
Figure SMS_127
、
Figure SMS_134
和
Figure SMS_114
进行一系列运算之后，得到的结果与对应的
Figure SMS_123
（即
Figure SMS_117
、
Figure SMS_125
、
Figure SMS_130
、
Figure SMS_138
）相乘，随后将各个相乘的结果进行累加，得到对应的基带信号
Figure SMS_118
（
Figure SMS_121
）。示例性地，当
Figure SMS_133
、R=14时，
Figure SMS_141
，因此，
Figure SMS_143
为4个结果的累和，对应
Figure SMS_151
前的加法器有4个输入，当i=0时，
Figure SMS_129
，
Figure SMS_136
,
Figure SMS_142
，
Figure SMS_148
，当i=1时，
Figure SMS_113
，
Figure SMS_126
,
Figure SMS_137
，
Figure SMS_145
，当i=2时，
Figure SMS_131
，
Figure SMS_139
，
Figure SMS_115
，
Figure SMS_122
，当i=3时，
Figure SMS_120
，
Figure SMS_124
,
Figure SMS_132
，
Figure SMS_140
，
Figure SMS_144
，对应
Figure SMS_149
后的乘法器的另一个输入为减法器的输出结果，即
Figure SMS_128
的计算结果，对应
Figure SMS_135
后的乘法器的另一个输入为减法器的输出结果，即
Figure SMS_146
的计算结果，对应
Figure SMS_150
后的乘法器的另一个输入为减法器的输出结果，即
Figure SMS_147
的计算结果，对应
Figure SMS_152
后的乘法器的另一个输入为减法器的输出结果，即
Figure SMS_116
的计算结果。
如图7所示，同样的，对于Q路信号，在信号
Figure SMS_153
、
Figure SMS_154
、
Figure SMS_155
和
Figure SMS_156
进行一系列运算之后，得到的结果与对应的
Figure SMS_157
（即h(7)和－h(7)）相乘，得到对应的基带信号
Figure SMS_158
（即
Figure SMS_159
）。
下面对本发明提供的信号处理装置进行描述，如图8所示，该信号处理装置，包括：
信号获取模块810，用于获取输入信号；
混频模块820，用于对所述输入信号进行混频处理，其中所述混频处理包括将所述输入信号与常数本振信号相乘；
滤波模块830，用于对混频处理后的所述输入信号进行滤波处理；
抽取模块840，用于对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。
本发明提供的一种信号处理装置，通过获取输入信号；再对所述输入信号进行混频处理；接着，通过对混频处理后的所述输入信号进行滤波处理以及二倍抽取处理，并输出基带信号。通过将输入信号与常数相乘的方式实现混频，可以大大减少所需乘法器数量，降低运算量和实现复杂度。
图9示例了一种电子设备的实体结构示意图，如图9所示，该电子设备可以包括：处理器（processor）910、通信接口（Communications Interface）920、存储器（memory）930和通信总线940，其中，处理器910，通信接口920，存储器930通过通信总线940完成相互间的通信。处理器910可以调用存储器930中的逻辑指令，以执行信号处理方法，该方法包括：
获取输入信号；
对所述输入信号进行混频处理，其中所述混频处理包括将所述输入信号与常数本振信号相乘；
对混频处理后的所述输入信号进行滤波处理；
对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。
此外，上述的存储器930中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的信号处理方法，该方法包括：
获取输入信号；
对所述输入信号进行混频处理，其中所述混频处理包括将所述输入信号与常数本振信号相乘；
对混频处理后的所述输入信号进行滤波处理；
对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种信号处理方法，其特征在于，包括：
获取输入信号；
对所述输入信号进行混频处理，其中所述混频处理包括将所述输入信号与常数本振信号相乘；
对混频处理后的所述输入信号进行滤波处理；
对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。
2.根据权利要求1所述的信号处理方法，其特征在于，所述输入信号为多相并行数字信号，所述多相并行数字信号的并行路数为四的整数倍。
3.根据权利要求2所述的信号处理方法，其特征在于，所述信号处理方法还包括：
根据所述输入信号的中心频率计算采样频率，所述中心频率和所述采样频率之间的数学关系为：
Figure QLYQS_1
；
其中，
Figure QLYQS_2
，
Figure QLYQS_3
为中心频率，
Figure QLYQS_4
为采样频率。
4.根据权利要求3所述的信号处理方法，其特征在于，所述对所述输入信号进行混频处理，包括：
根据所述并行路数、所述中心频率和所述采样频率，对所述输入信号进行混频处理；
所述输入信号进行混频处理后得到I路混频信号以及Q路混频信号如下：
Figure QLYQS_5
；
Figure QLYQS_6
；
其中，
Figure QLYQS_7
为I路混频信号，
Figure QLYQS_8
为Q路混频信号，
Figure QLYQS_9
为偶数路输入信号，
Figure QLYQS_10
为奇数路输入信号，m为并行路数序号，M为总并行路数，
Figure QLYQS_11
=0或1。
5.根据权利要求1所述的信号处理方法，其特征在于，所述对混频处理后的所述输入信号进行滤波处理，包括：
通过半带滤波器对经混频处理后的所述输入信号进行滤波处理，滤除所述输入信号的高频分量。
6.根据权利要求1所述的信号处理方法，其特征在于，所述对滤波处理后的输入信号进行二倍抽取处理，得到基带信号，包括：
通过二倍抽取器对经半带滤波器处理后的所述输入信号进行二倍抽取，并输出基带信号；
对所述输入信号进行二倍抽取的实现方式如下：
Figure QLYQS_12
；
Figure QLYQS_13
；
其中，
Figure QLYQS_14
，
Figure QLYQS_15
，
Figure QLYQS_16
，
Figure QLYQS_17
，
Figure QLYQS_18
，
Figure QLYQS_19
，k为抽取后输出路数的序号，k=0，1，2，…，
Figure QLYQS_20
/2－1，R为半带滤波器阶数，h(r)为半带滤波器系数，r=0,1,…,R。
7.根据权利要求1所述的信号处理方法，其特征在于，所述常数本振信号的余弦表达式和正弦表达式如下：
Figure QLYQS_21
；
Figure QLYQS_22
；
其中，
Figure QLYQS_23
为余弦本振信号，
Figure QLYQS_24
为正弦本振信号，m为并行路数序号，M为总并行路数，M为四的整数倍，n为采样时间序号，
Figure QLYQS_25
为采样频率，
Figure QLYQS_26
为中心频率。
8.一种信号处理装置，其特征在于，包括：
信号获取模块，用于获取输入信号；
混频模块，用于对所述输入信号进行混频处理，其中所述混频处理包括将所述输入信号与常数本振信号相乘；
滤波模块，用于对混频处理后的所述输入信号进行滤波处理；
抽取模块，用于对滤波处理后的输入信号进行二倍抽取处理，得到基带信号。
9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至7任一项所述信号处理方法。
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述信号处理方法。
CN202310067574.XA 2023-02-06 2023-02-06 信号处理方法、装置、电子设备及存储介质 Active CN115794027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310067574.XA CN115794027B (zh) 2023-02-06 2023-02-06 信号处理方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310067574.XA CN115794027B (zh) 2023-02-06 2023-02-06 信号处理方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN115794027A true CN115794027A (zh) 2023-03-14
CN115794027B CN115794027B (zh) 2023-05-26

Family

ID=85430013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310067574.XA Active CN115794027B (zh) 2023-02-06 2023-02-06 信号处理方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN115794027B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621279A (zh) * 2009-08-12 2010-01-06 中兴通讯股份有限公司 数字下变频、滤波抽取的方法和装置
US20150200679A1 (en) * 2014-01-15 2015-07-16 Guzik Technical Enterprises Digital Down Converter With Equalization
CN106911604A (zh) * 2017-04-24 2017-06-30 深圳市统先科技股份有限公司 中频调制信号的解调方法及装置
CN108233966A (zh) * 2018-01-03 2018-06-29 北京北方烽火科技有限公司 一种信号处理方法及装置
CN115001494A (zh) * 2022-05-31 2022-09-02 江苏信息职业技术学院 一种交织采样的后台自适应自校准方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621279A (zh) * 2009-08-12 2010-01-06 中兴通讯股份有限公司 数字下变频、滤波抽取的方法和装置
US20150200679A1 (en) * 2014-01-15 2015-07-16 Guzik Technical Enterprises Digital Down Converter With Equalization
CN106911604A (zh) * 2017-04-24 2017-06-30 深圳市统先科技股份有限公司 中频调制信号的解调方法及装置
CN108233966A (zh) * 2018-01-03 2018-06-29 北京北方烽火科技有限公司 一种信号处理方法及装置
CN115001494A (zh) * 2022-05-31 2022-09-02 江苏信息职业技术学院 一种交织采样的后台自适应自校准方法

Also Published As

Publication number Publication date
CN115794027B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
US8514979B2 (en) Integrated demodulator, filter and decimator (DFD) for a radio receiver
US7196648B1 (en) Non-integer decimation using cascaded intergrator-comb filter
CN108763720B (zh) 采样率可任意下调的ddc的实现方法
CN115310389A (zh) 一种免乘架构的数字下变频设计方法
CN114142830A (zh) 全精度低通iir滤波器的fpga实现方法
US7764204B2 (en) Digital-to-analog converting system with sampling rate conversions and sampling rate converting method thereof
WO2006077795A1 (ja) サンプリング周波数変換装置
CN115794027A (zh) 信号处理方法、装置、电子设备及存储介质
CN102891662A (zh) 一种通用的速率下变换、上变换装置及方法
WO2014063539A1 (zh) 一种多载波基带消峰装置及方法
CN108631752B (zh) 成形滤波器及其成形方法
CN111404513A (zh) 一种cic抽取滤波器及其实现方法
EP2761749B1 (en) A novel efficient digital microphone decimation filter architecture
JP2010130185A (ja) サンプリングレート変換回路
JP3294017B2 (ja) 複素ベースバンド信号のデジタル発生方法
CN115296647A (zh) 基于frm技术的wola滤波器组及子带分割设计方法
CN113271066A (zh) 一种基于分组并行的数据流数字下变频方法
CN111865311A (zh) 一种可变模小数变频并行信号处理装置及方法
Pang et al. A highly efficient digital down converter in wide band digital radar receiver
CN112468115B (zh) 节省乘法器数量的5g高速信号并行滤波方法、系统及装置
CN114091379A (zh) 一种高速并行分数倍采样率的变换方法及装置
Latha et al. Design of Digital Filters for Multi-standard Transceivers.
Mankani et al. Power and area optimization of decimation filter for application in Sigma Delta ADC
CN213817718U (zh) 校正宽带系统i/q不平衡的装置和宽带系统
CN111884655B (zh) 一种可变模小数变频的串行信号处理方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant