CN115793335A - 一种驱动电路、驱动方法和显示设备 - Google Patents

Abstract

本发明公开了一种驱动电路，包括级联的多个GOA单元，第n级GOA单元用于对第n级水平扫描线输出栅极驱动信号，所述第n级GOA单元包括T1晶体管、源极U2D、T2晶体管、源极D2U和缓冲输出模块，T1晶体管的源极U2D连接第n‑1级GOA单元的栅极信号端，T2晶体管的源极D2U连接第n+1级GOA单元的栅极信号端，T1晶体管和T2晶体管的漏极连接缓冲输出模块，缓冲输出模块输出第n级GOA单元的栅极信号驱动信号；依次进行正扫和反扫的循环驱动，可以减少IC输出功耗，同时也使得整体的稳定性得到提高，解决了GOA驱动技术中单一的扫描方式引起晶体管应力差异较大，最后导致显示异常的技术问题。

Description

一种驱动电路、驱动方法和显示设备

技术领域

本发明涉及显示驱动技术领域，具体而言，涉及一种驱动电路、驱动方法和显示设备。

背景技术

目前，在高解析度和高帧率的显示设备中，显示面板通常会使用GOA驱动技术，在现有技术中，现有GOA驱动面板技术在显示过程中，常使用正扫模式，则T1晶体管的源极U2D为高电平，栅极Gn-1一帧内有一次高电平，晶体管T1的源极一直承受着高电平的偏置应力，造成T1晶体管特性曲线漂移，从而导致GOA单元的输出稳定性降低，以及栅极电路的可靠性收到影响。同理，T2的源极D2U则一直为低电平也长期受到低电平偏置应力影响造成T2晶体管特性漂移，对GOA电路整体驱动输出的稳定性和可靠性造成一定程度的影响。

申请号为CN201910420435.4提供了显示面板、显示装置和栅驱动电路及其驱动方法，其中，栅驱动电路中每行GOA单元均包括依次连接的启动子单元、输出子单元和输出端，且第1行GOA单元，其启动子单元连接启动信号、第一第二控制信号和恒压电位，输出子单元连接第一电源信号；其他任一行GOA单元，其启动子单元连接启动信号、第一第二控制信号和上一行GOA单元的输出端，输出子单元连接第一电源信号、上一行GOA单元的输出子单元和下一行GOA单元的输出端，偶数行输出子单元连接第二时钟信号，奇数行连接第一时钟信号；通过第一控制信号、第二控制信号和启动信号可实现对栅驱动电路扫描的启动或停止进行控制，使像素阵列处于不同的显示状态。该文件中提到的双信号con1和con2主要功能为在某行进行扫描的时候对con1和con2给予不同的电平，以实现精确控制从某行开始进行往后边扫描，即只使用正扫模式，或者只使用反扫模式；这种单一的扫描方式会引起晶体管应力差异较大，最后导致显示异常。

申请号为CN201611265265.X提供了GOA栅极驱动电路以及液晶显示装置，包括级联设置的多个GOA驱动单元，每一级GOA驱动单元包括上拉控制模块、上拉级传模块、第一下拉模块以及下拉维持模块，其也存在单一的扫描方式引起晶体管应力差异较大的问题。

综上所述，虽然现有技术可以实现正扫或者反扫模式，但是在实际的应用场合中只会使用其中一种扫描方式，即只使用正扫模式，或者只使用反扫模式，长时间运行下会引起晶体管应力差异较大，从而显示异常；因此，目前存在GOA驱动技术中单一的扫描方式引起晶体管应力差异较大，最后导致显示异常的技术难题。

发明内容

本发明的主要目的在于提供一种驱动电路、驱动方法和显示设备，以解决现有技术中的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种驱动电路，包括：级联的多个GOA单元，第n级GOA单元用于对第n级水平扫描线输出栅极驱动信号，所述第n级GOA单元包括T1晶体管、源极U2D、T2晶体管、源极D2U和缓冲输出模块，T1晶体管的源极U2D连接第n-1级GOA单元的栅极信号端，T2晶体管的源极D2U连接第n+1级GOA单元的栅极信号端，T1晶体管和T2晶体管的漏极连接缓冲输出模块，缓冲输出模块输出第n级GOA单元的栅极信号驱动信号，采用正扫和反扫的循环驱动，驱动时序采用让一半的CK信号工作，另外一半低电。

进一步的，所述缓冲输出模块包括T3晶体管、T4晶体管、T5晶体管、T6晶体管、T7晶体管、T8晶体管、T9晶体管和电容C1，T3晶体管的栅极连接电源VDD，T3晶体管的源极连接电源VDD，T3晶体管的漏极连接T4晶体管的栅极，T4晶体管的源极连接电源VDD，T4晶体管漏极连接T7、T8晶体管的栅极。

进一步的，所述T5晶体管的源极连接电源VGL、T5晶体管的栅极连接T1晶体管和T2晶体管的漏极，T5晶体管的漏极连接T4晶体管的栅极。

进一步的，所述T6晶体管的源极连接电源VGL，T6晶体管的栅极连接T1晶体管和T2晶体管的漏极，T6晶体管的漏极连接T7、T8晶体管的栅极。

进一步的，所述T7晶体管的源极连接电源VGL，T7晶体管的漏极连接电容C1。

进一步的，所述T8晶体管的源极连接电源VGL，T8晶体管的漏极连接输出端GOUT。

进一步的，所述T9晶体管的源极连接时钟信号CK，T9晶体管的栅极连接T1晶体管和T2晶体管的漏极，T9晶体管的漏极连接输出端GOUT；所述电容C1的一端连接T1、T2和T7晶体管的漏极，另一端连接输出端GOUT。

第二方面，本发明提供了一种显示设备，包括如第一方面所述的驱动电路，采用所述驱动电路进行驱动。

根据本发明的另一方面提供了一种如第一方面所述的驱动电路的驱动方法，包括：

第一帧为正扫，U2D为高电平，D2U为低电平，CK1和CK1B输出信号对GOA单元进行驱动输出，而CK2和CK2B输出低电平信号；

第二帧为反扫，U2D为低电平，D2U为高电平，CK1和CK1B输出低电平，CK2和CK2B输出高电平信号对GOA单元进行驱动输出；

依次进行正扫和反扫的循环驱动。

应用本发明的技术方案，依次进行正扫和反扫的循环驱动，该驱动时序让一半的CK信号工作(例如CK1和CK1B工作，则CK2和CK2B低电平)，另外一半低电平，可以减少IC输出功耗，同时也使得整体的稳定性得到提高，解决了GOA驱动技术中单一的扫描方式引起晶体管应力差异较大，最后导致显示异常的技术问题。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了根据本发明的驱动电路的结构示意图；

图2示出了根据本发明的驱动电路的驱动时序图；

图3示出了根据本发明的驱动电路的级联关系示意图；

图4示出了图1中的缓冲输出模块的电路图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

属于解释：

GOA(Gate Driver on Array，阵列基板栅极驱动)技术是一种将显示装置的栅极驱动电路集成在阵列基板上形成多个GOA单元的技术，从而省去额外设置栅极驱动电路的材料成本和空间，因此，GOA技术由于其具有降低生产成本和功耗、易于实现显示装置的窄边框化等优点而被广泛使用。

GOA单元驱动电路用于驱动其内部的多个GOA单元，每个GOA单元的输入端均与所有时钟信号端连接，输出端与一条栅线连接，从而实现栅线扫描的功能。比如：GOA单元1至GOA单元(n+1)的输入端均连接有两个时钟信号端CLK和CLKB，GOA单元1的输出端OUT 1连接第一条栅线G1，GOA单元2的输出端OUT 2连接第二条栅线G2。

实施例一

如图1至图4所示，本发明实施例提供了一种驱动电路包括：级联的多个GOA单元，第n级GOA单元用于对第n级水平扫描线输出栅极驱动信号，所述第n级GOA单元包括T1晶体管、源极U2D、T2晶体管、源极D2U和缓冲输出模块，T1晶体管的源极U2D连接第n-1级GOA单元的栅极信号端，T2晶体管的源极D2U连接第n+1级GOA单元的栅极信号端，T1晶体管和T2晶体管的漏极连接缓冲输出模块，缓冲输出模块输出第n级GOA单元的栅极信号驱动信号；

第一帧正扫进行第n级GOA单元、第n+1级GOA单元、第n+4级GOA单元、第n+5级GOA单元、第n+8级GOA单元、第n+9级GOA单元、第n+12级GOA单元、第n+13级GOA单元、第n+16级GOA单元和第n+17级GOA单元开启；

第二帧反扫进行第n+19级GOA单元、第n+18级GOA单元、第n+15级GOA单元、第n+14级GOA单元、第n+11级GOA单元、第n+10级GOA单元、第n+7级GOA单元、第n+6级GOA单元、第n+3级GOA单元、第n+2级GOA单元开启；；

第三帧反扫进行第n+17级GOA单元、第n+16级GOA单元、第n+13级GOA单元、第n+12级GOA单元、第n+9级GOA单元、第n+8级GOA单元、第n+5级GOA单元、第n+4级GOA单元、第n+1级GOA单元、第n级GOA单元开启；

第四帧正扫进行第n级GOA单元、第n+1级GOA单元、第n+4级GOA单元、第n+5级GOA单元、第n+8级GOA单元、第n+9级GOA单元、第n+12级GOA单元、第n+13级GOA单元、第n+16级GOA单元和第n+17级GOA单元开启，依次循环减少T1晶体管和T2晶体管的应力偏置效应。

缓冲输出模块包括T3晶体管、T4晶体管、T5晶体管、T6晶体管、T7晶体管、T8晶体管、T9晶体管和电容C1，T3晶体管的栅极连接电源VDD，T3晶体管的源极连接电源VDD，T3晶体管的漏极连接T4晶体管的栅极，T4晶体管的源极连接电源VDD，T4晶体管漏极连接T7、T8晶体管的栅极；

T5晶体管的源极连接电源VGL、T5晶体管的栅极连接T1晶体管和T2晶体管的漏极，T5晶体管的漏极连接T4晶体管的栅极。

T6晶体管的源极连接电源VGL，T6晶体管的栅极连接T1晶体管和T2晶体管的漏极，T6晶体管的漏极连接T7、T8晶体管的栅极。

T7晶体管的源极连接电源VGL，T7晶体管的漏极连接电容C1。

T8晶体管的源极连接电源VGL，T8晶体管的漏极连接输出端GOUT。

T9晶体管的源极连接时钟信号CK，T9晶体管的栅极连接T1晶体管和T2晶体管的漏极，T9晶体管的漏极连接输出端GOUT。

电容C1的一端连接T1、T2和T7晶体管的漏极，另一端连接输出端GOUT。

如图3所示，提供了G1-G20的电路图，其中包括CK2B、CK2、CK1B、STVD和STVU端口，G1为第1级GOA单元，第1级GOA单元连接STVU端和CK1端，第1级GOA单元还连接第5级GOA单元。STVU端连接G1、G2、G3和G4，STVD端连接G17、G18、G19、G20，CK1连接G1、G5、G9、G13和G17，CK1B端连接G2、G6、G10、G14、G18。CK2端连接G3、G7、G11、G15、G19；CK2B端连接G4、G8、G12、G16、G20。G1连接G5、G2连接G6、G3连接G7、G4连接G8、G5连接G9、G6连接G10、G7连接G11、G8连接G12、G9连接G13、G10连接G14、G11连接G15、G12连接G116、G13连接G17、G14连接G18、G15连接G19、G16连接G20，并可以设置更多GOA单元并依次顺序连接下去。

现有GOA驱动面板技术在显示过程中，常使用正扫模式，则T1晶体管的源极U2D为高电平，栅极Gn-1一帧内有一次高电平，晶体管T1的源极一直承受着高电平的偏置应力，造成T1晶体管特性曲线漂移，从而导致GOA单元的输出稳定性降低，以及栅极电路的可靠性收到影响。同理，T2的源极D2U则一直为低电平也长期受到低电平偏置应力影响造成T2晶体管特性漂移，对GOA电路整体驱动输出的稳定性和可靠性造成一定程度的影响。本实施例中第一帧(即1frame)为正扫，U2D为高电平，D2U为低电平，CK1和CK1B输出信号对GOA单元进行驱动输出，而CK2和CK2B输出低电平信号；第二帧为反扫，U2D为低电平，D2U为高电平，CK1和CK1B输出低电平，CK2和CK2B输出高电平信号对GOA单元进行驱动输出。依次进行正扫和反扫的循环驱动，该驱动时序让一半的CK信号工作(例如CK1和CK1B工作，则CK2和CK2B低电平)，另外一半低电平，可以减少IC输出功耗，同时也使得整体的稳定性得到提高。

实施例二

本实施例提供了一种方法主题，一种如实施例一所述的驱动电路的驱动方法包括：

第一帧为正扫，U2D为高电平，D2U为低电平，CK1和CK1B输出信号对GOA单元进行驱动输出，而CK2和CK2B输出低电平信号；

第二帧为反扫，U2D为低电平，D2U为高电平，CK1和CK1B输出低电平，CK2和CK2B输出高电平信号对GOA单元进行驱动输出；

依次进行正扫和反扫的循环驱动。

从以上描述中，可以看出，本发明上述的实施例实现了如下技术效果：该驱动时序让一半的CK信号工作(例如CK1和CK1B工作，则CK2和CK2B低电平)，另外一半低电平，可以减少IC输出功耗，同时也使得整体的稳定性得到提高。

实施例三

本实施例中提供了一种显示设备，包括如实施例一所述的驱动电路，采用所述驱动电路进行驱动。

作为一种实施方式，所述显示设备为显示面板，显示面板包括显示区A及位于所述显示区A之外的外围区K。按照距离所述显示区A由近及远的顺序，所述外围区B包括静电防护区域K2、GOA电路区域K1及框胶K3，所述静电防护区域K2位于所述GOA电路区域K1与显示区A之间。

具体地，在所述GOA电路区域K1内设有衬底基板、由下至上依次设于所述衬底基板上的第一金属层、栅极绝缘层、半导体层、第二金属层、第一绝缘保护层、色阻层与第二绝缘保护层以及于所述色阻层上方设于所述第二绝缘保护层上的公共电压走线。

GOA电路区域K1内的第一金属层、栅极绝缘层、半导体层与第二金属层构成GOA电路。

在所述GOA电路区域K1内：

所述第一金属层用于构成GOA电路内各薄膜晶体管的栅极，所述半导体层用于构成GOA电路内各薄膜晶体管的有源层，第二金属层用于构成GOA电路内各薄膜晶体管的源极与漏极。

具体的，通过在外围区K的GOA电路区域K1内设置色阻层以及于所述色阻层上方设置公共电压走线，将现有的液晶显示面板外围区内与GOA电路区域并排的公共电压走线移至GOA电路上方，使得公共电压走线不再单独占用边框宽度，从而能够减小液晶显示面板的边框宽度，有助于实现液晶显示面板产品的窄边框化。

现有GOA驱动面板技术在显示过程中，常使用正扫模式，则T1晶体管的源极U2D为高电平，栅极Gn-1一帧内有一次高电平，晶体管T1的源极一直承受着高电平的偏置应力，造成T1晶体管特性曲线漂移，从而导致GOA单元的输出稳定性降低，以及栅极电路的可靠性收到影响。同理，T2的源极D2U则一直为低电平也长期受到低电平偏置应力影响造成T2晶体管特性漂移，对GOA电路整体驱动输出的稳定性和可靠性造成一定程度的影响。本实施例中第一帧(即1frame)为正扫，U2D为高电平，D2U为低电平，CK1和CK1B输出信号对GOA单元进行驱动输出，而CK2和CK2B输出低电平信号；第二帧为反扫，U2D为低电平，D2U为高电平，CK1和CK1B输出低电平，CK2和CK2B输出高电平信号对GOA单元进行驱动输出。依次进行正扫和反扫的循环驱动，该驱动时序让一半的CK信号工作，另外一半低电平，可以减少IC输出功耗，同时也使得整体的稳定性得到提高。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种驱动电路，其特征在于，包括：级联的多个GOA单元，第n级GOA单元用于对第n级水平扫描线输出栅极驱动信号，所述第n级GOA单元包括T1晶体管、源极U2D、T2晶体管、源极D2U和缓冲输出模块，T1晶体管的源极U2D连接第n-1级GOA单元的栅极信号端，T2晶体管的源极D2U连接第n+1级GOA单元的栅极信号端，T1晶体管和T2晶体管的漏极连接缓冲输出模块，缓冲输出模块输出第n级GOA单元的栅极信号驱动信号，采用正扫和反扫的循环驱动，驱动时序采用让一半的CK信号工作，另外一半低电。

2.如权利要求1所述的驱动电路，其特征在于，所述循环驱动中，第一帧正扫进行第n、n+1、n+4、n+5、n+8、n+9、n+12、n+13、n+16和n+17级GOA单元开启，第二帧反扫进行第n+19、n+18、n+15、n+14、n+11、n+10、n+7、n+6、n+3、n+2级GOA单元开启，第三帧反扫进行第n+17、n+16、n+13、n+12、n+9、n+8、n+5、n+4、n+1、n级GOA单元开启，第四帧正扫进行第n、n+1、n+4、n+5、n+8、n+9、n+12、n+13、n+16和n+17级GOA单元开启，依次循环减少T1晶体管和T2晶体管的应力偏置效应。

3.如权利要求1所述的驱动电路，其特征在于，所述缓冲输出模块包括T3晶体管、T4晶体管、T5晶体管、T6晶体管、T7晶体管、T8晶体管、T9晶体管和电容C1，T3晶体管的栅极连接电源VDD，T3晶体管的源极连接电源VDD，T3晶体管的漏极连接T4晶体管的栅极，T4晶体管的源极连接电源VDD，T4晶体管漏极连接T7、T8晶体管的栅极。

4.如权利要求3所述的驱动电路，其特征在于，所述T5晶体管的源极连接电源VGL、T5晶体管的栅极连接T1晶体管和T2晶体管的漏极，T5晶体管的漏极连接T4晶体管的栅极。

5.如权利要求3所述的驱动电路，其特征在于，所述T6晶体管的源极连接电源VGL，T6晶体管的栅极连接T1晶体管和T2晶体管的漏极，T6晶体管的漏极连接T7、T8晶体管的栅极。

6.如权利要求3所述的驱动电路，其特征在于，所述T7晶体管的源极连接电源VGL，T7晶体管的漏极连接电容C1。

7.如权利要求3所述的驱动电路，其特征在于，所述T8晶体管的源极连接电源VGL，T8晶体管的漏极连接输出端GOUT。

8.如权利要求3所述的驱动电路，其特征在于，所述T9晶体管的源极连接时钟信号CK，T9晶体管的栅极连接T1晶体管和T2晶体管的漏极，T9晶体管的漏极连接输出端GOUT；所述电容C1的一端连接T1、T2和T7晶体管的漏极，另一端连接输出端GOUT。

9.一种显示设备，其特征在于，包括如权利要求1-8任一项所述的驱动电路，采用所述驱动电路进行驱动。

10.一种如权利要求1-9任一项所述的驱动电路的驱动方法，其特征在于，包括：

第一帧为正扫，U2D为高电平，D2U为低电平，CK1和CK1B输出信号对GOA单元进行驱动输出，而CK2和CK2B输出低电平信号；

第二帧为反扫，U2D为低电平，D2U为高电平，CK1和CK1B输出低电平，CK2和CK2B输出高电平信号对GOA单元进行驱动输出；依次进行正扫和反扫的循环驱动。

Images