CN115768928A - 使用空间上定制为管芯级图案的离子阻性离子可渗透元件或屏蔽件在衬底上电沉积金属 - Google Patents

使用空间上定制为管芯级图案的离子阻性离子可渗透元件或屏蔽件在衬底上电沉积金属 Download PDF

Info

Publication number
CN115768928A
CN115768928A CN202280005187.7A CN202280005187A CN115768928A CN 115768928 A CN115768928 A CN 115768928A CN 202280005187 A CN202280005187 A CN 202280005187A CN 115768928 A CN115768928 A CN 115768928A
Authority
CN
China
Prior art keywords
electroplating
semiconductor substrate
ionically
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280005187.7A
Other languages
English (en)
Inventor
蔡利平
加布里埃尔·海·格拉哈姆
布莱恩·L·巴卡柳
斯蒂芬·J·巴尼克二世
桑托斯·库马尔
詹姆斯·艾萨克·福特纳
罗伯特·拉什
史蒂文·T·迈耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN115768928A publication Critical patent/CN115768928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种用于在半导体衬底上电镀金属的设备，其中在管芯级对电镀厚度具有高控制，所述设备包括离子阻性离子可渗透元件(例如，具有通道的板)，其中所述元件允许离子电流在电镀期间穿过所述元件流向所述衬底，其中所述元件包括多个区域，每个区域具有变化的局部电阻的图案，并且其中所述变化的局部电阻的图案在至少两个区域中重复。一种电镀方法，所述方法包括：将半导体衬底提供到电镀设备中，其中所述电镀设备包括具有与衬底上的特征图案相关的图案的离子阻性离子可渗透元件或网格状屏蔽件，同时至少在总电镀时间的一部分期间保持衬底上的图案与元件或网格状屏蔽件的图案空间对准。

Description

使用空间上定制为管芯级图案的离子阻性离子可渗透元件或 屏蔽件在衬底上电沉积金属
通过引用并入
PCT申请书作为本申请的一部分与本说明书同时提交。在同时提交的PCT申请书中确定的本申请要求的利益或优先权的每项申请，在此以其全部内容并出于所有目的而通过引用并入。
技术领域
本公开内容一般涉及一种用于在半导体晶片上电镀金属层的方法和装置。更具体地，本文所述的方法和装置有益于控制电镀的均匀性。
背景技术
在半导体设备制造中，经常通过电镀将导电材料(例如铜)沉积到金属种子层上，以填充半导体晶片衬底上的一个或多个凹陷特征。电镀是在镶嵌(damascene)处理期间将金属沉积到晶片的通孔和沟槽中的一种可选方法，也被用于晶片级封装(WLP)应用，以在晶片衬底上形成金属柱和金属线。电镀的另一个应用是硅通孔(TSV)填充，这是3D集成电路和3D封装中使用的相对大的垂直电连接。
在一些电镀衬底中，种子层在电镀前暴露在衬底的整个表面上(通常在镶嵌和TSV处理过程中)，且金属的电沉积发生在衬底的整个范围上。在其他电镀衬底中，种子层的一部分被非导电掩膜材料覆盖，例如被光致抗蚀剂覆盖，而种子层的另一部分则暴露。在这种具有部分掩蔽种子层的衬底上，电镀只发生在种子层的暴露部分，而种子层的覆盖部分则受到保护而不会被电镀。在具有涂敷有图案化掩膜材料(例如光致抗蚀剂)的种子层的衬底上进行电镀被称为贯穿掩膜电镀，其通常用于WLP应用。
此处提供的背景描述是为了普遍介绍本公开的背景。在本背景部分描述的范围内，目前命名的发明人的工作，以及在申请时可能没有资格作为现有技术的描述方面，既不明确也不隐含地承认为针对本公开的现有技术。
发明内容
在一方面，提供了一种电镀设备。在一实施方案中，该设备包括：(a)电镀室，其被配置为包含电解液和阳极，同时将金属电镀到半导体衬底上；(b)衬底保持器，其被配置为保持所述半导体衬底，使得在电镀期间所述衬底的电镀面与所述阳极分离；和(c)离子阻性离子可渗透元件，其包括面向衬底的表面和相反的表面，其中所述元件允许离子电流在电镀期间穿过所述元件流向所述衬底，其中所述元件包括多个区域，每个区域具有变化的局部电阻的图案，并且其中所述变化的局部电阻的图案在至少两个区域中重复(即，所述元件的至少两个区域具有相同的图案)。在一些实施方案中，每个区域具有至少约5mm的长度，并且在元件上有至少5个重复区域。在一些实施方案中，所述离子阻性离子可渗透元件放置在室中，使得所述元件的面向衬底的表面与所述衬底之间的距离为约10mm或更小，例如约5mm或更小。
在另一实施方案中，提供了一种电镀设备，其中该设备包括：电镀室，其被配置为包含电解液和阳极，同时将金属电镀到半导体衬底上；衬底保持器，其被配置为保持所述半导体衬底，使得在电镀期间所述衬底的电镀面与所述阳极分离；和位于离半导体衬底的电镀面约10mm内的屏蔽件，其中所述屏蔽件具有具有多个开口的网格状形状，其中所述开口具有5mm或更长的长度。
在另一方面，提供了一种离子阻性离子可渗透元件，其中所述元件被配置为允许离子电流在电镀期间穿过所述元件流向所述衬底，其中所述元件包括多个区域，每个区域具有变化的局部电阻的图案，并且其中所述变化的局部电阻的图案在至少两个区域中重复。
在另一方面，提供了一种电镀方法。在一实施方案中，所述方法包括：(a)将具有特征图案的半导体衬底提供到电镀设备中，其中所述电镀设备包括离子阻性离子可渗透元件或具有多个开口的网格状屏蔽件，其中所述离子阻性离子可渗透元件或所述网格状屏蔽件位于离半导体衬底的电镀面约10mm以内，并且其中所述离子阻性离子可渗透元件或所述网格状屏蔽件包括与所述半导体衬底的所述特征图案相关的图案；(b)配准所述半导体衬底与所述离子阻性元件或所述网格状屏蔽件的方位，使得所述半导体衬底上的所述特征图案和所述离子阻性元件或所述网格状屏蔽件的匹配图案在空间上对准；以及(c)将金属电镀到所述半导体衬底上，同时至少在总电镀时间的一部分期间保持所述半导体衬底相对于所述离子阻性元件或所述网格状屏蔽件静止或空间对准。
下面将参照相关附图更详细地描述本发明的这些以及其他特征和优点。
附图说明
图1A是具有隔离特征的衬底的示意性横截面图。
图1B是电镀后具有隔离特征的衬底的示意性横截面图。
图2A是使用非定制离子阻性元件时电流分布不均匀的图示。
图2B是根据本文提供的实施方案的当使用定制离子阻性元件时改进的电流分布均匀性的图示。
图2C是根据本文提供的实施方案的具有变化局部电阻的重复区域的定制离子阻性元件的俯视图。
图2D是电镀设备的一部分的示意性横截面图，示出了在三个管芯上的电镀。
图3A是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了具有变化孔隙率区域的离子阻性元件。
图3B是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了具有变化孔隙率区域的离子阻性元件。
图3C是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了具有变化孔隙率区域的离子阻性元件。
图3D是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了具有变化孔隙率区域的离子阻性元件。
图3E是根据本文提供的实施方案的具有螺旋孔的离子阻性元件的示意图。
图3F是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了具有变化孔隙率区域的离子阻性元件堆叠在具有恒定孔隙率的离子阻性元件上。
图3G是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了堆叠在具有恒定孔隙率的离子阻性元件上的定制离子阻性元件。
图3H是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了离子阻性元件上的定制孔阻塞。
图3I是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了离子阻性元件上的定制孔阻塞。
图3J是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了具有变化孔隙率的定制离子阻性元件。
图3K是根据本文提供的实施方案的具有变化厚度的离子阻性元件的一部分的示意性横截面图。
图3L是根据本文提供的实施方案的具有变化厚度的离子阻性元件的一部分的示意性横截面图。
图4是根据本文提供的实施方案的电镀设备的一部分的示意性横截面图，示出了定制屏蔽件。
图5A是具有多个矩形管芯的晶片的示意图，所述多个矩形管芯具有密集和隔离特征的区域。
图5B图示了根据本文提供的实施方案的定制离子阻性元件，其适用于在图5A所示的衬底上电镀金属。
图6A示出了暴露于横向电解液流的衬底的一部分的横截面图。
图6B图示了不均匀的金属电镀，其可以在静止衬底上通过横向电解液流观察到。
图7A提供了衬底和离子阻性元件的示意性横截面图，其中横向电解液流在衬底和元件之间流动。
图7B-7E示意性地图示了根据本文提供的实施方案的改进电镀均匀性的各种方法。
图8A-8B提供了根据本文提供的实施方案的离子阻性元件的横截面图，其中变化局部电阻的区域重复两次。
图9是根据本文提供的实施方案的电镀设备的示意性横截面图。
图10是根据本文提供的实施方案的包括电镀设备的系统的示意性俯视图。
具体实施方式
提供了用于在衬底上电镀金属并高度控制电镀厚度的方法和设备。该方法可用于改进已处理衬底上多个管芯的管芯级电镀均匀性。该方法也可用于改变电镀速率以根据需要实现均匀或不均匀的电镀。该方法对于WLP应用中的贯穿掩模电镀特别有用并且是参照贯穿掩模电镀进行说明的，但不限于这些应用。该方法和设备采用紧靠衬底的定制离子阻性离子可渗透元件或定制屏蔽件以解决各种电镀均匀性挑战，例如管芯内的不均匀性。元件或屏蔽件的局部电阻图案被定制以匹配(即相关于)特定衬底上的特征图案并在空间上与特定衬底上的特征图案对准。
离子阻性离子可渗透元件或屏蔽件被设置在电镀设备中，使得至少在电镀的一部分期间(例如，在总电镀时间的至少10％期间)，元件或屏蔽件的匹配图案在空间上与衬底上的特征图案基本对准。在一些实施方案中，匹配被设计成使得在没有校正的情况下将经历不期望的过度电镀的衬底区域(“热区域”)在空间上与离子阻性离子可渗透元件或屏蔽件的具有比该元件或屏蔽件的其他区域更高的局部电阻的区域对准。在没有校正的情况下将经历不充分电镀的衬底区域(“冷区域”)在空间上与具有较低局部电阻的元件或屏蔽件区域匹配。应当理解，这些方法对于提高电镀均匀性特别有用，但如果需要，也可以用于以定制的轮廓(不一定是均匀的)电镀金属。
所提供的定制离子阻性元件或定制屏蔽件针对特定衬底定制，衬底上的特定图案在空间上与元件或屏蔽件上的相关图案对准。因此，提高具有一种图案的衬底的均匀性的元件和屏蔽件将不会被预期为有益于具有不同图案的衬底。
一般地描述了衬底是半导体晶片的实施方案，但是本发明不限于此。术语“半导体晶片”和“半导体衬底”在本文中可互换使用并且指的是在工件内的任何位置包含诸如硅的半导体材料的工件。通常，半导体衬底中的半导体材料覆盖有一层或多层其他材料(例如，介电层和导电层)。用于电镀的衬底包括至少在衬底表面上的一些位置处暴露的导电种子层。种子层通常为金属层，可以是例如铜层(包括纯铜及其合金)、镍层(包括NiB和NiP层)、钌层等。衬底通常具有在其表面上的多个凹陷特征，这些凹陷特征在电镀过程中被填充。可以使用所提供的方法进行电镀的金属的示例包括但不限于铜、银、锡、铟、铬、锡-铅组合物、锡-银组合物、镍、钴、镍和/或钴彼此的合金以及与钨的合金、锡-铜组合物、锡-银-铜组合物、金、钯和包括这些金属和组合物的各种合金。
术语“大约”在相关于数值使用时是指数值上±10％的变化。
术语“重复图案”包括图案被定性重复的实施方案和图案被定性并定量地重复的实施方案。例如，在定性重复中，两个或更多区域可以具有较小电阻/较大电阻/较小电阻区域的相同定性图案，而不必具有相同的电阻或尺寸。在定性并且定量的重复中，两个区域不仅具有相同的定性区域，而且在局部电阻和尺寸(例如，重复区域的低电阻部分和高电阻部分的大小)上相匹配。在一些实施方案中，重复在尺寸上匹配(在每个重复区域中具有相同的低电阻和高电阻部分面积)，但电阻值不完全相同。
贯穿掩模电镀的均匀性
当进行贯穿掩模电镀时，将具有多个贯穿掩模特征(凹陷特征或金属凸块)的半导体衬底放入包含电解液和阳极的电镀容器中，并且衬底通过电接触到位于非导电掩模(例如，光致抗蚀剂)层之下的导电种子层而被阴极偏置。不同直径的贯穿掩模特征可设置在同一衬底上。此外，一些特征可能会紧密排列在一起(密集区域)，而其他特征可能会更加间隔开(隔离区域)。这些差异可能导致电镀不均匀，隔离特征中的电镀发生率高于密集特征中的电镀发生率，这导致隔离区域特征中的过度电镀。
特征密度具有显着可变性的衬底(例如特征的密集区域和主要是隔离特征的其他区域)以及具有不同宽度范围的特征的衬底特别受益于所提供的方法，因为在这些衬底中由于电镀过程中离子电流分布的可变性，电镀后金属厚度分布可变性加剧。
图1A-1B说明了具有隔离特征的衬底的这个问题，并提供了工艺流程的示例，说明了在贯穿掩模电镀中可能遇到的一种类型的不均匀性。图1A-1B显示了正在处理的半导体衬底的一部分的示意性横截面图。图1A示出了这样的衬底100的一部分的横截面图，其中衬底包括层101(例如，介电层，例如氧化硅)，具有设置在其上的导电种子层103，例如铜层。应当理解，层101可以位于一个或多个其他层(未示出)之上，这些层可以包括粘附或“粘附”层(Ta、TaN、W、WN、Ti、TiN、TiW等)和半导体材料，例如Si、Ge、SiGe等。图案化的非导电掩模层105(例如，光致抗蚀剂)位于种子层103上，并且具有形成在掩模中的多个凹陷特征，使得导电种子层材料暴露在凹陷特征的底部。这些特征被称为贯穿掩模凹陷特征。图1A显示了彼此靠近设置的两个凹陷特征107和108以及与最近的凹陷108距离较远的隔离凹陷特征109。可以通过提供具有暴露层101(例如，介电层)的半导体衬底来获得图1A所示的衬底；通过任何合适的方法在暴露层上沉积导电层(例如，可以通过PVD沉积导电铜种子层)；在种子层上沉积掩模层(例如，旋涂光致抗蚀剂掩模)，并使用例如光刻技术对掩模进行图案化，以限定贯穿掩模凹陷特征107、108和109。凹陷特征的尺寸会取决于应用而不同，通常具有在5-250μm之间的宽度，在1:2-15:1之间的纵横比。
接下来，将金属电镀到凹陷特征中以填充凹陷特征(部分、完全或过填充，其中过填充电镀有时被称为“蘑菇”电镀)。因为导电种子层材料以相对于电解液电阻相对较小的电流电阻连接所有特征(从而在每个和所有凹陷特征的底部适当地实现恒定电势)，并且因为隔离特征更多地暴露于三维电解液环境，隔离特征对电流在电解液中的通过呈现较低的电阻，因此隔离的凹陷特征(例如凹陷109)往往是相对于更密集的凹陷特征107和108的区域更高的离子电流和电镀沉积的位置。图1A中示意性地示出了这种被称为“初级电流分布加载效应”的效应。在电镀过程中，衬底100通过暴露在晶片侧面并电连接到电源的种子层103而被阴极偏置。将衬底放入与阳极110相对的电镀槽中，并将衬底的工作表面浸入包含待镀金属离子的电解液中，以及可选地增加电解液电导率的酸。
电镀溶液通常包含电镀添加剂，这些添加剂可以改变表面反应动力学，并且通常有助于相对于不存在添加剂时的电流分布(相对于初级或电解液电阻驱动电流分布改善)改善电流分布(特征形状和厚度分布)。离子电流场的分布如图1A中的箭头示意性示出。因为掩模层105不导电，所以离子电流分布将主要由衬底表面上导电种子层103的暴露部分的分布控制。
由于离子电流分布不均匀，凹陷特征将以不同方式填充，如图1B所示，该图显示了用金属113填充的特征。在所示示例中，最快的特征填充发生在隔离特征119且最慢的特征填充发生在特征117。
所提供的方法可以减轻贯穿掩模特征的隔离和密集区域之间的电镀不均匀性，但不限于解决这种类型的不均匀性，并且可以用于需要在衬底上特定位置降低过度电镀率的任何应用。
晶片通常包含多个管芯，其中每个管芯具有相同的特征布局(例如，密集区域和隔离区域)。WLP互连，即焊料凸块、通常覆盖有焊料的Cu或Ni柱和再分布线(RDL)通常通过抗蚀剂电镀形成，这种电镀本质上是不均匀的，并且符合管芯设计布局。这与芯片性能和可靠性设计规则导致的整个管芯的可电镀开放区域密度变化有关：一些管芯区域的凸块更紧密地排列在一起(更小的间距)，在某些情况下，一些区域采用更小直径的凸块以进一步增加凸块计数IO。此外，从电镀的角度来看，管芯街道(管芯之间不可电镀的空间距)呈现为较低的区域密度，因此通常观察到管芯边缘区域电镀局部更厚(热区域)。
在某些情况下，最终均匀的凸块高度(BH)可能需要对管芯的不同子区域进行不均匀的电镀速率。示例包括多个开口尺寸的情况，这会在后面的焊料回流处理步骤后导致不同的高度。这与以下事实有关，即回流工艺将传入的电镀焊料(主要是圆柱形几何形状)改变为具有不同最终BH的半球形帽。这种回流后BH修改的幅度是直径的函数，因此是原始开口尺寸的函数。另一个示例是采用专用多功能凸块(即通电IO、热、电源)的管芯设计，其中凸块形成从不同的深度开始，但仍希望具有从静止平面参考的相同最终高度。通常，通电和电源凸块位于钝化层(通常是聚酰亚胺(PI)或聚苯并恶唑(PBO))下方，而热凸块则在钝化层顶部开始。钝化层厚度可以在1到10μm的数量级，其中3到7μm是最典型的。
所提供的方法能够产生管芯级高保真定制源(DHFTS)电流分布，充分靠近衬底，以在整个晶片产生所需的管芯级最终金属化高度均匀性。DHFTS配置文件补充了衬底管芯级的不均匀性，因此被模板化为精细(大部分)重复的图案到DHFTS元件上。在一些实施方案中，DHFTS电镀工艺是这样一种工艺，其中模板化DHFTS元件与至少在电镀的一部分期间保持高保真度匹配的晶片保持同步。例如，在一些实施方案中，晶片和DHFTS元件在电镀期间以匹配对准的方式保持静止。在另一个实施方案中，DHFTS元件和晶片同步旋转，同时保持匹配的配置。
重要的是，需要注意，管芯不同子区域的最佳局部电镀率可能不一定相同。在某些情况下，例如混合CD焊料回流效应和/或多层凸块，管芯的某些区域将受益于更高/更低的电镀率以生产不同的厚度以获得更好的凸块高度均匀性。因此，定制的源电流被设计成在特定位置提供所需的电镀速率，并且不一定在整个管芯中提供相同的电镀速率。
根据所提供的实施方案，提供两种类型的DHFTS元件：离子阻性离子可渗透元件(“元件”)和网格状屏蔽件(“屏蔽件”)。元件和屏蔽件都经过制造，使得它们与特定类型的衬底相匹配，具有特定的管芯分布和特定的管芯内图案。离子阻性离子阻性元件有时也称为高电阻虚拟阳极(HRVA)。
离子阻性离子可渗透元件
离子阻性离子可渗透元件(也称为“元件”)是电镀设备的一个组件，它在离子电流流向阴极偏置晶片衬底的路径上提供额外的阻力，并允许离子在电镀过程中通过该元件并朝向衬底的移动。
在一些实施方案中，元件是多孔板，其中板的主体由电阻材料制成，并且电阻材料中的孔隙(其可以是非连通通道或互连的孔隙网络)允许离子通过板朝向阴极偏置衬底移动。该元件具有在一些实施方案中为平面且平行于衬底的面向衬底的表面，以及不需要为平面的相对表面。该元件紧邻衬底定位，但不接触衬底，使得在元件的面向衬底的表面和衬底的电镀面之间存在充满电解液的间隙。优选地，在电镀期间该元件位于距衬底约25mm以内，更优选地距衬底约5mm以内，例如距衬底约0.5-2mm以内，其中该间隙是指衬底的电镀面和元件的面向衬底的表面之间的距离。在一些实施方案中，约0.5-2mm之间的间隙是特别有利的，因为它提供了更高保真度匹配。
元件的厚度在一些实施方案中是恒定的，而在其他实施方案中可以变化，厚度越小通常导致局部电阻越低。在一些实施方式中，元件的最大厚度范围为约1mm至约100mm，例如约5mm至约20mm。
在一些实施方案中，元件具有可变的局部电阻和/或局部孔隙率。局部电阻和孔隙率是指元件的一部分的电阻和孔隙率，其大到足以包括通道(孔隙)和介电区域。孔隙率包括具有三维孔隙网络的元件的实施方案和具有非连通通道的实施方案。元件的电阻是指元件中充满电解液时观察到的整个元件的离子电阻。局部电阻差(变化)是指包括至少两个相邻通道的元件的一部分中的电阻不同于相同大小的元件的一部分中的电阻。
在一些实施方案中，元件的孔隙是非连通通道(例如，介电板中的不在板内互连的钻孔)。这些通孔不同于三维多孔网络，其中通道在三个维度上延伸并形成互连的孔结构。具有非连通通孔的元件的示例是由离子阻性材料制成的圆盘，例如聚乙烯、聚丙烯、聚偏二氟乙烯(PVDF)、聚四氟乙烯、聚砜、聚氯乙烯(PVC)、聚碳酸酯等，其具有在约1,000-12,000个之间(例如，在约3,000-6,000个之间)的一维通孔。在一些实施方式中，该元件可以进一步提供电解液流塑形功能，并且可以允许大量电解液通过其主体的通道并且在晶片表面提供电解液冲击流。通道的直径不应大于衬底与元件的面向衬底表面之间的距离，并且通常直径不应超过约2mm(指元件的面向衬底表面上的直径)。通常，通道的直径在约0.25-1mm之间的范围内。通道可以与元件的面向衬底的表面成90度角，或成不同的倾斜角。
在其他实施方案中，孔隙是在元件主体内互连的三维网络，并且元件由诸如多孔碳化硅、多孔玻璃等的多孔介电材料制成。
在一个一方面，提供离子阻性离子可渗透元件，其中该元件被配置为允许离子电流在电镀期间通过该元件流向衬底，其中该元件包括多个区域，每个区域具有变化的局部电阻的图案，并且其中变化的局部电阻的图案在至少两个区域中重复。元件上的这些区域中的每一个对应于衬底上的管芯。在一些实施方案中，这些区域中的每一个具有至少约5mm的宽度，例如在约5-50mm之间。例如，如果衬底包含多个管芯，其中每个管芯具有隔离/密集/隔离特征图案，则相应的元件将具有在空间上与管芯匹配的区域，其中每个区域将具有以下局部电阻图案：电阻/较小电阻/电阻。例如，在电阻区域中，每个区域可以包括具有较小直径d的通道，而在电阻较小的区域中具有较大直径D的通道。在这个示例中，每个区域的图案可以是ddd/DD/ddd，并且重复区域以对应于多个管芯。例如，两个区域沿一个向量的重复可以是：ddd/DD/ddd/ddd/DD/ddd。
图2A示出了比较示例，该示例显示使用具有均匀通道分布的非定制元件在具有隔离/密集/隔离图案的管芯上进行电镀的离子电流分布的不均匀性。图2A示出了衬底100的一部分，其包括与密集特征区域205相邻的隔离特征区域201，密集特征区域205与另一个隔离特征区域201相邻。离子阻性离子可渗透元件209位于衬底100下方并且通过电解液填充间隙207与衬底100分开。离子阻性离子可渗透元件209包括多个通道203，其流体连接元件209下方的电解液填充区域211与元件209上方的电解液填充间隙207。可以看出，在这个比较示例中，离子阻性离子可渗透元件209的所有通道203具有相同的直径，并且离子电流通过该元件并以这样的方式分布到管芯，使得管芯的隔离区域经历比密集区域更大的离子电流，如电解液填充间隙207中的离子电流线示意性所示。图2B图示了根据本文提供的实施方案的当使用具有具有变化的局部电阻的区域的元件时电流分布的提高的均匀性。可以看出，在这个实施方案中，管芯上的隔离特征(隔离特征201的区域，而不是每个单独的凹陷)在空间上与元件209上的高局部电阻(在这种情况下，具有较小的直径的通道212的区域—每侧两个通道)匹配。相比之下，管芯的中心密集区域205在空间上与具有比通道212的直径大的通道213的元件区域(电阻较小的区域)匹配。如图所示，元件中的这种互补的局部电阻变化导致靠近衬底的电流分布均匀性的提高，并且将导致更均匀的电镀。
应理解，图2B并未图示整个晶片上的电镀情况，其仅显示管芯级电流分布。由于晶片通常包含多个相同的管芯，因此元件将包含多个局部电阻不同但电阻分布相同的区域。在一些实施方案中，元件包括至少五个具有变化的局部电阻图案的重复区域，或至少十个区域。在一些实施方案中，这些区域位于同一向量上。图2C示出了元件209的示意性俯视图，其包括具有不同局部电阻的相同图案的至少五个区域(区域221、223、225、227和229)。例如，这些图案中的每一个都可以是图2B中所示的ddDDDDDDdd图案。具有重复图案的区域可以如图2C所示彼此相邻或间隔开。图2D图示了电镀设备的一部分，图示了在三个管芯上的电镀。在图2D中，元件209被示为具有均匀的电阻(比较示例)。在这个示例中，说明了电流密度在每个管芯的边缘处会过大。如果使用在空间上补充管芯特征图案的匹配元件(例如，高局部电阻在空间上映射到每个管芯的边缘)，则将观察到更均匀的电流分布。
图3A-3L图示了可以配置离子阻性离子可渗透元件209以补充管芯图案的不同方式。所有图均显示元件209的具有与管芯上图案对准的变化局部电阻图案的一部分的示意性横截面图。在所描述的示例中，管芯上的图案是隔离/密集/隔离特征图案。元件的匹配图案是电阻/低电阻/电阻。应理解，管芯在整个晶片上重复，并且元件上的相应图案也将在很长的范围内重复。图3A-3L示出了衬底保持器301中的衬底部分，其中衬底部分是在两个隔离特征区域201之间具有密集特征区域205的管芯。
图3A示出了一个实施方案，其中通过改变元件的局部孔隙率来改变局部电阻，而元件的厚度没有变化。具体而言，该实施方案利用不同直径的通道305来调节电阻。元件209包括通道305，其在元件面向衬底的表面上具有第一小直径并且在相反侧上具有较大的第二直径。通过改变第一(较小)直径的相对长度来改变电阻。第一直径的通道在其直径增加到第二直径之前越长，电阻越高。在一些实施方案中，优选在面向衬底的一侧具有较小的直径，因为它可以减少电解液从衬底向下通过元件的回流。在其他实施方案中，直径在元件的面向衬底的表面上可以更大。在一些实施方案中，第一直径在约0.1-2mm之间的范围内，并且第二直径比第一直径大约1.2-20倍之间。在具体实施方式中，第二直径约为第一直径的2-5倍。在一些实施方案中，优选逐渐改变第一直径的孔的长度以调节电阻，如图3A所示。在所描绘的实施方案中，元件209进一步包括恒定直径303的通道。
图3B图示了一个实施方案，其中局部孔隙率随着通道直径的变化而变化，其中每个通道具有恒定的长度。与密集特征区域对准的元件部分具有比边缘部分更大直径的通道，其中使用更小直径的通道。在一些实施方案中，元件上的直径范围在最小直径的约1.2-10倍之间。
图3C图示了一个实施方案，其中局部孔隙率随通道位置的变化而变化。与管芯的密集特征区域对准的更密集的通道区域与侧面具有较少通道的区域(与管芯的隔离特征区域对准)相比关联于更小的局部电阻。
图3D图示了一个实施方案，其中局部孔隙率随着通道倾斜角度的变化而变化。相对于元件表面平面的小倾斜角度关联于长通道和大电阻。在所示实施方案中，元件的与管芯上的密集特征区域对准的部分具有相比于与管芯边缘处的隔离特征区域对准的更倾斜的通道与元件表面更接近90度角倾斜的通道。
图3E图示了螺旋孔可用于实现变化的局部孔隙率。显示了具有螺旋孔的离子阻性离子可渗透元件的一部分。例如，可以使用更长的螺旋孔和/或具有更小直径的螺旋孔，其中电阻应该增加(例如，与管芯的隔离特征区域对准)。
图3F图示了一个实施方案，其包括堆叠在具有均匀孔的均匀非定制元件305上的定制离子阻性离子可渗透元件303。定制元件可以是本文所述的具有变化局部电阻的任何元件，其中它与晶片上的图案对准。具体地，在图3F中，定制元件303在与管芯上的密集特征区域匹配的区域中具有较大的通道直径，并且在与管芯边缘上的隔离特征区域匹配的区域中具有较小的通道直径。
图3G图示了一个实施方案，其包括堆叠在具有均匀孔的均匀非定制元件305上的定制离子阻性离子渗透元件303。定制元件303可以是这里描述的具有变化局部电阻的任何元件，其中它与晶片上的图案对准。具体来说，在图3G中，定制元素具有不同倾斜角度的通道，其中更长、更倾斜的通道位于边缘，与管芯边缘上的隔离特征区域对准，而较短、倾斜度较小的通道位于中心，与管芯的密集特征区域对准。
图3H图示了一个实施方案，其包括堆叠在具有均匀孔的均匀非定制元件305上的定制屏蔽件307。定制屏蔽件被配置使其仅在需要减少离子电流的特定区域(例如，在与管芯的隔离特征区域对准的区域)阻塞元件的通道。由于晶片具有许多管芯，用于边缘处具有隔离区域的管芯的屏蔽件将具有网格状结构并且可以基本上与衬底的电镀面共同延伸。
图3I图示了一个实施方案，其包括堆叠在具有均匀孔的均匀非定制元件305下方的定制屏蔽件307。定制屏蔽件307被配置为使得它仅在需要减少离子电流的特定区域(例如，在与管芯的隔离特征区域对准的区域)阻塞元件的通道。由于晶片具有许多管芯，用于边缘处具有隔离区域的管芯的屏蔽件将具有网格状结构并且可以基本上与衬底的电镀面共同延伸。
图3J图示了一个实施方案，其中使用了具有三维通道(其可以是互连的)网络的多孔元件309。在此图示中，局部孔隙率(和局部电阻)发生变化，使得多孔和电阻率较低的部分与管芯的密集特征区域对准，而具有较低孔隙率的电阻率较低的部分与管芯的边缘处隔离区域对准。
图3K图示了其中使用具有直通道的可变厚度元件313的实施方案。在此图示中，局部电阻随元件的厚度而变化，其中元件在边缘处(并且在边缘处具有更长的通道)比在中心处(仅指管芯级部分)更厚。因此，具有短通道的较薄较小电阻的部分与管芯的密集特征部分对准，而较厚、较大电阻的部分与隔离特征区域对准。在所描绘的实施方案中，元件的面向衬底的表面是平面的，而相对的表面不是。在其他实施方案中，元件的面向衬底的表面不是平面的，而相对的表面是平面的。在又一些实施方案中，两个表面都不是平面的。元件的厚度可以在很宽的范围内变化。例如，在一些实施方案中，元件的最厚区域可以比最薄区域厚约1.1-50倍。
图3L图示了另一个实施方案，其中使用具有直通道的可变厚度元件315。在此图示中，与管芯匹配的元件部分包括几个通道，这几个通道突出，因此比其他通道更长，从而导致电阻增加。在所描绘的实施方案中，支撑通道的圆柱形部分从元件的面向衬底的一侧突出，并且可用于在非常接近衬底的情况下对离子电流提供额外的高保真度校正。圆柱体中的突出通道几乎可以突出到衬底表面(例如，使得通道开口和衬底之间有0.5毫米的间隙)。在一些实施方案中，圆柱体中的突出通道突出到距元件的面向衬底的表面约0.5-2mm。在其他实施方案中，突出通道可从元件的相对表面突出。
应当理解，图3A-3L中所示的图案在长范围内重复以匹配具有重复图案的多个管芯。在一些实施方案中，图3A-3L中所示的每个元件区域具有约5-50mm之间的长度，并且其电阻图案在单个离子阻性离子可渗透元件中重复多次(例如，至少5次或至少10次)以匹配多个管芯上的图案。作为示例，图8A和8B示出了具有两个区域的元件的部分的横截面图，该两个区域具有重复两次的变化局部电阻图案。
具有网格状形状的盾牌
在一种实施方式中，管芯级上离子电流分布的校正是通过使用具有多个开口的网格状形状的屏蔽件来实现的，该屏蔽件紧邻衬底定位。具体而言，为了提供高保真度校正，屏蔽件应放置在距衬底电镀表面约10毫米的范围内，例如距电镀表面约5毫米或约2毫米的范围内。屏蔽件由介电材料制成，包括大开口(长度为5毫米或更长)。开口映射到不应屏蔽离子电流的衬底区域(例如，映射到管芯上的密集特征区域)，而屏蔽件的其余部分减少了“热区域”附近的过度离子电流(例如，映射到管芯的隔离特征区域)。因为晶片包含多个具有重复图案的管芯，所以屏蔽件通常具有网格形状。在一些实施方案中，网格的一个单元具有约5-50mm之间的长度,匹配衬底上管芯的大小。
应注意，类似于离子阻性离子可渗透元件，屏蔽件在空间上与半导体衬底对准，使得衬底上的特征图案与屏蔽件上的图案相关。应注意，在一些实施方案中，屏蔽件可参与运动，例如振动、摆动或椭圆运动，例如，以改善靠近衬底的电解液的流体流动。在一些实施方案中，至少在总电镀时间的一部分期间，屏蔽件特征和衬底特征的空间对准保持在约2mm以内，例如约1mm以内。
在图4中示出了在空间上与衬底管芯上的图案对准的屏蔽件407的一部分的横截面图。应注意，在这种情况下，不使用离子阻性离子可渗透元件，并且屏蔽件中的开口在空间上与管芯上的密集特征区域对准，而屏蔽件本身在空间上与管芯的隔离特征区域对准。
在一些实施方案中，网格状屏蔽件包括一个或多个从屏蔽件沿衬底方向延伸的突出物，其可以促进靠近衬底的电解液的流体动力学。
在一些实施方案中，屏蔽件与桨状运动相关联，其在基本平行于衬底表面的方向上横向移动电解液。
晶片级和管芯级布局
虽然前面的实施方案主要是参考管芯级离子电流校正来说明的，但可以理解，晶片具有多个管芯，因此，元件将具有多个具有变化局部电阻图案的重复区域，其中图案匹配于(即相关于)每个管芯上的特征图案。应注意，术语“特征图案”不一定是指单独的凹陷贯穿抗蚀剂特征，而是更广泛地指可以包括特征区域的图案，这些区域对于期望的电镀轮廓的离子电流要求是不同的。例如，该图案可以包括隔离特征区域(在一些实施方案中与元件的较大电阻区域匹配(相关))、密集特征(在一些实施方案中与元件的较小电阻区域匹配(相关))、以及空白掩模覆盖的区域(在一些实施方案中与元件的非通道区域相匹配)。这在图5A中进行了说明，图5A显示了具有多个矩形管芯的晶片，其中每个管芯包括在矩形的外围具有隔离特征的区域、在矩形管芯的上部中心部分具有密集特征的区域、以及在矩形管芯的底部中心部分的不可电镀的光致抗蚀剂区域。图5B图示了定制离子阻性离子可渗透元件，其适于匹配图5A的晶片。与晶片类似，该元件包括多个矩形区域，其大小与管芯相匹配，其中每个区域具有变化的局部电阻率，其中电阻率图案与管芯上的图案相关。具体而言，在图示的实施方案中，每个区域包括在区域边缘具有小直径通道的部分(与管芯的隔离特征区域相匹配)、具有较大直径通道的较小电阻的部分(与管芯的密集特征区域相匹配)和无通道区域(与管芯的不可电镀部分相匹配)。
方法
一方面，提供了一种将金属电沉积到半导体衬底上的方法。该方法开始于将具有特征图案的半导体衬底提供到电镀设备中，其中电镀设备包括离子阻性离子可渗透元件或具有多个开口的网格状屏蔽件，其中离子阻性离子可渗透元件或网格状屏蔽件位于半导体衬底的电镀面的约10mm以内，并且其中离子阻性离子可渗透元件或网格状屏蔽件包括与半导体衬底的特征图案相关的图案。衬底可以包括多个管芯，其中每个管芯具有如上所述的特征图案(例如，隔离特征区域和密集特征区域)。不同特征区域的相关图案已在上文中描述，但通常设计元件或屏蔽件的图案以实现靠近衬底的期望离子电流分布，其根据应用可以是均匀的或不均匀的。配准具有离子阻性元件或网格状屏蔽件的半导体衬底的方位，使得半导体衬底上的特征图案和离子阻性元件或网格状屏蔽件的相关图案在空间上对准。例如，具有增加电阻的元件区域(例如，较小直径的通道)可以直接放置在隔离特征区域的下方，其中可能的偏移优选地不超过2mm。应注意，在一些实施方案中，元件或屏蔽件的振动或轨道运动是可能的，但优选地使得其不使对准偏移超过2mm，例如小于约1mm。在配准和图案的空间对准之后，将金属电镀到半导体衬底上，同时至少在总电镀时间的一部分期间保持半导体衬底相对于离子阻性元件或网格状屏蔽件静止或空间对准(允许最小移动)。在一些实施方案中，半导体衬底和元件或屏蔽件在整个电镀时间期间相对于彼此保持静止或空间对准。在其他实施方案中，它们在一部分时间(例如，至少10％的时间)期间保持静止或空间对准并且在另一时间段内相对于彼此旋转。
应注意，在一些实施方案中，电解液被提供给电镀室，使得它在基本平行于衬底的电镀面的方向上横向流动。在一些实施方案中，电解液基本上在一个方向上流动，在靠近衬底周边的方位角相对的位置处进入和离开电镀室。
这种单向横向流动虽然对电镀特征内的电解液流体动力学很重要，但当衬底保持静止时会导致特征内的不均匀性。电解液的横向流动如图6A所示。在图6B中显示了横向流动和静止衬底可能观察到的不均匀性。虽然可以通过选择合适的电解液化学物质(例如，调整金属离子和整平剂的浓度)来解决一些不均匀性，但如果衬底相对于横向电解液流保持在一个方向上(例如，当衬底静止时)，所产生的电镀金属层可能会在特征内向上或向下倾斜，如图6B所示。这种倾斜可能导致焊料塌陷并且通常是不希望的。
这可以通过多种方法解决，如图7B-7E所示。图7A图示了一种基线方法，其中空间对准的衬底700和元件(或屏蔽件)709在整个电镀时间内保持静止或相对于彼此空间对准。图7B说明了一种方法，该方法可以通过采用至少两个阶段来抵消特征内的不均匀性。在第一阶段中，空间对准的衬底700和元件(或屏蔽件)709在总电镀时间的一部分(例如，总电镀时间的约30-90％之间)保持静止或空间对准。在下一阶段中，衬底与元件(或屏蔽件)之间的距离增加，并且衬底在剩余时间内旋转(以恒定或可变速率)。在一些实施方案中，横向电解液流速在第二阶段期间降低。
在另一个实施方案中，如图7C所示，如果衬底具有类型2对称性，则按如下方式改进均匀性。在第一阶段中，衬底与元件(或屏蔽件)在空间上对准并且金属被电镀，同时衬底和元件(或屏蔽件)在一段时间内静止或在空间上彼此对准。接下来，将衬底或元件(或屏蔽件)旋转180度，这由于衬底对称性而被允许，并且在衬底和元件(或屏蔽件)相对于彼此保持静止的同时电镀更多金属。在一些实施方案中，该方法仅包括两个阶段(50％的时间处于第一方向并且50％的时间处于旋转方向)。在其他实施方案中，旋转和电镀根据需要重复多次以实现改进的均匀性。
当衬底具有四重对称性时，电镀可以通过首先在第一空间对准方向进行电镀，将衬底相对于元件(或屏蔽件)旋转90度，然后在第二空间对准方向进行电镀，将衬底相对于元件(或屏蔽件)旋转90度并在第三空间对准方向进行电镀，将衬底相对于元件(或屏蔽件)旋转90度并在第四空间对准方向进行电镀。如果需要，可以根据需要多次重复90度旋转和电镀，以实现改进的均匀性。
在一些实施方案中，将金属电镀到半导体衬底，包括第一阶段，其中在第一电镀槽中半导体衬底在总电镀时间的一部分期间相对于离子阻性离子渗透元件或网格状屏蔽件保持静止或空间对准；以及第二阶段，其包括将金属电镀到半导体衬底上，使得在第二电镀槽中半导体衬底在总电镀时间的一部分期间相对于第二离子阻性元件或第二网格状屏蔽件保持静止或空间对准，其中在第一槽和第二槽中都保留了半导体衬底特征图案的匹配和配准，但是其中第二槽中的横向流动方向相对于来自第一槽的半导体衬底的特征是不同的。接下来，可以将衬底转移到用于电镀的第三槽，在第三槽中空间对准被保留，但是相对于衬底的横向电解液流的方向是不同的。在一些实施方案中，衬底可以在2-30个槽(例如，4-20个槽)中进行电镀，其中每个槽或一些槽具有不同的流动方向。图7D图示了一个实施方案，其中衬底在两个槽中进行电镀(例如，每个槽中50％的时间)，其中第二槽中的电解液流动方向与第一槽中的电解液流动方向相反(相对于衬底上的特征)。
此外，在一些实施方案中，衬底在以空间对准配置的单个槽中被电镀，其中电解液在槽中的流动方向在电镀过程中经由泵、阀或其他流体装置的使用而改变。
系统
本文所述的电镀方法可在具有配置用于容纳电解液和阳极的容器的设备中实施；以及半导体衬底保持器，被配置为保持半导体衬底，使得半导体衬底的工作表面浸入电解液中并且在电镀期间与阳极分离。该设备包括电源和电连接，其配置为在电镀期间负偏置晶片阴极和正偏置阳极。该设备还包括定制离子阻性离子可渗透元件或定制屏蔽件，如本文所述。在一些实施方案中，该设备还包括一种机构，该机构被配置为在电镀过程中提供电解液的横向(侧向)流动，该电解液在基本平行于衬底的工作表面的方向上接触衬底的工作表面。在一些实施方案中，设备被配置为至少在电镀的一部分期间旋转衬底。在一些实施方案中，设备包括位于阳极和衬底保持器之间的分离器，从而限定阳极室和阴极室，其中分离器被配置用于阻止在阳极处形成的任何颗粒穿过分离器并到达衬底。分离器可渗透电解液的离子物质，并允许阳极室和阴极室之间的离子连通。
图9显示了包括横向流动机构、定制离子阻性离子可渗透元件以及阴极和阳极室的电镀设备的一部分的示例。该设备包括被配置成保持和可选地旋转半导体衬底3的半导体衬底保持器1。围绕衬底的圆周形成多个电触点。触点与电源(未显示)电连接，在电化学电镀过程中，该电源负向(阴极)偏置半导体衬底。阳极5位于衬底3下方并且电连接到电源(未显示)，该电源在电化学金属去除期间正偏置它。可以使用不同类型的阳极，包括被动阳极和主动阳极。在一些实施方案中，阳极是可溶性阳极，其包括被电镀的金属。
圆锥形膜7位于阳极5和阴极衬底3之间，将电镀室9分成阳极室11和阴极室13。膜7安装在框架12上，使得圆锥的顶点比圆锥的底部更靠近阳极。该膜由离子可渗透材料制成，例如离子可渗透聚合物。阳极室包括用于阳极电解液的入口17和出口15。
阴极室13位于膜7上方并容纳阴极偏置衬底3。在所描述的实施方案中，定制离子阻性离子可渗透元件19(“元件”)位于膜7和衬底保持器1之间的阴极室中。离子阻性离子可渗透元件的工作表面优选地基本上与衬底的工作表面共同延伸并且在电镀期间紧靠衬底的工作表面定位。该元件具有面向衬底的表面和相对的表面，并且定位成使得在电化学金属去除期间面向衬底的表面与衬底的工作表面之间的最近距离在一些实施方案中为约10mm或更小。在所示实施方案中，元件的面向衬底的表面是平坦的，但在其他实施方案中，元件可包括在面向衬底的表面或元件的相对表面上的一个或多个突出物。定制元件由具有孔隙的介电材料制成，并且之前已经描述过。该元件在系统中的离子电流路径上引入了相当大的电阻，并且除了如本文所述在管芯级提供定制离子电流环境的功能，其还可用于减少电沉积过程中由于终端效应而可能出现的径向不均匀性。如果与衬底的电接触是在衬底外围进行的(通常是这种情况)，则终端效应本身会表现为衬底边缘附近金属电镀的增加。离子阻性离子可渗透元件可用作高离子电阻板，用于使场分布更均匀并减少所述终端效应，从而提高金属去除的径向均匀性。在一些实施方案中，该元件还在形成衬底附近的电解液流动中发挥作用。它可以用作流动阻力元件，限定高电解液流动区域并将流动限制在横流区域中。例如，它可以用于在元件的面向衬底的表面和横向注入电解液的衬底的工作表面之间提供窄间隙(例如，10mm或更小)。这种布置有利于电解液在衬底表面附近的横向(侧向)流动。可以使用至少部分地由元件19中的空腔限定的横流注入歧管21将电解液(阴极电解液)注入到间隙中。横流注入歧管是弧形的并且定位在衬底的周边附近。横流限制环23位于至少部分地在元件19和衬底保持器之间的衬底周边附近。横流限制环23至少部分地限定了元件和衬底之间的间隙的一侧。阴极室具有通向间隙25的入口，适于通过例如横流注入歧管接收来自阴极电解液源的阴极电解液；以及通向间隙27的出口，适于从间隙移除阴极电解液。入口25和出口27定位在衬底工作表面的方位角相对周边位置附近(并且还定位在衬底保持器的方位角相对周边位置附近和元件的方位角相对周边位置附近)。入口25和出口27适于在间隙中产生电解液的横流，并且在电化学金属去除期间在衬底的工作表面附近产生或维持电解液的横流。在一些实施方案中，离子阻性离子可渗透元件具有双重目的，即形成靠近衬底的离子电流分布，以及限制电解液流动以为衬底附近的电解液横向流动提供限定空间。
该设备可以可选地包括参考电极29，其被配置为测量靠近衬底的电势。电源、参考电极和设备的其他元件与控制器31电通信，控制器31具有处理器和存储器，并具有用于控制设备操作的程序指令。例如，电连接30可以将参考电极29与控制器31连接。控制器可以包括用于执行本文描述的任何方法的程序指令。
可以使用多种方法在元件和衬底之间的间隙中产生阴极电解液的横流。在一些实施方案中，提供被配置成将间隙中的流动限制为横向流动的流动限制元件。在一些实施方案中，该设备被配置为提供横跨衬底中心的速度至少为约3cm/s的横向流动。在一些实施方案中，优选地提供横向流速至少为10cm/s的剧烈横向流动，例如以大约10-90cm/s或大约20-80cm/s的速度穿过衬底的中心点。这种相对高的横向流速可以通过例如使用横向注入电解液到靠近衬底的间隙中或通过使用往复式桨运动来实现。
在不同的实施方式中，可以使用以下机制中的一种或多种来产生横向流动：(1)横向电解液流注入器；(2)分流器，其被配置为将电解液流转向横向流动；(3)离子阻性离子可渗透元件，其在旋转衬底中心或附近的孔的数量、方向和分布的均匀性方面存在差异，例如其中至少一些靠近旋转工件的中心的孔具有偏离垂直的角度(更一般地，不垂直于旋转衬底的电镀面的角度)的元件，(4)用于在工件表面和离子阻性离子可渗透元件之间产生相对运动的横向分量的机制(例如，相对线性或轨道运动)，(5)在电镀槽中提供的一个或多个往复或旋转桨或具有多个桨或风扇叶片的板，其在该板移动时(例如，桨轮或叶轮)迫使流体至少部分地横向于晶片，和(6)连接到或靠近流动形成板并偏离工件的旋转轴的旋转组件。在一些实施方案中，设备包括作为模块/处理站的一部分的晶片保持器，其中晶片保持器停留在模块和/或处理站中，但可以可选地在处理站或模块内旋转和上下移动，例如，晶片保持器可以采用蛤壳式设计。在另一个实施方案中，晶片保持器可以从处理站移除并且与其保持的晶片一起行进通过工具，形成密封并且在除金属去除处理站之外的其他地方从载体释放晶片。
为电沉积配置的集成设备在图10中示出。在该实施方案中，设备700具有以成对或多个“二重奏”方式配置的一组电镀槽707，每个电镀槽707包含含电解液的浴。除了电镀本身之外，设备700可以执行各种其他电镀或电平面化相关工艺和子步骤，例如旋转漂洗、旋转干燥、金属和硅湿法蚀刻、无电沉积、预湿和预化学处理、还原、退火、光致抗蚀剂剥离和表面预活化。设备700在图10中示意性地自上而下地显示，并且图中仅显示了单个层或“地板”，但是本领域的普通技术人员很容易理解这样的设备，例如Lam Research SabreTM 3D工具，可以有两层或更多层相互“堆叠”，每一层都可能具有相同或不同类型的处理站。在一些实施方案中，用于不同金属的电镀站布置在工具的不同层上。在其他实施方案中，单个层可以包括用于电镀多种金属的站。
再次参考图10，待电镀的衬底706通常通过前端装载FOUP(前端装载统一吊舱)701被馈送到设备700，并且在该示例中，经由前端机器人702被从FOUP带到设备700的主衬底处理区域，前端机器人702可以在多个维度上缩回和移动由主轴703驱动的衬底706，从一个站到另一个可访问站——在该示例中示出了两个前端可访问站704和两个前端可访问站708。前端可访问站704和708可包括例如预处理站和旋转漂洗干燥(SRD)站。前端机器人702从一侧到另一侧的横向移动是利用机器人轨道702a完成的。每个衬底706可由杯/锥组件(未显示)保持，该组件由连接到马达(未显示)的主轴驱动，并且马达可附接至安装支架709。该示例中还显示了电镀槽707的四个“二重奏”，总共八个槽707。电镀槽707可用于如本文所述的电镀。系统控制器(未显示)可耦合到电沉积设备700以控制电沉积设备700的一些或所有特性。系统控制器可被编程或以其他方式配置以根据本文早先描述的过程执行指令。
系统控制器通常包括一个或多个存储设备以及一个或多个配置为执行指令使得该设备将执行根据本发明的方法。包含用于控制根据本发明的过程操作的指令的机器可读介质可以耦合到系统控制器。
在一些实现方式中，控制器是系统的一部分，该系统可以是上述示例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统类型，控制器可以被编程以控制本文公开的任何过程，包括电解液的输送、温度设置(例如加热和/或冷却)、输送到阴极的电压、晶片转移进出工具和其他转移工具和/或与具体系统连接或接口的装载锁。
从广义上讲，控制器可以定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用端点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或执行程序指令(例如，软件)的一个或多个微处理器或微控制器。程序指令可以是以各种单独设置(或程序文件)的形式发送到控制器的指令，单独设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片或对于系统执行特定工艺的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的配方的一部分，以在一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或晶片的管芯的制造期间完成一个或多个处理步骤。
在一些实现方式中，控制器可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，控制器可以在“云”中或是晶片厂(fab)主机系统的全部或一部分，其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、检查多个制造操作的趋势或性能标准，改变当前处理的参数、设置处理步骤以跟随当前的处理、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面，然后将该参数和/或设置从远程计算机发送到系统。在一些示例中，控制器接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的工艺的类型和工具的类型，控制器被配置为与该工具接口或控制该工具。因此，如上所述，控制器可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个分立的控制器而呈分布式。用于这种目的的分布式控制器的示例是在与远程(例如在平台级或作为远程计算机的一部分)的一个或多个集成电路通信的室上的一个或多个集成电路，其组合以控制在室上的工艺。
示例系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转漂洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及可以与半导体晶片的制造和/或制备相关联或用于半导体晶片的制造和/或制备的任何其它半导体处理系统。
如上所述，根据将由工具执行的一个或多个工艺步骤，控制器可以与一个或多个其他工具电路或模块、其它工具部件、群集工具、其他工具接口、相邻工具、邻近工具、位于整个工厂中的工具、主计算机、另一控制器、或在将晶片容器往返半导体制造工厂中的工具位置和/或装载口运输的材料运输中使用的工具通信。
图案化方法/装置
上文描述的设备/工艺可以与光刻图案化工具或工艺结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电槽板等。通常，虽然不是必要地，这些工具/工艺将在共同的制造设施中一起使用或进行。膜的光刻图案化通常包括以下步骤中的一些或所有，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即衬底，上涂覆光致抗蚀剂；(2)使用热板或加热炉或紫外线固化工具固化光致抗蚀剂；(3)使用例如晶片步进机之类的工具使光致抗蚀剂暴露于可见光或UV或极UV(eUV)或X射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式清洗台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转移到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。

Claims (38)

1.一种电镀设备，其包括：
(a)电镀室，其被配置为包含电解液和阳极，同时将金属电镀到半导体衬底上；
(b)衬底保持器，其被配置为保持所述半导体衬底，使得在电镀期间所述衬底的电镀面与所述阳极分离；和
(c)离子阻性离子可渗透元件，其包括面向衬底的表面和相反的表面，其中所述元件允许离子电流在电镀期间穿过所述元件流向所述衬底，其中所述元件包括多个区域，每个区域具有变化的局部电阻的图案，并且其中所述变化的局部电阻的图案在至少两个区域中重复。
2.根据权利要求1所述的电镀设备，其中所述至少两个区域中的每一个具有至少约5mm的长度。
3.根据权利要求1所述的电镀设备，其中，所述至少两个区域中的每一个的长度介于约5-50mm之间。
4.根据权利要求1所述的电镀设备，其中所述离子阻性离子可渗透元件包括至少五个具有重复的变化的局部电阻的图案的区域。
5.根据权利要求1所述的电镀设备，其中，每个区域具有变化的局部孔隙率的图案。
6.根据权利要求5所述的电镀设备，其中所述离子阻性离子可渗透元件包括非连通的贯穿通道，并且其中所述变化的局部孔隙率的图案包括具有不同直径的通道图案。
7.根据权利要求6所述的电镀设备，其中所述通道中的至少一些具有变化的直径，使得至少一些通道在离子阻性离子可渗透元件的第一表面上具有比在与所述第一表面相对的表面上更小的直径。
8.根据权利要求5所述的电镀设备，其中所述离子阻性离子可渗透元件包括非连通的贯穿通道，并且其中所述变化的局部孔隙率的图案包括具有不同长度的成角度通道的图案。
9.根据权利要求5所述的电镀设备，其中所述离子阻性离子可渗透元件包括非连通的贯穿通道，并且其中所述变化的局部孔隙率的图案包括具有不同长度的螺旋通道图案。
10.根据权利要求1所述的电镀设备，其中所述离子阻性离子可渗透元件包括非连通的贯穿通道，并且其中所述变化的局部电阻的图案包括具有不同长度的通道图案。
11.根据权利要求1所述的电镀设备，其中所述离子阻性离子可渗透元件是具有多个贯穿通道的板，其中所述离子阻性离子可渗透元件的面向衬底的表面处的通道直径小于约2mm。
12.根据权利要求1所述的电镀设备，其中，所述离子阻性离子可渗透元件被定位成使得从所述离子阻性离子可渗透元件的面向衬底的表面到所述半导体衬底的电镀面的距离为10mm或更小。
13.一种电镀设备，其包括：
(a)电镀室，其被配置为包含电解液和阳极，同时将金属电镀到半导体衬底上；
(b)衬底保持器，其被配置为保持所述半导体衬底，使得在电镀期间所述衬底的电镀面与所述阳极分离；和
(c)位于离半导体衬底的电镀面约10mm内的屏蔽件，其中所述屏蔽件具有具有多个开口的网格状形状，其中所述开口具有5mm或更长的长度。
14.根据权利要求13所述的设备，其中，所述屏蔽件被配置成在电镀期间移动，以便搅动所述半导体衬底的所述电镀表面附近的电解液。
15.根据权利要求14所述的设备，其中所述屏蔽件包括一个或多个突出物和/或具有可变厚度，其被配置为在屏蔽件移动期间促进所述电解液的搅动。
16.根据权利要求1或13所述的电镀设备，其中，所述设备还被配置为在平行于所述半导体衬底的所述电镀面的方向上产生电解液的横向流动。
17.根据权利要求1或13所述的电镀设备，其还包括与根据权利要求1所述的离子阻性可渗透元件或与根据权利要求13所述的屏蔽件堆叠的均匀离子阻性离子可渗透元件。
18.一种离子阻性离子可渗透元件，其中所述元件被配置为允许离子电流在电镀期间穿过所述元件流向所述衬底，其中所述元件包括多个区域，每个区域具有变化的局部电阻的图案，并且其中所述变化的局部电阻的图案在至少两个区域中重复。
19.根据权利要求18所述的离子阻性离子可渗透元件，其中所述至少两个区域中的每一者具有至少约5mm的长度。
20.根据权利要求18所述的离子阻性离子可渗透元件，其中所述至少两个区域中的每一个具有约5-50mm之间的长度。
21.根据权利要求18所述的离子阻性离子可渗透元件，其中，每个区域具有变化的局部孔隙率的图案。
22.根据权利要求21所述的离子阻性离子可渗透元件，其中所述离子阻性离子可渗透元件包括非连通的贯穿通道，并且其中所述变化的局部孔隙率的图案包括具有不同直径的通道图案。
23.根据权利要求22所述的离子阻性离子可渗透元件，其中所述离子阻性离子可渗透元件包括通道，所述通道在所述离子阻性元件的一侧具有比相对侧更小的直径。
24.根据权利要求21所述的离子阻离子可渗透元件，其中所述离子阻性离子可渗透元件包括非连通的贯穿通道，并且其中所述变化的局部孔隙率的图案包括具有不同长度的成角度通道的图案。
25.一种将金属电沉积到半导体衬底上的方法，所述方法包括：
(a)将具有特征图案的半导体衬底提供到电镀设备中，其中所述电镀设备包括离子阻性离子可渗透元件或具有多个开口的网格状屏蔽件，其中所述离子阻性离子可渗透元件或所述网格状屏蔽件位于离半导体衬底的电镀面约10mm以内，并且其中所述离子阻性离子可渗透元件或所述网格状屏蔽件包括与所述半导体衬底的所述特征图案相关的图案；
(b)配准所述半导体衬底与所述离子阻性元件或所述网格状屏蔽件的方位，使得所述半导体衬底上的所述特征图案和所述离子阻性元件或所述网格状屏蔽件的匹配图案在空间上对准；以及
(c)将金属电镀到所述半导体衬底上，同时至少在总电镀时间的一部分期间保持所述半导体衬底相对于所述离子阻性元件或所述网格状屏蔽件静止或空间对准。
26.根据权利要求25所述的方法，其中所述半导体衬底上的所述特征是贯穿掩模特征，并且其中所述贯穿掩模特征的隔离区域与所述离子阻性离子可渗透元件的电阻较大的部分相匹配或相比于较密集的贯穿掩模特征的区域被所述网格状屏蔽件较多屏蔽。
27.根据权利要求25所述的方法，其中所述半导体衬底在所述总电镀时间的至少10％内相对于所述离子阻性元件或所述网格状屏蔽件保持静止或空间上对准。
28.根据权利要求25所述的方法，其中所述方法包括在电镀期间提供平行于所述半导体衬底的电解液横向流动。
29.根据权利要求28所述的方法，其中(c)包括将金属电镀到所述半导体衬底上，其中所述半导体衬底在整个电镀时间期间相对于所述离子阻性元件或所述网格状屏蔽件保持静止或空间上对准。
30.根据权利要求28所述的方法，其中(c)包括将金属电镀到所述半导体衬底上，使得所述半导体衬底在总电镀时间的大约30-90％的时间期间相对于所述离子阻性元件或所述网格状屏蔽件保持静止或空间上对准，并且使得所述半导体衬底在所述总电镀时间的大约剩余的时间期间相对于所述离子阻性元件或所述网格状屏蔽件旋转。
31.根据权利要求28所述的方法，其中(c)包括将金属电镀到所述半导体衬底上，使得所述半导体衬底在所述总电镀时间的大约30-90％的时间期间相对于所述离子阻性元件或所述网格状屏蔽件保持空间上对准，以及使得所述半导体衬底相对于所述离子阻性元件或所述网格状屏蔽件旋转所述总电镀时间的剩余时间，其中离子阻性离子可渗透元件或所述网格状屏蔽件相对于所述半导体衬底以旋转运动和平移运动中的至少一种移动。
32.根据权利要求28所述的方法，其中所述半导体衬底具有对称的特征图案并且其中(c)包括：(i)将金属电镀到所述半导体衬底上，使得所述半导体衬底在总电镀时间的一部分期间相对于所述离子阻性元件或所述网格状屏蔽件保持静止或空间对准；(ii)将所述衬底相对于所述离子阻性元件或所述网格状屏蔽件旋转180度；(iii)沿着新方向继续电镀。
33.根据权利要求32所述的方法，其还包括重复(i)-(iii)至少一次。
34.根据权利要求28所述的方法，其中所述半导体衬底具有对称的特征图案并且其中(c)包括：(i)将金属电镀到所述半导体衬底上，使得所述半导体衬底在总电镀时间的一部分期间相对于所述离子阻性元件或所述网格状屏蔽件保持静止或空间对准；(ii)将所述衬底相对于所述离子阻性元件或所述网格状屏蔽件旋转90度；(iii)沿着新方向继续电镀。
35.根据权利要求28所述的方法，其中(c)包括将金属电镀到所述半导体衬底上，使得所述半导体衬底在所述总电镀时间的一部分期间在第一电镀槽中相对于所述离子阻性元件或所述网格状屏蔽件保持静止或空间上对准；以及将金属电镀到所述半导体衬底上，使得所述半导体衬底在所述总电镀时间的一部分期间在第二电镀槽中相对于第二离子阻性元件或第二网格状屏蔽件保持静止或空间上对准，其中在所述第一槽和所述第二槽两者中都保持所述半导体衬底特征图案的匹配和配准，但是其中所述第二槽中的横向流动方向相对于来自所述第一槽的所述半导体衬底的特征相反。
36.根据权利要求28所述的方法，其中(c)包括将金属电镀到所述半导体衬底上，使得所述半导体衬底在所述总电镀时间的一部分期间在第一电镀槽中相对于所述离子阻性元件或所述网格状屏蔽件保持静止或空间上对准；以及将金属电镀到所述半导体衬底上，使得所述半导体衬底在所述总电镀时间的一部分期间在第二电镀槽中相对于第二离子阻性元件或第二网格状屏蔽件保持静止或空间上对准，其中在所述第一槽和所述第二槽两者中都保持所述半导体衬底特征图案的匹配和配准，但是其中所述第二槽中的横向流动方向相对于来自所述第一槽的所述半导体衬底的特征是不同的；并且继续将所述半导体衬底连续传送到多个电镀槽中，并且在多个电镀槽中进行电镀，其中，相对于所述半导体衬底的所述特征，所述槽中的横向流动方向是不同的。
37.根据权利要求28所述的方法，其中(c)包括在电镀期间改变电解液横向流动的方向。
38.根据权利要求25所述的方法，还包括：
在所述半导体衬底上涂敷光致抗蚀剂；
将所述光致抗蚀剂暴露于光；
图案化所述光致抗蚀剂并将所述图案转移至所述半导体衬底；以及
选择性地从所述半导体衬底上移除所述光致抗蚀剂。
CN202280005187.7A 2021-03-19 2022-03-15 使用空间上定制为管芯级图案的离子阻性离子可渗透元件或屏蔽件在衬底上电沉积金属 Pending CN115768928A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163200654P 2021-03-19 2021-03-19
US63/200,654 2021-03-19
PCT/US2022/020436 WO2022197738A1 (en) 2021-03-19 2022-03-15 Electrodeposition of metals using an ionically resistive ionically permeable element or a shield spatially tailored to die-level patterns on a substrate

Publications (1)

Publication Number Publication Date
CN115768928A true CN115768928A (zh) 2023-03-07

Family

ID=83320960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280005187.7A Pending CN115768928A (zh) 2021-03-19 2022-03-15 使用空间上定制为管芯级图案的离子阻性离子可渗透元件或屏蔽件在衬底上电沉积金属

Country Status (5)

Country Link
US (1) US20240141541A1 (zh)
KR (1) KR20230157852A (zh)
CN (1) CN115768928A (zh)
TW (1) TW202302922A (zh)
WO (1) WO2022197738A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6254742B1 (en) * 1999-07-12 2001-07-03 Semitool, Inc. Diffuser with spiral opening pattern for an electroplating reactor vessel
TWI550139B (zh) * 2011-04-04 2016-09-21 諾菲勒斯系統公司 用於裁整均勻輪廓之電鍍裝置
US10014170B2 (en) * 2015-05-14 2018-07-03 Lam Research Corporation Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity
US9988733B2 (en) * 2015-06-09 2018-06-05 Lam Research Corporation Apparatus and method for modulating azimuthal uniformity in electroplating
KR20210091823A (ko) * 2018-12-10 2021-07-22 램 리써치 코포레이션 저온 구리-구리 직접 본딩

Also Published As

Publication number Publication date
US20240141541A1 (en) 2024-05-02
WO2022197738A1 (en) 2022-09-22
KR20230157852A (ko) 2023-11-17
TW202302922A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
KR102533812B1 (ko) 균일한 전기도금을 위한 전해액 플로우 역학의 제어
CN111032927B (zh) 用于在电镀期间流动隔离和聚焦的方法和装置
CN110306224B (zh) 利用离子阻性离子可穿透元件电镀金属的装置和方法
CN108265319B (zh) 用于定制的均匀性分布的电镀设备
KR102641119B1 (ko) 전기도금 시 방위각 균일도를 조정하기 위한 장치 및 방법
CN111094636B (zh) 用于在电镀期间控制横流和冲击电解液的输送的方法和装置
KR102214898B1 (ko) 전기도금 동안 효율적인 대량 전달을 위한 전해질 유체역학의 향상
KR20170132672A (ko) 전기도금 동안 교차 플로우 매니폴드의 동적 변조
US9670588B2 (en) Anisotropic high resistance ionic current source (AHRICS)
KR102563118B1 (ko) 혼합된 피처 전기도금을 위한 대류 최적화
US20210395913A1 (en) Cross flow conduit for foaming prevention in high convection plating cells
CN115768928A (zh) 使用空间上定制为管芯级图案的离子阻性离子可渗透元件或屏蔽件在衬底上电沉积金属
CN108330518B (zh) 用于填充互连结构的方法及设备
US20240076795A1 (en) Spatially and dimensionally non-uniform channelled plate for tailored hydrodynamics during electroplating
US10975489B2 (en) One-piece anode for tuning electroplating at an edge of a substrate
KR20240021678A (ko) 다이 레벨 전착 두께 분포 제어를 위한 마이크로 불활성 애노드 어레이
WO2021142187A1 (en) High-speed 3d metal printing of semiconductor metal interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination