CN115768247A - 一种超导磁通量子存储单元结构及其制备方法 - Google Patents

Abstract

本发明提供一种超导磁通量子存储单元结构及其制备方法，超导磁通量子存储单元结构中的约瑟夫森结采用垂直结构的超导体(S)‑正常金属(N)‑超导体(S)设计，且SNS结的尺寸为纳米量级，一方面，能够有效缩小存储单元结构的面积，显著提高集成度；另一方面，SNS结中势垒层的生长控制更为容易，且垂直结构的制备适合运用成熟的大规模集成工艺技术，有助于提高制备工艺的可靠性和稳定性。

Description

一种超导磁通量子存储单元结构及其制备方法

技术领域

本发明属于超导电子信息技术领域，具体的，涉及一种超导磁通量子存储单元结构及其制备方法。

背景技术

随着科技的发展，人们对于计算速度的需求也不断提高，基于半导体的CMOS数字电路功耗居高不下、速度提升缓慢，因此发展低功耗、高速度的集成电路是当前信息技术领域的重要发展方向。

超导单磁通量子(Single Flux Quantum，SFQ)电路是一种通过交换超导环路中的单磁通量子而非电荷来进行信息处理的逻辑电路，其核心是采用超导约瑟夫森结作为开关元件。由于约瑟夫森结的开关速度可以达到ps量级，同时开关所消耗的能耗极低，因此SFQ电路具有超高的工作频率和极低功耗的本征特性。正是由于SFQ电路在速度和功耗方面的显著优势，美国、日本等国已将其应用于高速微处理器的研发，然而，基于SFQ电路微处理器的超导计算机仍然采用是传统的冯诺依曼架构，其存储器的读写速度直接影响超导计算机的运行速度，这要求采用可工作于低温环境下的高速存储器来匹配时钟频率高达数十GHz以上、传输速度为ps量级的SFQ逻辑信号所需的存储和传输，方能发挥超导计算机速度优势。因此，发展高速高密度低温存储器是推动超导计算机走向应用的关键技术之一。

超导磁通量子存储器利用超导闭合环路内的磁通量子化现象，通过对磁通量子的捕获与维持实现存储，通过对磁通量子有无的检测实现读取。超导磁通量子存储器主要由约瑟夫森结和电感元件组成，利用由约瑟夫森结构成的超导量子干涉器(SQUID)分别进行存储和读取，因此其基本单元包括存储SQUID和读取SQUID两部分，而器件核心均为垂直或平面结构的超导/绝缘层/超导(SIS)约瑟夫森结。

当前，超导磁通量子存储器主要存在两个方面的挑战：

一、集成度的提升。由于超导电路需要一定电感的超导环路来存储磁通，磁通环路的存在导致存储单元物理尺寸难以缩小；采用传统垂直结构的SIS结在组成SQUID时需要并联电阻以消除电流-电压回滞特性，但并联电阻的存在导致SQUID单元面积难以缩小；采用超导纳米桥结虽具有纳米级别的结面积、无需并联电阻和高动态电感值，单比特最小单元目前可达到8.2μm×10.8μm，但因其平面结构导致存储单元面积难以缩小。

二、制备工艺的可靠性和稳定性。采用传统垂直结构的SIS结虽适合阵列化、集成化加工，但SIS三明治结构中势垒层厚度仅有几个纳米，这种超薄势垒层生长质量、厚度精度及均匀性控制等方面均存在技术难度；采用平面结构的纳米桥结在工艺路线上难以保障结的重复性，不适合阵列化加工。

综上所述，设计存储单元面积更小的结构、开发工艺更可靠稳定的制备技术是当前超导磁通量子存储器所面临的主要难题和挑战。

发明内容

鉴于以上所述现有技术的缺点，本发明提供一种超导磁通量子存储单元结构及其制备方法，超导磁通量子存储单元结构中的约瑟夫森结采用垂直结构的超导体(S)-正常金属(N)-超导体(S)设计，且SNS结的尺寸为纳米量级，一方面，能够有效缩小存储单元结构的面积，显著提高集成度；另一方面，SNS结中势垒层的生长控制更为容易，且垂直结构的制备适合运用成熟的大规模集成工艺技术，有助于提高制备工艺的可靠性和稳定性。

为实现上述目的及其他相关目的，本发明提供一种超导磁通量子存储单元结构，包括存储单元和读取单元，所述存储单元和所述读取单元均包括：

衬底；

约瑟夫森结，设置于所述衬底表面，所述约瑟夫森结包括依次形成在所述衬底表面的第一电极层、正常金属层和第二电极层；

其中，在平行于所述衬底表面的方向上，所述正常金属层和所述第二电极层的直径相同，介于80nm至500nm。

可选的，在所述存储单元中，所述约瑟夫森结的数量为两个，两个所述约瑟夫森结沿第一方向排布。

可选的，所述存储单元还包括电流导线，所述电流导线形成于所述衬底表面，沿所述第一方向延伸。

可选的，在所述读取单元中，所述约瑟夫森结的数量为两个，两个所述约瑟夫森结沿与所述第一方向垂直的第二方向排布。

可选的，所述第一电极层和所述第二电极层均为氮化铌层，所述正常金属层为氮化钽层。

可选的，所述存储单元和所述读取单元均还包括：

绝缘层，形成于所述约瑟夫森结及其周围的所述衬底上，且所述绝缘层中形成有显露所述第一电极层的接触孔；

配线层，形成于所述绝缘层上，且所述配线层至少经由所述接触孔与所述第一电极层相电连接。

本发明还提供一种超导磁通量子存储单元结构的制备方法，包括如下步骤：

S1：提供一衬底，在所述衬底表面形成约瑟夫森结，所述约瑟夫森结包括依次形成在所述衬底表面的第一电极层、正常金属层和第二电极层，其中，在平行于所述衬底表面的方向上，所述正常金属层和所述第二电极层的直径相同，介于80nm至500nm；

S2：在步骤S1得到的结构表面沉积形成绝缘层，所述绝缘层显露所述第二电极层，且所述绝缘层具有接触孔，所述接触孔显露所述第一电极层的上表面；

S3：在步骤S2得到的结构表面沉积形成配线层，并对所述配线层进行刻蚀，以形成第一电极引出层和第二电极引出层，其中，所述第一电极引出层填充所述接触孔与所述第一电极层电连接，所述第二电极引出层位于所述第二电极层的表面并与其电连接。

可选的，步骤S1包括：

S11：在所述衬底表面依次形成第一超导材料层、正常金属材料层和第二超导材料层；

S12：利用电子束曝光定义出所述约瑟夫森结的位置，利用电感耦合等离子体刻蚀或反应离子刻蚀的方法对所述正常金属材料层和所述第二超导材料层进行刻蚀，以形成所述正常金属层和所述第二电极层；

S13：利用步进式投影光刻技术定义出所述第一电极层的图形，利用电感耦合等离子体刻蚀或反应离子刻蚀的方法对所述第一超导材料层进行刻蚀，以形成所述第一电极层。

可选的，步骤S2包括：

S21：在步骤S1得到的结构表面沉积形成绝缘层，并对所述绝缘层进行刻蚀，以形成绝缘环；

S22：对步骤S21得到的结构进行化学机械抛光以显露出所述第二电极层。

S23:对步骤S22得到的结构进行刻蚀，以在所述绝缘层中形成接触孔，所述接触孔显露所述第一电极层的上表面。

本发明提供的超导磁通量子存储单元结构及其制备方法，至少具有以下技术效果：

在本发明提供的超导磁通量子存储单元结构中，约瑟夫森结采用垂直结构的超导体(S)-正常金属(N)-超导体(S)设计，且SNS结的尺寸为纳米量级，一方面，能够有效缩小存储单元结构的面积，显著提高集成度；另一方面，SNS结中势垒层的生长控制更为容易，且垂直结构的制备适合运用成熟的大规模集成工艺技术，有助于提高制备工艺的可靠性和稳定性。

附图说明

图1显示为实施例一提供的超导磁通量子存储单元结构的示意图。

图2显示为实施例一提供的超导磁通量子存储单元结构的等效电路图。

图3显示为实施例一提供的超导磁通量子存储单元结构中的存储单元的剖面图。

图4显示为实施例一提供的超导磁通量子存储单元结构中的读取单元的剖面图。

图5显示为实施例二提供的超导磁通量子存储单元结构的制备方法流程图。

图6显示为实施例二步骤S1中在衬底表面依次形成第一超导材料层、正常金属材料层和第二超导材料层的结构示意图。

图7显示为实施例二步骤S1中形成正常金属层和第二电极层的结构示意图。

图8显示为实施例二步骤S1中形成第一电极层的结构示意图。

图9显示为实施例二步骤S2中沉积形成绝缘层的结构示意图。

图10显示为实施例二步骤S2中刻蚀形成绝缘环的结构示意图。

图11显示为实施例二步骤S2中对绝缘层进行抛光以显露出第二电极层的结构示意图。

图12显示为实施例二步骤S2中在绝缘层中形成接触孔的结构示意图。

图13显示为实施例二步骤S3中形成配线层的结构示意图。

元件标号说明

S 存储单元

R 读取单元

10 衬底

20 约瑟夫森结

21 第一电极层

22 第二电极层

23 正常金属层

210 第一超导材料层

220 第二超导材料层

230 正常金属材料层

30 电流导线

40 绝缘层

41 绝缘环

400 接触孔

50 配线层

51 第一电极引出层

52 第二电极引出层

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。

实施例一

本实施例提供一种超导磁通量子存储单元结构，如图1所示，包括存储单元S和读取单元R，存储单元S和读取单元R中均设置有约瑟夫森结20。存储单元S中具有两个沿第一方向(图中所示X轴方向)排布的约瑟夫森结20，两个约瑟夫森结20并联形成超导闭合环路，另一侧具有与该超导闭合环路平行的电流导线30，可以通过调整电流大小来改变超导闭合环路的磁通，从而调节约瑟夫森结的临界电流，实现对存储单元S的磁通回滞特性控制；读取单元R中具有两个沿与第一方向垂直的第二方向(图中所示Y轴方向)排布的约瑟夫森结20，两个约瑟夫森结20形成超导闭合环路，本实施例提供的超导磁通量子存储单元结构的等效电路图如图2所示。

如图3和图4所示，存储单元S和读取单元R均包括衬底10和约瑟夫森结20，约瑟夫森结20形成于衬底10表面。

作为示例，衬底10可以包括硅衬底、氧化硅衬底、氧化镁衬底、蓝宝石衬底及碳化硅衬底中的至少一种，但也不限于此，任何适于制备超导电路的衬底均可使用。在本实施例中，衬底10选用硅衬底，衬底10的厚度为0.625mm。

参照图3和图4所示，约瑟夫森结20包括依次形成在衬底10表面的第一电极层21、正常金属层23和第二电极层22，在本实施例中，第一电极层21和第二电极层22均为NbN层，正常金属层23为TaN层，即本实施例提供的约瑟夫森结为垂直结构的超导体(S)-正常金属(N)-超导体(S)设计，与超导体(S)-绝缘体(I)-超导体(S)结构的约瑟夫森结相比，SNS结无需并联电阻，可有效缩小存储单元的面积；且垂直结构能够充分利用多层膜纵向空间，相比于平面结构所占据的结区面积更小。另外，本实施例中的超导材料选用NbN，其单位长度的电感值较高，比当前超导磁通量子存储器所采用的超导材料Nb要高3倍左右，因此相同电感情况下由NbN制成的超导环路的尺寸更小，从而减少超导环路的几何面积。

参照图3和图4所示，在平行于衬底10表面的方向上，正常金属层23和第二电极层22的直径d相同，介于80nm至500nm，优选80nm。采用纳米量级垂直结构的SNS结可实现更小的结区面积，更加有利于高密度集成。

作为示例，第一电极层21的厚度介于100nm-200nm，优选200nm；第二电极层22的厚度介于150nm-250nm，优选200nm；正常金属层23的厚度介于10nm-30nm，优选27nm。

参照图1和图3所示，存储单元S还包括电流导线30，电流导线30形成于衬底10表面，沿第一方向(图1所示X轴方向)延伸，在本实施例中，电流导线30由NbN材料制成。采用电流导线30控制存储环路回滞可简化存储单元制备工艺，相比于发热电阻施加电流脉冲以调制临界电流的方式，本实施例采用电流导线30通过磁场耦合方式调制临界电流不但响应速度更快，同时导线工艺要比发热电阻工艺更简单，降低了工艺难度。

如图3和图4所示，存储单元S和读取单元R均还包括绝缘层40，形成于约瑟夫森结20及其周围的衬底10上，且绝缘层40中形成有显露第一电极层21的接触孔400。在本实施例中，绝缘层40由SiO₂材料制成；接触孔400的孔径大于500nm，优选1μm。

如图3和图4所示，存储单元S和读取单元R均还包括配线层50，形成于绝缘层40上，配线层50包括相互分隔的第一电极引出层51和第二电极引出层52，其中，第一电极引出层51与第一电极层21电连接，第二电极引出层52与第二电极层22电连接。在本实施例中，配线层50由NbN材料制成，配线层50的厚度优选为350nm。

本实施例提供一种超导磁通量子存储单元结构，超导磁通量子存储单元结构中的约瑟夫森结采用垂直结构的超导体(S)-正常金属(N)-超导体(S)设计，且SNS结的尺寸为纳米量级，一方面，SNS结无需并联电阻，可有效缩小存储单元结构的面积，且垂直结构能够充分利用多层膜纵向空间，相比于平面结构所占据的结区面积更小；另一方面，SNS结的尺寸为纳米量级，可进一步实现更小的结区面积；另外，本实施例中的超导材料选用单位长度电感值较高的NbN，有助于减少超导环路的几何面积，进一步提高集成度。

实施例二

本实施例提供一种超导磁通量子存储单元结构的制备方法，如图5所示，包括如下步骤：

S1：提供一衬底，在所述衬底表面形成约瑟夫森结，所述约瑟夫森结包括依次形成在所述衬底表面的第一电极层、正常金属层和第二电极层，其中，在平行于所述衬底表面的方向上，所述正常金属层和所述第二电极层的直径相同，介于80nm至500nm；

首先，如图6所示，提供一衬底10，衬底10可以包括硅衬底、氧化硅衬底、氧化镁衬底、蓝宝石衬底及碳化硅衬底中的至少一种，但也不限于此，任何适于制备超导电路的衬底均可使用。在本实施例中，衬底10选用硅衬底，衬底10的厚度为0.625mm。

接着，在衬底10表面依次形成第一超导材料层210、正常金属材料层230和第二超导材料层220。在本实施例中，第一超导材料层210和第二超导材料层220均为NbN层，正常金属材料层230为TaN层，本实施例中的超导材料选用NbN，其单位长度的电感值较高，比当前超导磁通量子存储器所采用的超导材料Nb要高3倍左右，因此相同电感情况下由NbN制成的超导环路的尺寸更小，从而减少超导环路的几何面积。作为示例，第一超导材料层210的厚度介于100nm-200nm，优选200nm；第二超导材料层220的厚度介于150nm-250nm，优选200nm；正常金属材料层230的厚度介于10nm-30nm，优选27nm。

接着，如图7所示，利用电子束曝光定义出约瑟夫森结的位置，利用电感耦合等离子体刻蚀或反应离子刻蚀的方法对正常金属材料层230和第二超导材料层220进行刻蚀，以形成正常金属层23和第二电极层22，保留第一超导材料层210。作为示例，在平行于衬底10表面的方向上，正常金属层23和第二电极层22的直径d相同，介于80nm至500nm，优选80nm。

接着，如图8所示，利用步进式投影光刻技术定义出第一电极层21的图形，利用电感耦合等离子体刻蚀或反应离子刻蚀的方法对第一超导材料层210进行刻蚀，以形成第一电极层21，并且，第一电极层21、正常金属层23和第二电极层22共同构成约瑟夫森结20。本实施例提供的约瑟夫森结为垂直结构的超导体(S)-正常金属(N)-超导体(S)设计，与超导体(S)-绝缘体(I)-超导体(S)结构的约瑟夫森结相比，SNS结中势垒层(即本实施例中的正常金属层23)的厚度较SIS结中势垒层的厚度更大，因此SNS结势垒层的厚度精度及其均匀性控制工艺难度相对较低，生长控制更为容易。并且，本实施例制备得到的约瑟夫森结20为垂直结构，垂直结构的制备适合运用成熟的大规模集成工艺技术，例如可采用化学机械抛光、步进光刻或电子束光刻、等离子体刻蚀等成熟的半导体集成电路工艺，从而可实现高集成度的超导磁通量子存储器的稳定制备工艺。在本实施例中，利用电子束曝光和步进式投影光刻技术定义约瑟夫森结20的位置和图形，而无需使用高成本的极紫外光刻(EUVlithography)或深紫外光刻(DUV lithography)，具有工艺稳定、成本较低的特点。

作为示例，对于超导磁通量子存储单元结构中的存储单元S的制备，在对第一超导材料层210进行刻蚀时，除了形成第一电极层21之外，还同时形成电流导线30，参照图1和图3所示。在本实施例中，电流导线30沿第一方向(图1所示X轴方向)延伸，电流导线30同样由NbN材料制成。采用电流导线30控制存储环路回滞可简化存储单元制备工艺，相比于发热电阻施加电流脉冲以调制临界电流的方式，本实施例采用电流导线30通过磁场耦合方式调制临界电流不但响应速度更快，同时导线工艺要比发热电阻工艺更简单，降低了工艺难度。

S2：在步骤S1得到的结构表面沉积形成绝缘层，所述绝缘层具有接触孔，所述接触孔显露所述第一电极层的上表面；

首先，如图9所示，在步骤S1得到的结构表面沉积形成绝缘层40，绝缘层40覆盖衬底10及约瑟夫森结20。作为示例，为保证绝缘性，绝缘层40的厚度大于约瑟夫森结20的厚度，且二者的厚度之差至少为100nm，绝缘层40的厚度优选为250nm；绝缘层40的材料优选但不限于SiO₂，形成绝缘层40的方法优选但不限于气相沉积法，更优选地为PECVD法。

接着，如图10所示，对绝缘层40进行刻蚀，以形成绝缘环41(因为是在一个圆柱形的结上面刻蚀过后会剩余一圈绝缘材料，如同一个空心的圆柱体围绕在结区上方，图中均为截面结构图)，并使剩余的绝缘层40的上表面与约瑟夫森结20的上表面具有间距，即整个约瑟夫森结20仍然被绝缘层40覆盖而未显露。作为示例，绝缘环41的弧柱为顶面积小于低面积的细窄结构，比如其顶部的横向尺寸为5nm～10nm，底部的横向尺寸为20nm～50nm；绝缘环41的内径略小于第一电极层21的横向尺寸。

接着，如图11所示，上述结构进行化学机械抛光以显露出第二电极层22，使约瑟夫森结20的上表面和剩余的绝缘层40的上表面相平齐。化学机械抛光技术是机械削磨和化学腐蚀的组合技术，它借助超微粒子的研磨作用以及浆料的化学腐蚀作用在被研磨的介质表面形成光洁平坦表面，可以实现配线层与顶电极层的全面接触；需要特别说明的是，由于通过前序步骤形成了细窄的绝缘环41，因而此步骤中的化学机械抛光工艺实质为一种叫火山法(Caldera)的化学机械抛光(CMP)技术，这种CMP技术先在需要抛光的台阶上先刻蚀掉大部分绝缘材料层，在台阶边缘形成剩余的孤立的凸起图案(即绝缘环41)，这些凸起的绝缘材料层台阶很容易被去除，只需要很小的抛光量就能将其抛平，这是因为抛光时台阶较高的位置的去除速率快，台阶高度较低的位置去除速率慢，小面积的图形去除速率快，大面积的图形去除速率慢。如果不经过前序步骤形成细窄的绝缘环41而直接对绝缘层40进化学机械抛光，由于直接CMP法需要研磨件表面的起伏尽可能均匀，需要在版图上引入额外的填充图案来辅助CMP过程，因为不均匀的图形密度会导致CMP方法只能完成研磨件表面的局部平坦化，各个区域之间的高度差无法消除，因而为了获得全局平坦化效果，则需要引入辅助图案，将整个片上台阶高度和图形均匀分布，以使抛光过程中研磨件表面的绝缘材料层受力均匀，从而尽可能降低不同区域之间的高度差，最终实现全局平坦化。本实施例通过形成绝缘环41，使得后续可以采用火山法CMP进行研磨抛光，相较于直接CMP法的优势在于不需要添加额外的金属层图案来辅助CMP过程，对设备的要求相对也较低。

最后，参照图12所示，利用步进式投影光刻技术在绝缘层40中定义出接触孔400的图形，再利用电感耦合等离子体刻蚀或反应离子刻蚀的方法对绝缘层40进行刻蚀，以形成接触孔400。作为示例，接触孔400显露出第一电极层21，即接触孔400位于第一电极层21的表面；接触孔400的孔径大于500nm，优选1μm。

S3：在步骤S2得到的结构表面沉积形成配线层，并对所述配线层进行刻蚀，以形成第一电极引出层和第二电极引出层，其中，所述第一电极引出层填充所述接触孔与所述第一电极层电连接，所述第二电极引出层位于所述第二电极层的表面并与其电连接。

首先，如图13所示，在上述结构表面沉积形成配线层50，配线层50至少经由接触孔400与第一电极层21相电连接。在本实施例中，配线层50由NbN材料制成；为了保证良好的电学连接，配线层50的厚度大于刻蚀后剩余的绝缘层40的厚度，且二者的厚度差至少为100nm，配线层50的厚度优选为350nm。

接着，对配线层50进行刻蚀，以形成相互分隔的第一电极引出层51和第二电极引出层52，其中，第一电极引出层51填充接触孔400与第一电极层21电连接，第二电极引出层52位于第二电极层22的表面并与其电连接。

需要说明的是，图6至图13为本实施例提供的超导磁通量子存储单元结构的制备流程示意图，在制备存储单元S或读取单元R的过程中，具体步骤可根据实际情况进行调整。

本实施例提供一种超导磁通量子存储单元结构的制备方法，超导磁通量子存储单元结构中的约瑟夫森结采用垂直结构的超导体(S)-正常金属(N)-超导体(S)设计，与超导体(S)-绝缘体(I)-超导体(S)结构的约瑟夫森结相比，SNS结中势垒层的生长控制更为容易，且垂直结构的制备适合运用成熟的大规模集成工艺技术，有助于提高制备工艺的可靠性和稳定性；另外，垂直结构的SNS结可有效缩小存储单元结构的面积，且SNS结的尺寸为纳米量级，可进一步实现更小的结区面积，显著提高集成度。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种超导磁通量子存储单元结构，其特征在于，包括存储单元和读取单元，所述存储单元和所述读取单元均包括：

衬底；

约瑟夫森结，设置于所述衬底表面，所述约瑟夫森结包括依次形成在所述衬底表面的第一电极层、正常金属层和第二电极层；

其中，在平行于所述衬底表面的方向上，所述正常金属层和所述第二电极层的直径相同，介于80nm至500nm。

2.根据权利要求1所述的超导磁通量子存储单元结构，其特征在于，在所述存储单元中，所述约瑟夫森结的数量为两个，两个所述约瑟夫森结沿第一方向排布。

3.根据权利要求2所述的超导磁通量子存储单元结构，其特征在于，所述存储单元还包括电流导线，所述电流导线形成于所述衬底表面，沿所述第一方向延伸。

4.根据权利要求2所述的超导磁通量子存储单元结构，其特征在于，在所述读取单元中，所述约瑟夫森结的数量为两个，两个所述约瑟夫森结沿与所述第一方向垂直的第二方向排布。

5.根据权利要求1所述的超导磁通量子存储单元结构，其特征在于，所述第一电极层和所述第二电极层均为氮化铌层，所述正常金属层为氮化钽层。

6.根据权利要求1所述的超导磁通量子存储单元结构，其特征在于，所述存储单元和所述读取单元均还包括：

绝缘层，形成于所述约瑟夫森结及其周围的所述衬底上，且所述绝缘层中形成有显露所述第一电极层的接触孔；

配线层，形成于所述绝缘层上，且所述配线层至少经由所述接触孔与所述第一电极层相电连接。

7.一种超导磁通量子存储单元结构的制备方法，其特征在于，包括如下步骤：

S1：提供一衬底，在所述衬底表面形成约瑟夫森结，所述约瑟夫森结包括依次形成在所述衬底表面的第一电极层、正常金属层和第二电极层，其中，在平行于所述衬底表面的方向上，所述正常金属层和所述第二电极层的直径相同，介于80nm至500nm；

S2：在步骤S1得到的结构表面沉积形成绝缘层，所述绝缘层显露所述第二电极层，且所述绝缘层具有接触孔，所述接触孔显露所述第一电极层的上表面；

S3：在步骤S2得到的结构表面沉积形成配线层，并对所述配线层进行刻蚀，以形成第一电极引出层和第二电极引出层，其中，所述第一电极引出层填充所述接触孔与所述第一电极层电连接，所述第二电极引出层位于所述第二电极层的表面并与其电连接。

8.根据权利要求7所述的超导磁通量子存储单元结构的制备方法，其特征在于，步骤S1包括：

S11：在所述衬底表面依次形成第一超导材料层、正常金属材料层和第二超导材料层；

S12：利用电子束曝光定义出所述约瑟夫森结的位置，利用电感耦合等离子体刻蚀或反应离子刻蚀的方法对所述正常金属材料层和所述第二超导材料层进行刻蚀，以形成所述正常金属层和所述第二电极层；

S13：利用步进式投影光刻技术定义出所述第一电极层的图形，利用电感耦合等离子体刻蚀或反应离子刻蚀的方法对所述第一超导材料层进行刻蚀，以形成所述第一电极层。

9.根据权利要求7所述的超导磁通量子存储单元结构的制备方法，其特征在于，步骤S2包括：

S21：在步骤S1得到的结构表面沉积形成绝缘层，并对所述绝缘层进行刻蚀，以形成绝缘环；

S22：对步骤S21得到的结构进行化学机械抛光以显露出所述第二电极层。

S23:对步骤S22得到的结构进行刻蚀，以在所述绝缘层中形成接触孔，所述接触孔显露所述第一电极层的上表面。

Images