CN115767881B - 红外焦平面成像系统的emc整改方法、红外焦平面成像系统 - Google Patents
红外焦平面成像系统的emc整改方法、红外焦平面成像系统 Download PDFInfo
- Publication number
- CN115767881B CN115767881B CN202211705712.4A CN202211705712A CN115767881B CN 115767881 B CN115767881 B CN 115767881B CN 202211705712 A CN202211705712 A CN 202211705712A CN 115767881 B CN115767881 B CN 115767881B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- imaging system
- focal plane
- emc
- infrared focal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000012937 correction Methods 0.000 title claims abstract description 12
- 238000005457 optimization Methods 0.000 claims description 3
- 238000012360 testing method Methods 0.000 abstract description 11
- 238000013461 design Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 17
- 230000017525 heat dissipation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 238000001931 thermography Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明属于电磁兼容技术领域，公开了一种红外焦平面成像系统的EMC整改方法、红外焦平面成像系统。所述红外焦平面成像系统包括基于FPGA电路构架的电路板；所述EMC整改方法包括步骤：S1.在电路板上设置地层整片型屏蔽层，所述屏蔽层与电路板的地层相适配，通过完整覆盖地层形成完整地环路；S2.在电路板的每一PCB层均设置接地过孔，形成屏蔽腔体。本发明提供了一种在PCB设计阶段解决基于FPGA电路构架的红外焦平面成像系统的EMC问题的方法，且EMC测试效果佳。
Description
技术领域
本发明属于电磁兼容技术领域，特别涉及一种红外焦平面成像系统的EMC整改方法、红外焦平面成像系统。
背景技术
红外探测器设计完成的系统，在各行各业的应用中越来越广。随着电器产品日益普及和电子化，广播电视、邮电通讯和计算机网络的日益发达，电磁环境日益复杂和恶化，使得电气电子产品的电磁兼容性(EMC电磁干扰EMI与电磁抗EMS)问题也越来越突出。在电气电子产品生产后，需要面临EMC检测问题。而导致EMC超标的情况较多，很多EMC问题往常在实际应用中很难去改善或找到解决的方法。
现有技术中为了克服EMC问题，有采取以下几种方法：
1、电路板级产品辐射发射电磁兼容仿真方法；而由于电路板仿真需要相应的芯片仿真模型，一般企业往往没有途径去获得这一些模型，使得该方法往往很难去应用。
2、在测试过程中通过高速红外热成像设备对待测设备的电气系统进行实时热成像，将待测设备电气部件的温度变化实时的通过图像记录并显示出来并进行分析，从而分析存在高风险的问题点，使用者可对此采取针对性的优化措施。但该方法是针对裸露的一种电路板进行测试。对于有结构、板间连接密集、造成互相遮挡的产品，无法通过该方法去测试。
3、如图2所示，对电气电子产品额外设置屏蔽罩结构B，罩在产品上方；在PCB设计时屏蔽罩的焊接点，可能是几个焊点，或者一圈焊点。
前两种方法均不适用于FPGA电路构架的红外焦平面成像系统的EMC整改实际应用；由于FPGA强大的运算处理功能，其EMC问题更为突出和复杂，且难以克服，第三种方法对于FPGA电路构架的红外焦平面成像系统来说，抗干扰性能差，也无法应用。
随着红外技术的不断发展，为满足现阶段高品质红外探测器系统的控温稳定性和电学抗干扰能力等指标的要求。需要对红外探测器系统中易受干扰与对外干扰辐射大的驱动器电路进行电磁兼容相关设计研究。
发明内容
为了解决以上问题，本发明提供一种红外焦平面成像系统的EMC整改方法，本方法能够满足基于FPGA电路构架的红外焦平面成像系统的EMC要求。具体技术方案如下：
一种红外焦平面成像系统的EMC整改方法，所述红外焦平面成像系统包括基于FPGA电路构架的电路板；其特征在于，所述EMC整改方法包括步骤：
S1.在电路板上设置地层整片型屏蔽层，所述屏蔽层与电路板的地层相适配，通过完整覆盖地层形成完整地环路；
S2.在电路板的每一PCB层均设置接地过孔，形成屏蔽腔体。
进一步地，所述接地过孔于避免电路板元器件及布线的位置均匀设置。
进一步地，所述电路板上设有电源芯片；在所述电源芯片上设置导流散热孔。
进一步地，所述导流散热孔设置在电源芯片的散热焊盘处。
进一步地，所述导流散热孔的孔径大于电源芯片的散热过孔，导流散热孔的数目多于电源芯片的散热过孔。
进一步地，所述屏蔽层设置在电路板的FPGA核心区域。
进一步地，所述电路板上设有时钟电路，基于远离I/O电路、使时钟输出到负载走线最短的路径原则进行布局。
本发明的另一目的在于提供红外焦平面成像系统，包括基于FPGA电路构架的电路板，所述电路板上设有电源芯片、时钟电路、I/O电路；所述FPGA电路板上设置有地层整片型屏蔽层，所述屏蔽层与电路板的地层相适配，完整覆盖地层，形成完整地环路；所述电路板的每一PCB层均设置接地过孔，形成屏蔽腔体。
进一步地，所述屏蔽层设置在电路板的FPGA核心区域。
进一步地，所述电源芯片上设置导流散热孔。
与现有技术相比，上述技术方案之一或多个技术方案能达到至少以下有益效果之一：
本发明提供了一种在PCB设计阶段解决基于FPGA电路构架的红外焦平面成像系统的EMC问题的方法，且EMC测试效果佳。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明红外焦平面成像系统的系统框图。
图2为现有技术的PCB示意图。
图3为实施例1通过红外焦平面成像系统的EMC整改方法后的PCB示意图。
图4为实施例1对电路板核心区域屏蔽的区域PCB示意图。
图5为实施例1对电源芯片优化的示意图。
图6为现有技术的红外焦平面成像系统EMC测试图。
图7为采用红外焦平面成像系统的EMC整改方法后的红外焦平面成像系统EMC测试图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本实施例提供一种红外焦平面成像系统的EMC整改方法。红外焦平面成像系统，基于FPGA电路构架，如图1所示。其电路板包括FPGA芯片，还设有电源芯片、时钟电路、I/O电路。
以某型号FPGA芯片为例，由于FPGA芯片具有强大的运算处理功能，是高速速度最聚集的地方，更容易带来EMC问题。如图6所示，对采用现有方式的红外焦平面成像系统进行EMC测试，包含包络形、针峰形等超标波形，电磁干扰大，EMC测试超标。
红外焦平面成像系统的EMC整改方法包括步骤：
S1.在电路板上设置地层整片型屏蔽层，所述屏蔽层与电路板的地层相适配，完整覆盖地层，形成完整地环路。
如图3所示，参见区域A1、区域A2、区域A3，屏蔽层A叠在GND上，彼此间无缝隙。
如图4所示，对FPGA核心区域进行屏蔽。
作为一种具体实施方法，屏蔽层采用铝合金材质，与PCB表层地相通，与其它信号相隔离。
S2.在电路板的每一PCB层均设置接地过孔，形成屏蔽腔体。接地过孔于避免电路板元器件及布线的位置均匀设置。
S3.在电源芯片上设置导流散热孔D。
如图5所示，导流散热孔D设置在电源芯片中间的散热焊盘处，导流散热孔D比电源芯片的常规设置的散热过孔C的孔径要大、数量要更多。导流散热孔D的设置增大电源芯片散热，使电源芯片正常工作时发热量控制在适当范围的同时，更重要的是增大了地的地电流，增大了回流路径，进一步提高了抗干扰的能力。作为较佳实施方式，导流散热孔D于电源芯片中间阵列排布，散热过孔C无需再额外设置。可以理解的是，散热过孔C与导流散热孔D共存也是可行的。
为了防止时钟电路的干扰辐射，在电路布局时让时钟电路远离其他无关电路。为了防止时钟对其他信号干扰，一方面时钟电路要远离I/O电路，另一方面使时钟输出到负载的走线尽可能短，在布线时对时钟信号要优先考虑进行内层走线，并进行必要的匹配和屏蔽处理。
本实施例的原理如下：本方法更改了PCB的敷铜方式；板子外围屏蔽罩接地，形成完整的地环路；每层PCB增加接地过孔，避免孤岛或半岛地，形成屏蔽腔体，让地层起到了应有的作用，加强了地线回流路径的连续性，使信号的传输更为顺畅，质量也更好。本实施例通过多次实验，反复进行EMC测试后，对电路板进行分析，最后定位问题点在PCB设计上；通过对PCB的敷铜方式进行变更，克服了现有技术如图2所示屏蔽罩与PCB的GND分开，见区域B1、区域B2、区域B3；克服了地平面分散、不完整，没有形成完整的地环路的缺陷；克服了现有技术地孔易形成天线效应的缺陷。
如图7所示，经过本实施例的整改方法后，包络形、针峰形干扰均得到大幅度改善，红外焦平面成像系统通过EMC的测试，测试效果佳。
实施例2
本实施例提供一种红外焦平面成像系统，包括基于FPGA电路构架的电路板，电路板上设有电源芯片、时钟电路、I/O电路；FPGA电路板上设置有地层整片型屏蔽层，屏蔽层与FPGA电路板的地层相适配，通过完整覆盖地层形成完整地环路；电路板的每一PCB层均设置接地过孔，形成屏蔽腔体；屏蔽层设置在电路板的FPGA核心区域；电源芯片上设置导流散热孔。
本实施例的红外焦平面成像系统可通过实施例1的红外焦平面成像系统的EMC整改方法获得。
显然，上述实施例仅仅是为清楚地说明本发明的技术方案所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护之内。
Claims (6)
1.一种红外焦平面成像系统的EMC整改方法，所述红外焦平面成像系统包括基于FPGA电路构架的电路板；其特征在于，所述EMC整改方法包括步骤：
S1.在电路板上设置地层整片型屏蔽层，所述屏蔽层与电路板的地层相适配，通过完整覆盖地层形成完整地环路；
S2.在电路板的每一PCB层均设置接地过孔，形成屏蔽腔体；
S3.所述电路板上设有电源芯片；在所述电源芯片上设置导流散热孔；所述导流散热孔设置在电源芯片的散热焊盘处；所述导流散热孔的孔径大于电源芯片的散热过孔，导流散热孔的数目多于电源芯片的散热过孔。
2.根据权利要求1所述的红外焦平面成像系统的EMC整改方法，其特征在于，所述接地过孔于避免电路板元器件及布线的位置均匀设置。
3.根据权利要求1所述的红外焦平面成像系统的EMC整改方法，其特征在于，所述屏蔽层设置在电路板的FPGA核心区域。
4.根据权利要求1至3任意一项所述的红外焦平面成像系统的EMC整改方法，其特征在于，所述电路板上设有时钟电路，基于远离I/O电路、使时钟输出到负载走线最短的路径原则进行布局。
5.红外焦平面成像系统，其具备EMC优化功能，所述系统包括基于FPGA电路构架的电路板，所述电路板上设有FPGA芯片、电源芯片、时钟电路、I/O电路；其特征在于，所述电路板上设置有地层整片型屏蔽层，所述屏蔽层与电路板的地层相适配，完整覆盖地层，形成完整地环路；所述电路板的每一PCB层均设置接地过孔，形成屏蔽腔体；所述电路板上设有电源芯片；在所述电源芯片上设置导流散热孔；所述导流散热孔设置在电源芯片的散热焊盘处；所述导流散热孔的孔径大于电源芯片的散热过孔，导流散热孔的数目多于电源芯片的散热过孔。
6.根据权利要求5所述的红外焦平面成像系统，其特征在于，所述屏蔽层设置在电路板的FPGA核心区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211705712.4A CN115767881B (zh) | 2022-12-29 | 2022-12-29 | 红外焦平面成像系统的emc整改方法、红外焦平面成像系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211705712.4A CN115767881B (zh) | 2022-12-29 | 2022-12-29 | 红外焦平面成像系统的emc整改方法、红外焦平面成像系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115767881A CN115767881A (zh) | 2023-03-07 |
| CN115767881B true CN115767881B (zh) | 2024-02-13 |
Family
ID=85347899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211705712.4A Active CN115767881B (zh) | 2022-12-29 | 2022-12-29 | 红外焦平面成像系统的emc整改方法、红外焦平面成像系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115767881B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104730078A (zh) * | 2013-12-23 | 2015-06-24 | 北京红源光电技术公司 | 一种基于红外热像仪aoi的电路板检测方法 |
| CN107407602A (zh) * | 2015-03-25 | 2017-11-28 | 世美特株式会社 | 红外线温度传感器、电路基板以及使用红外线温度传感器的装置 |
| KR20180000668A (ko) * | 2017-01-26 | 2018-01-03 | 천종옥 | 솔리드 스테이트 드라이브 |
| CN211184412U (zh) * | 2020-01-10 | 2020-08-04 | 深圳市康冠商用科技有限公司 | 具有屏蔽结构的pcb板 |
| KR20220114675A (ko) * | 2021-02-09 | 2022-08-17 | (주)케이아이오티 | 발열 검사 장치 및 그를 이용한 발열 검사 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102662052B1 (ko) * | 2019-07-26 | 2024-05-02 | 삼성전자 주식회사 | Emi 차폐 부재 및 이를 포함하는 전자 장치 |
| KR20210089968A (ko) * | 2020-01-09 | 2021-07-19 | 삼성전자주식회사 | 차폐 부재 및 이를 포함하는 전자 장치 |
| WO2021188784A1 (en) * | 2020-03-18 | 2021-09-23 | Marvell Asia Pte, Ltd. | On-board integrated enclosure for electromagnetic compatibility shielding |
-
2022
- 2022-12-29 CN CN202211705712.4A patent/CN115767881B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104730078A (zh) * | 2013-12-23 | 2015-06-24 | 北京红源光电技术公司 | 一种基于红外热像仪aoi的电路板检测方法 |
| CN107407602A (zh) * | 2015-03-25 | 2017-11-28 | 世美特株式会社 | 红外线温度传感器、电路基板以及使用红外线温度传感器的装置 |
| KR20180000668A (ko) * | 2017-01-26 | 2018-01-03 | 천종옥 | 솔리드 스테이트 드라이브 |
| CN211184412U (zh) * | 2020-01-10 | 2020-08-04 | 深圳市康冠商用科技有限公司 | 具有屏蔽结构的pcb板 |
| KR20220114675A (ko) * | 2021-02-09 | 2022-08-17 | (주)케이아이오티 | 발열 검사 장치 및 그를 이용한 발열 검사 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115767881A (zh) | 2023-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003515248A (ja) | パワー伝達用にカプセル化された内部回路 | |
| US20180090448A1 (en) | Semiconductor package and method for preparing same | |
| JP2010238925A (ja) | 電子部品内蔵モジュール | |
| JPH1154944A (ja) | 回路基板 | |
| JPH08125379A (ja) | シールド装置 | |
| CN115767881B (zh) | 红外焦平面成像系统的emc整改方法、红外焦平面成像系统 | |
| CN102709274B (zh) | 集成电路基板的电磁干扰屏蔽结构与其制造方法 | |
| US6542380B1 (en) | Dielectric coupling of electromagnetic energy to an external current return path | |
| CN212183813U (zh) | 一种屏蔽晶振电磁干扰的pcb线路板结构 | |
| US7161812B1 (en) | System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board | |
| US20070241456A1 (en) | Conductive structure for electronic device | |
| JP3082579B2 (ja) | シールドケース | |
| JPH1168313A (ja) | プリント配線基板 | |
| TW201611675A (zh) | 電路板結構之改良方法 | |
| JPH11298097A (ja) | プリント配線板 | |
| US9245828B2 (en) | High speed signal conditioning package | |
| JP2940478B2 (ja) | シールド付き表面実装部品 | |
| CN1179261C (zh) | 低电磁干扰式时钟振荡器 | |
| JP4128440B2 (ja) | 部品内蔵モジュール | |
| US7414321B2 (en) | Wiring configuration for semiconductor component | |
| CN221409233U (zh) | 一种pcb板结构及pcb板 | |
| CN219459661U (zh) | 一种抗干扰的贴片模块及集成系统 | |
| US8283574B2 (en) | Printed circuit board with compound via | |
| JPH05226500A (ja) | 実装回路基板 | |
| Rossi et al. | BGA Package for DDR3 Interface–4 vs 6 Layers Design Strategy and Electrical Performance Comparison |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |