CN219459661U - 一种抗干扰的贴片模块及集成系统 - Google Patents
一种抗干扰的贴片模块及集成系统 Download PDFInfo
- Publication number
- CN219459661U CN219459661U CN202223386154.8U CN202223386154U CN219459661U CN 219459661 U CN219459661 U CN 219459661U CN 202223386154 U CN202223386154 U CN 202223386154U CN 219459661 U CN219459661 U CN 219459661U
- Authority
- CN
- China
- Prior art keywords
- patch module
- interference
- module
- shielding cover
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本申请公开了一种抗干扰的贴片模块及集成系统,涉及电子信息领域。该抗干扰的贴片模块包括:铜箔、屏蔽结构;铜箔设置于贴片模块的BOT面,且铜箔为露铜焊盘,铜箔接地;屏蔽结构由屏蔽罩支架和屏蔽罩组成,且屏蔽罩支架设置于贴片模块的TOP面,屏蔽罩设置于屏蔽罩支架上方,以便于隔离干扰信号。由于铜箔接地,此时形成完整的法拉第笼式屏蔽,并增加贴片模块的散热面积;同时屏蔽结构能够减少干扰信号对贴片模块内部器件的干扰,此时,实现了避免电磁辐射并降低集成器件的温度。
Description
技术领域
本实用新型涉及电子信息技术领域,特别是涉及一种抗干扰的贴片模块及集成系统。
背景技术
随着电子信息类产品集成度越来越高,市场交付周期越来越短,电子硬件设计也更多的以功能模块集成的方式设计产品。在常见的消费类产品的娱乐信息终端、工业类产品的通信网关终端、数据采集处理终端,车载产品的各种ECU设备等产品设计中大量采用这种模块化设计。在这类电子模块中,可直接通过回流焊组装的贴片式模块使用越来越广泛。贴片式模块由于体积小,器件集成度高,内部热量容易聚集导致器件温度高,加之集成到设备内部时,电磁环境复杂,容易引入外部干扰或者对外辐射严重。
鉴于上述存在的问题,寻求如何避免电磁辐射并降低集成器件的温度是本领域技术人员竭力解决的问题。
实用新型内容
本实用新型的目的是提供一种抗干扰的贴片模块及集成系统,用于避免电磁辐射并降低集成器件的温度。
为了解决电磁辐射以及散热问题,本申请提供一种抗干扰的贴片模块及集成系统。
本申请所提供的一种抗干扰的贴片模块,包括:铜箔、屏蔽结构;
铜箔设置于贴片模块的BOT面,且铜箔为露铜焊盘,铜箔接地;
屏蔽结构由屏蔽罩支架和屏蔽罩组成,且屏蔽罩支架设置于贴片模块的TOP面,屏蔽罩设置于屏蔽罩支架上方,以便于隔离干扰信号。
优选地,屏蔽罩支架由支架边框以及至少一个隔离腔支架组成。
优选地,露铜焊盘为阵列式露铜焊盘。
优选地,在屏蔽罩的内表面贴装吸波材料。
优选地,在贴片模块的TOP面上的至少一个器件上设置有导热材料。
优选地,当屏蔽罩与屏蔽罩支架组装后,屏蔽罩与导热材料接触。
优选地,阵列式露铜焊盘的横向露出铜箔的个数等于阵列式露铜焊盘的纵向露出铜箔的个数。
优选地,设置于贴片模块的TOP面上的各个器件与铜箔贴附接触。
优选地,隔离腔支架的个数与贴片模块的TOP面上的器件的个数相等。
为了解决上述问题,本申请还提供了一种抗干扰的贴片模块的集成系统,包括:上述提及的全部抗干扰的贴片模块。
本申请所提供的一种抗干扰的贴片模块,包括:铜箔、屏蔽结构;铜箔设置于贴片模块的BOT面,且铜箔为露铜焊盘,铜箔接地;屏蔽结构由屏蔽罩支架和屏蔽罩组成,且屏蔽罩支架设置于贴片模块的TOP面,屏蔽罩设置于屏蔽罩支架上方,以便于隔离干扰信号。由于铜箔接地,此时形成完整的法拉第笼式屏蔽,并增加贴片模块的散热面积;同时屏蔽结构能够减少干扰信号对贴片模块内部器件的干扰,此时,实现了避免电磁辐射并降低集成器件的温度。
附图说明
为了更清楚地说明本实用新型实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种抗干扰的贴片模块的示意图;
图2为本申请实施例所提供的贴片模块TOP面示意图;
图3为本申请实施例所提供的贴片模块BOT面示意图;
图4为本申请实施例所提供的屏蔽罩支架示意图;
图5为本申请实施例所提供的屏蔽罩结构示意图;
图6为本申请实施例所提供的设置导热材料的示意图。
其中,101为贴片模块,102为屏蔽罩支架,103为屏蔽罩。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本实用新型保护范围。
本实用新型的核心是提供一种抗干扰的贴片模块及集成系统,其能够避免电磁辐射并降低集成器件的温度。
为了使本技术领域的人员更好地理解本实用新型方案,下面结合附图和具体实施方式对本实用新型作进一步的详细说明。
随着电子信息类产品集成度越来越高,市场交付周期越来越短,电子硬件设计也更多的以功能模块集成的方式设计产品。在常见的消费类产品的娱乐信息终端、工业类产品的通信网关终端、数据采集处理终端,车载产品的各种ECU设备等产品设计中大量采用这种模块化设计。在这类电子模块中,可直接通过回流焊组装的贴片式模块使用越来越广泛。贴片式模块由于体积小,器件集成度高,内部热量容易聚集导致器件温度高,加之集成到设备内部时,电磁环境复杂,容易引入外部干扰或者对外辐射严重。针对这些复杂的电磁和热环境问题,需要设计一种良好的解决方案。当前的贴片模块设计,只关注解决电磁问题,通常是在模块的TOP面,加一个屏蔽罩,以减少模块对外的辐射或外部的电磁干扰。但这种设计还存在以下问题:其一,贴片模块的焊接面,没有加屏蔽,集成到设备内部时,可能有其它板级干扰通过模块的焊接面引入干扰;其二,贴片模块内部的功能区之间,没有考虑电磁隔离,也容易引起干扰耦合;其三,贴片模块没有考虑散热功能,芯片可能存在过热失效。
图1为本申请实施例所提供的一种抗干扰的贴片模块的示意图,如图1所示,本申请所提供的一种抗干扰的贴片模块,包括:铜箔、屏蔽结构;铜箔设置于贴片模块101的BOT面,且铜箔为露铜焊盘,铜箔接地;屏蔽结构由屏蔽罩支架102和屏蔽罩103组成,且屏蔽罩支架设置于贴片模块的TOP面,屏蔽罩设置于屏蔽罩支架上方,以便于隔离干扰信号。图2为本申请实施例所提供的贴片模块TOP面示意图,如图2所示,在贴片模块的TOP面至少含有两个射频模块,分别为射频IC1和射频IC2,至少含有一个基带,在图2中为基带IC,且同时含有两个电源,分别为电源IC1和电源IC2。射频集成电路(射频IC,也可表示为RFIC),RFIC的技术基础主要包括:工作频率更高、尺寸更小的新器件研究;专用高频、高速电路设计技术;专用测试技术;高频封装技术。与其他IC一样,RFIC设计在商业上的成败在于其设计周期和上市时间。因此,研发者选用的设计与验证工具,应该保证设计的优化和可测性、可靠性,并减少甚至消除流片验证的必要。设计软件必须包括Top-Down(自顶向下)的各层次的设计与验证模块,而且能让设计者在各个流程和模块之间自由交换设计数据和仿真结果,协调设计数据的同步更新,直到最后签发设计文件为止;设计软件还应该与测试系统接口适配,以便利用测试数据来修正原有的设计。有代表性的设计软件包括:Agilent的ADS,Applied WaveResearch公司的Microwave Office和Analog Office等软件工具。它们一般具有友好的设计界面,灵活、开放的架构,具有从综合到版图设计等不同层次的设计模块,支持第3方设计、测试软件,带有使用方便的物理设计工具和模型提取工具。其中Ansoft公司推出了具有数据输入和可视化功能以及时间、频率、混合模式仿真的Ansoft Designer。在系统级仿真时,除了其射频与DSP元件库以外,Ansoft Designer支持编译型和解释型C和C++用户自定义模型的联合仿真,以及Mathworks公司的Matlab联合仿真。电路仿真求解包括为获得非线性噪声、瞬态、数字调制、非线性稳定性以及负载与信源拉升而进行的分析。还具有适用于滤波器和传输线的设计综合功能。该产品包括一个布局与制造模块以及一个3D平面电磁仿真引擎。随着RF SoC概念日益走向应用,设计者也将越来越多地面对RF、模拟和数字混合信号电路的设计问题。设计师几乎在时间域中进行数字设计,而在频率域中进行射频设计(为了提高仿真速度)。把两种类型的设计集成在同一块芯片上,可能意味着整个芯片的仿真时间会拉长。在模拟电路设计中,实现了某种程度的Top-Down综合能力和IP的复用,但在射频部分的设计中,人们仍然以分析为主,而且这种分析必须包括有源器件和/或无源器件。设计者们需要一种能同时处理高速数字电路、模拟电路和RF电路的工具。RF SoC是一个小系统,人们必须从系统的观点来观察和分析,因此在设计时,必须考虑到数字、模拟和RF电路集成到单块衬底上带来的问题,包括:集成天线和无源器件的仿真和参数提取,VCO的牵引问题,衬底的建模和信号通过衬底的耦合,快速的系统级仿真等。上述关于RF SoC的问题将是下一步RF IC电路设计的重点和难点。随着计算机计算能力的飞速发展,电磁仿真的速度、可以处理的问题的规模以及计算精度也不断得到提高。因此基于计算电磁学(CEM)的仿真方法也将日益渗透到RFIC的设计中,各种全波仿真方法(如矩量法和有限元方法)从物理上保证电路实体结构(特别是连接器、平面传输线、不连续点和无源元件)的电磁特性的获得。它们的运用将是RFIC精度提高的根本保证,各CAD工具将基于CEM的方法融入RFIC仿真中。用户还可以使用Agilent Momentum(一种基于矩量法的2.5D仿真技术),生成片上无源元件和互连线路的基于电磁场的精确模型。可以直接在Cadence电路原理图中仿真这些基于电磁波的模型,而不必进行通常的转换来近似集总元件模型,从而使无线和高速有线设备获得更高的精确度。Momentum电磁建模和验证功能也是现有阻容提取工具的一种协作工具,有助于关键的设计网络获得所需的建模精确度,而这些网络出现的故障可能会损害整个流程的运行。
图3为本申请实施例所提供的贴片模块BOT面示意图,如图3所示,为了能够更好地散热以及形成法拉第笼式屏蔽,在贴片模块的BOT面设置有接地的铜箔,且该铜箔设置为阵列式露铜焊盘。作为一种更优选的实施例,阵列式露铜焊盘的横向露出铜箔的个数等于阵列式露铜焊盘的纵向露出铜箔的个数。此时,贴片模块在工作过程中产生的热量会通过接地的铜箔传导到主板的接地铜箔上,借助主板的大面积接地铜箔实现散热,同时,由于BOT面完整的地平面设计,可以将干扰信号屏蔽到贴片模块PCB板的内层,显著减小主板的板级辐射和信号之间的耦合干扰;此外,还需要说明的是,设置于贴片模块的TOP面上的各个器件应与铜箔贴附接触。同时,需要说明的是,图4为本申请实施例所提供的屏蔽罩支架示意图,如图4所示,屏蔽罩支架由支架边框以及至少一个隔离腔支架组成。图4中示出的左侧空腔为隔离腔,且用于隔离腔支架与屏蔽罩支架一般均使用金属板搭建,利用金属的导热性进行散热。作为一种更优选地实施例,隔离腔支架的个数与贴片模块的TOP面上的器件的个数相等,但考虑到不是每个器件都具有电磁耦合(产生电磁干扰,输出干扰信号)的性质,因此,隔离腔支架的个数也可以小于贴片模块的TOP面上的器件的个数,隔离腔支架还可以根据模块的功能分区设计组件的,用于隔离干扰信号,减少模块内部的干扰耦合。图5为本申请实施例所提供的屏蔽罩结构示意图,如图5所示,屏蔽罩的尺寸应稍大于屏蔽罩支架的尺寸,以用于完全屏蔽干扰信号。因此,屏蔽结构的组长主要是屏蔽罩支架焊接到模块的TOP面,屏蔽盖扣压装配到屏蔽罩支架上,焊接材料一般为锡。图6为本申请实施例所提供的设置导热材料的示意图,如图6所示,为进一步减少贴片模块内部的干扰耦合,可以根据辐射干扰源的频段,在屏蔽盖内表面贴装吸波材料,其中,吸波材料使用附着胶与屏蔽盖粘贴装配。此时,能够实现吸收电磁辐射,减少屏蔽罩内部的干扰信号反射。
本申请所提供的一种抗干扰的贴片模块,包括:铜箔、屏蔽结构;铜箔设置于贴片模块的BOT面,且铜箔为露铜焊盘,铜箔接地;屏蔽结构由屏蔽罩支架和屏蔽罩组成,且屏蔽罩支架设置于贴片模块的TOP面,屏蔽罩设置于屏蔽罩支架上方,以便于隔离干扰信号。由于铜箔接地,此时形成完整的法拉第笼式屏蔽,并增加贴片模块的散热面积;同时屏蔽结构能够减少干扰信号对贴片模块内部器件的干扰,此时,实现了避免电磁辐射并降低集成器件的温度。
上文中对于抗干扰的贴片模块实施例进行了详细说明,本申请还提供一种抗干扰的贴片模块的集成系统对应的实施例。具体说明如下:
需要说明的是,在一个集成系统中会存在有很多芯片,多种芯片才能够称为一个集成系统,然而,对于本申请来说,仅聚焦于贴片模块这一个集成系统,因此,当贴片模块有改进时,对于整个抗干扰的贴片模块的集成系统也同样具有与抗干扰的贴片模块同样的技术方案以及技术效果。随着电子信息类产品集成度越来越高,市场交付周期越来越短,电子硬件设计也更多的以功能模块集成的方式设计产品。在常见的消费类产品的娱乐信息终端、工业类产品的通信网关终端、数据采集处理终端,车载产品的各种ECU设备等产品设计中大量采用这种模块化设计。在这类电子模块中,可直接通过回流焊组装的贴片式模块使用越来越广泛。贴片式模块由于体积小,器件集成度高,内部热量容易聚集导致器件温度高,加之集成到设备内部时,电磁环境复杂,容易引入外部干扰或者对外辐射严重。针对这些复杂的电磁和热环境问题,需要设计一种良好的解决方案。当前的贴片模块设计,只关注解决电磁问题,通常是在模块的TOP面,加一个屏蔽罩,以减少模块对外的辐射或外部的电磁干扰。但这种设计还存在以下问题:其一,贴片模块的焊接面,没有加屏蔽,集成到设备内部时,可能有其它板级干扰通过模块的焊接面引入干扰;其二,贴片模块内部的功能区之间,没有考虑电磁隔离,也容易引起干扰耦合;其三,贴片模块没有考虑散热功能,芯片可能存在过热失效。
如图1所示,本申请所提供的一种抗干扰的贴片模块,包括:铜箔、屏蔽结构;铜箔设置于贴片模块的BOT面,且铜箔为露铜焊盘,铜箔接地;屏蔽结构由屏蔽罩支架和屏蔽罩组成,且屏蔽罩支架设置于贴片模块的TOP面,屏蔽罩设置于屏蔽罩支架上方,以便于隔离干扰信号。如图2所示,在贴片模块的TOP面至少含有两个射频模块,分别为射频IC1和射频IC2,至少含有一个基带,在图2中为基带IC,且同时含有两个电源,分别为电源IC1和电源IC2。如图3所示,为了能够更好地散热以及形成法拉第笼式屏蔽,在贴片模块的BOT面设置有接地的铜箔,且该铜箔设置为阵列式露铜焊盘。作为一种更优选的实施例,阵列式露铜焊盘的横向露出铜箔的个数等于阵列式露铜焊盘的纵向露出铜箔的个数。此时,贴片模块在工作过程中产生的热量会通过接地的铜箔传导到主板的接地铜箔上,借助主板的大面积接地铜箔实现散热,同时,由于BOT面完整的地平面设计,可以将干扰信号屏蔽到贴片模块PCB板的内层,显著减小主板的板级辐射和信号之间的耦合干扰;此外,还需要说明的是,设置于贴片模块的TOP面上的各个器件应与铜箔贴附接触。同时,需要说明的是,如图4所示,屏蔽罩支架由支架边框以及至少一个隔离腔支架组成。图4中示出的左侧空腔为隔离腔,且用于隔离腔支架与屏蔽罩支架一般均使用金属板搭建,利用金属的导热性进行散热。作为一种更优选地实施例,隔离腔支架的个数与贴片模块的TOP面上的器件的个数相等,但考虑到不是每个器件都具有电磁耦合(产生电磁干扰,输出干扰信号)的性质,因此,隔离腔支架的个数也可以小于贴片模块的TOP面上的器件的个数,隔离腔支架还可以根据模块的功能分区设计组件的,用于隔离干扰信号,减少模块内部的干扰耦合。如图5所示,屏蔽罩的尺寸应稍大于屏蔽罩支架的尺寸,以用于完全屏蔽干扰信号。因此,屏蔽结构的组长主要是屏蔽罩支架焊接到模块的TOP面,屏蔽盖扣压装配到屏蔽罩支架上,焊接材料一般为锡。如图6所示,为进一步减少贴片模块内部的干扰耦合,可以根据辐射干扰源的频段,在屏蔽盖内表面贴装吸波材料,其中,吸波材料使用附着胶与屏蔽盖粘贴装配。此时,能够实现吸收电磁辐射,减少屏蔽罩内部的干扰信号反射。
本申请所提供的一种抗干扰的贴片模块,包括:铜箔、屏蔽结构;铜箔设置于贴片模块的BOT面,且铜箔为露铜焊盘,铜箔接地;屏蔽结构由屏蔽罩支架和屏蔽罩组成,且屏蔽罩支架设置于贴片模块的TOP面,屏蔽罩设置于屏蔽罩支架上方,以便于隔离干扰信号。由于铜箔接地,此时形成完整的法拉第笼式屏蔽,并增加贴片模块的散热面积;同时屏蔽结构能够减少干扰信号对贴片模块内部器件的干扰,此时,实现了避免电磁辐射并降低集成器件的温度。
还需要说明的是,本申请从以下四个方面进行了详细阐述:
其一,关于贴片模块的PCB板布线:贴片模块的BOT面设计,改为“地平面”。BOT面的整体“地平面”设计,可以通过此“地”铜箔与TOP面的屏蔽罩,形成整体的法拉第笼式屏蔽,同时BOT面的大面积铜箔,贴到产品主板上,可以借由主板的地铜箔增加散热面积,以优化散热设计。
其二,关于屏蔽结构:采用屏蔽罩支架加屏蔽罩的双层设计方式,同时支架设计根据模块的功能分区之间的耦合情况(如基带、射频、电源)设计成隔离腔。
其三,关于吸波材料:除上述提及的屏蔽结构设计外,为进一步减少模块内部功能区之间的电磁耦合,在屏蔽罩内层面贴装吸波材料,减少模块内部的电磁反射。
其四,关于导热:在上述屏蔽结构设计基础上,针对发热量比较大的芯片,增加导热硅胶或导热硅脂,通过将热量导出到屏蔽罩进一步增大散热面积,降低温升。
因此,本申请所提供的一种抗干扰的贴片模块,包括:铜箔、屏蔽结构;铜箔设置于贴片模块的BOT面,且铜箔为露铜焊盘,铜箔接地;屏蔽结构由屏蔽罩支架和屏蔽罩组成,且屏蔽罩支架设置于贴片模块的TOP面,屏蔽罩设置于屏蔽罩支架上方,以便于隔离干扰信号。由于铜箔接地,此时形成完整的法拉第笼式屏蔽,并增加贴片模块的散热面积;同时屏蔽结构能够减少干扰信号对贴片模块内部器件的干扰,此时,实现了避免电磁辐射并降低集成器件的温度。
以上对本实用新型所提供的一种抗干扰的贴片模块及集成系统进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以对本实用新型进行若干改进和修饰,这些改进和修饰也落入本实用新型权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种抗干扰的贴片模块,其特征在于,包括:铜箔、屏蔽结构;
所述铜箔设置于贴片模块(101)的BOT面,且所述铜箔为露铜焊盘,所述铜箔接地;
所述屏蔽结构由屏蔽罩支架(102)和屏蔽罩(103)组成,且所述屏蔽罩支架(102)设置于所述贴片模块(101)的TOP面,所述屏蔽罩(103)设置于所述屏蔽罩支架(102)上方,以便于隔离干扰信号。
2.根据权利要求1所述的抗干扰的贴片模块,其特征在于,所述屏蔽罩支架(102)由支架边框以及至少一个隔离腔支架组成。
3.根据权利要求1所述的抗干扰的贴片模块,其特征在于,所述露铜焊盘为阵列式露铜焊盘。
4.根据权利要求2所述的抗干扰的贴片模块,其特征在于,在所述屏蔽罩(103)的内表面贴装吸波材料。
5.根据权利要求1所述的抗干扰的贴片模块,其特征在于,在所述贴片模块(101)的TOP面上的至少一个器件上设置有导热材料。
6.根据权利要求5所述的抗干扰的贴片模块,其特征在于,当所述屏蔽罩(103)与所述屏蔽罩支架(102)组装后,所述屏蔽罩(103)与所述导热材料接触。
7.根据权利要求3所述的抗干扰的贴片模块,其特征在于,所述阵列式露铜焊盘的横向露出所述铜箔的个数等于所述阵列式露铜焊盘的纵向露出所述铜箔的个数。
8.根据权利要求7所述的抗干扰的贴片模块,其特征在于,设置于所述贴片模块(101)的所述TOP面上的各个器件与所述铜箔贴附接触。
9.根据权利要求2所述的抗干扰的贴片模块,其特征在于,所述隔离腔支架的个数与所述贴片模块(101)的所述TOP面上的器件的个数相等。
10.一种抗干扰的贴片模块的集成系统,其特征在于,包括:权利要求1至9任意一项的抗干扰的贴片模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223386154.8U CN219459661U (zh) | 2022-12-16 | 2022-12-16 | 一种抗干扰的贴片模块及集成系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223386154.8U CN219459661U (zh) | 2022-12-16 | 2022-12-16 | 一种抗干扰的贴片模块及集成系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219459661U true CN219459661U (zh) | 2023-08-01 |
Family
ID=87413868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223386154.8U Active CN219459661U (zh) | 2022-12-16 | 2022-12-16 | 一种抗干扰的贴片模块及集成系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219459661U (zh) |
-
2022
- 2022-12-16 CN CN202223386154.8U patent/CN219459661U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Deutsch | Electrical characteristics of interconnections for high-performance systems | |
Park et al. | Modeling and measurement of simultaneous switching noise coupling through signal via transition | |
Wu et al. | Model-order reduction of finite-element approximations of passive electromagnetic devices including lumped electrical-circuit models | |
KR20030081475A (ko) | 회로 레이아웃 설계 방법 및 그 시스템 | |
Ramahi et al. | A simple finite-difference frequency-domain (FDFD) algorithm for analysis of switching noise in printed circuit boards and packages | |
Fan et al. | Modeling DC power-bus structures with vertical discontinuities using a circuit extraction approach based on a mixed-potential integral equation | |
Lee et al. | Analysis and suppression of SSN noise coupling between power/ground plane cavities through cutouts in multilayer packages and PCBs | |
Tan et al. | Time-domain analysis of noise coupling between package and PCB power/ground planes based on WLP-FDTD | |
Bathey et al. | Noise computation in single chip packages | |
CN219459661U (zh) | 一种抗干扰的贴片模块及集成系统 | |
US10652998B2 (en) | Multilayer ceramic electronic package with modulated mesh topology | |
JP2005031850A (ja) | 電源ノイズ解析方法 | |
US11071197B2 (en) | Multilayer ceramic electronic package with modulated mesh topology and alternating rods | |
Hayes et al. | Modeling of multiconductor systems for packaging and interconnecting high-speed digital IC's | |
Pulici et al. | Signal integrity flow for system-in-package and package-on-package devices | |
Ponnapalli et al. | A package analysis tool based on a method of moments surface formulation | |
Chen et al. | An FDTD-Touchstone hybrid technique for equivalent circuit modeling of SOP electronic packages | |
Beyene et al. | Design, modeling, and hardware correlation of a 3.2 Gb/s/pair memory channel | |
Mikazuki et al. | Statistical design techniques for high-speed circuit boards with correlated structure distributions | |
Vakanas et al. | Effects of floating planes in three-dimensional packaging structures on simultaneous switching noise | |
Bracken et al. | Analysis of system-level electromagnetic interference from electronic packages and boards | |
Scogna et al. | EMC simulation of complex PCB inside a metallic enclosure and shielding effectiveness analysis | |
Joo et al. | Investigation of Voltage Regulator Module (VRM)-induced Noise to High-speed Signals with VRM Via Design Factors | |
Samaras et al. | The IA-64 Itanium processor cartridge | |
Cao et al. | Rigid-Flex SiP Design Case |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |