CN1157483A - 集成电路中介电层的制造方法 - Google Patents

集成电路中介电层的制造方法 Download PDF

Info

Publication number
CN1157483A
CN1157483A CN 96101197 CN96101197A CN1157483A CN 1157483 A CN1157483 A CN 1157483A CN 96101197 CN96101197 CN 96101197 CN 96101197 A CN96101197 A CN 96101197A CN 1157483 A CN1157483 A CN 1157483A
Authority
CN
China
Prior art keywords
dielectric layer
deposition
teos
layer bottom
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 96101197
Other languages
English (en)
Other versions
CN1049764C (zh
Inventor
陈光钊
涂玉堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maode Science and Technology Co., Ltd.
Original Assignee
MAOXI ELECTRONIC CO Ltd TAIWAN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAOXI ELECTRONIC CO Ltd TAIWAN filed Critical MAOXI ELECTRONIC CO Ltd TAIWAN
Priority to CN96101197A priority Critical patent/CN1049764C/zh
Publication of CN1157483A publication Critical patent/CN1157483A/zh
Application granted granted Critical
Publication of CN1049764C publication Critical patent/CN1049764C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种集成电路中介电层的制造方法，其主要步骤如下：首先，沉积一层金属导电层，并利用活性离子式电浆蚀刻技术制定所述金属导电层的图案，使金属导电层图案并与半导体元件电性接触，然后利用等离子增强式化学沉积法沉积一介电层，其为介电层底层，最后以热解化学气相沉积法，利用四乙氧基硅烷和臭氧气体在介电层底层上沉积形成另一介电层，此介电层厚度均匀且可完全填满所述金属导电层图案之间的空隙，以达到平坦化效果。

Description

集成电路中介电层的制造方法
本发明涉及一种集成电路中介电层的制造方法，其为一种使起伏不平的(Severe Topography)介电层平坦化的方法，特别是有关于以电浆增强式化学气相沉积法(PECVD)沉积四乙氧基硅烷(TEOS；Tetraethoxysilanes)，其沉积物以PE-TEOS介电层底层表示之，利用其不同沉积条件，来达到金属层间的介电层(inter-metal-dielectric)平坦化的目的。
由于集成电路高度集成化，使得在具有多层金属(Multi-Level Metallization)集成电路制造中，由于多层金属与绝缘层的交互沉积、蚀刻，易形成不平整表面，特别是在堆叠式动态随机存储器(Stack DRAM)制造中，制造电容器所须的四层多晶硅(Polysilicon)交互沉积、蚀刻的结果，易形成高耸的阶梯地势，由于这些起伏不平地形会对后续制程造成影象失真，或产生蚀刻残渣，而使得金属线短路。
目前，解决表面起伏不平的介电层技术有偏压溅镀式二氧化硅(Bias Sputtered Silicon Dioxide)及可流动的二氧化硅，此二平坦化技术耗时且成本高，另一种制程简易且成本低的平坦化技术是自旋涂布式玻璃膜平坦化技术[(SOG；Spin-On-Glass)planarization Process]；传统技术中两金属层中间的介电层的平坦化制造技术，一般是先沉积PE-TEOS在金属层上，成为介电层底层，以PE-TEOS介电层底层表示之，然后，其上再沉积反应物为一伴有臭氧气体的四乙氧基硅烷(O3/TEOS)，以形成二氧化硅介电层，接下来，再使用SOG平坦化技术，来达到中间介电层IMD平坦化的目的，请参阅Hsia等人的美国专利(专利编号：5,393,708)。
传统IMD平坦化制程的关键步骤如下：(1)先准备好导电层图案；(2)在导电层上沉积一PE-TEOS介电层底层；(3)在PE-TEOS介电层底层上，再沉积O3/TEOS，以形成二氧化硅介电层，来达到平坦化目的；但由于O3/TEOS表面具有极强的敏感底，故当沉积O3/TEOS在PE-TEOS介电层底层上时，会因PE-TEOS介电层底层的材料与其载子浓度等因素，使得敏感的O3/TEOS表面与PE-TEOS材料的交互作用而影响到所沉积的介电层厚度，而产生介电层厚度不均匀的现象，此外，原本晶圆上的导电层图案之间的空隙，其高度对宽度的比值分布有极大的差异，再加上O3/TEOS的表面敏感度等问题，易使得由O3/TEOS所沉积而成的二氧化硅介电层无法完全填入金属间的空隙中，使得IMD平坦化效果不佳。
为了改善传统IMD平坦化技术的缺点，本发明揭露了金属间介电层平坦化技术，特别是指不同介电层底层(underlayer)的制造方式，用以解决来自O3/TEOS的表面敏感度因素而引起的IMD平坦化效果不佳等问题，以增加商品竞争时所要求的制作成本低、制造简易性以及商品较优性等优势。
有鉴于上述习用技术之中间金属介电层平坦化效果不佳等缺点，本发明提出了一种新的介电层底层(underlayer)之制程方式，来克服O3/TEOS极强的表面敏感度所引起的IMD平坦化不佳等问题，其制程方法非常简单，其关键步骤就是改变介电层底层的沉积条件，用此来改善介电底层与O3/TEOS所沉积的介电层的敏感表面交互作用所产生的问题，以达到更佳的IMD平坦化效果。
本发明的主要目的，在于提供一种改善金属间介电层平坦化的方法，为达到上述目的，本发明采取如下措施：
本发明的方法，其步骤包括：(1)在硅半导体基板上形成一层绝缘层，接着，形成一层金属导电层，并利用传统微影技术与电浆蚀刻技术制定所述金属导电层图案；(2)在金属导电层上以等离子增强式化学沉积法(PECVD；Plasma-Enhanced Chemical Vapor Deposition)以不同功率沉积介电层底层方式来增加有利IMD的平坦化效果；(3)利用热解化学气相沉积法(THCVD；Pyrolytic Chemical Vapor Deposition)在介电层底层上沉积反应物为O3/TEOS的介电层(一般是形成有可流动性质的二氧化硅)。
结合实施例1及附图说明本发明的特点如下：
附图简要说明：
图1为习用金属间介电层平坦化技术的横截面示意图。
图2为本发明实施例金属间介电层平坦化技术的横截面示意图。
本发明所揭露的金属间介电层平坦化方法，是利用选择性的沉积介电层底层技术，以达到平坦金属导电层图案上的介电层目的，虽然其实施例仅应用于单层金属导电层，但熟悉集成电路技艺的人士皆能轻易思及，本发明所揭露的方法亦能延伸应用到具有多层金属的集成电路，以形成多层的平坦介电层。
请参考图1，传统金属间介电层平坦化技术的图示，其中导电层图案1、介电层底层2、由反应物O3/TEOS所沉积的介电层3，其中易产生介电层未能填入两金属图案间的空隙4、介电层不均匀膜厚5和6等；其制造步骤包括：首先，在金属导电层1上沉积一介电层底层2，再沉积反应物为O3/TEOS的介电层3(一般是形成具有可流动性质的二氧化硅)在介电层底层2上，以达到平坦化目的，但由于沉积反应物O3/TEOS的表面敏感度极高，因此当介电层3沉积在介电层底层2上时，常会因为介电层底层2所用的材料及其载子浓度的不同而影响到由O3/TEOS所沉积的介电层3膜厚度5或6不均匀；更进一步，若再加上晶体上导电层图案之间空隙高度对宽度的比值分布差异大，很容易形成由O3/TEOS所沉积的介电层3无法完全填入金属间的空隙而形成介电层3与电层底层2中间有空隙4存在，而不利IMD的平坦。
请参考图2，其为本发明的金属间介电层  平坦化技术的图示，其制造过程包括：首先，在硅半导体基板10上形成一层绝缘层20，接着，在绝缘层20上再形成一金属导电层，并利用传统微影技术与导电浆蚀刻技术制定出所述金属导电层图案30，如图2A所示；接下来请参阅图2B，在金属导电层上以等离子增强式化学沉积法(PECVD)沉积形成PE-TEOS介电层底层)40，在金属导电层图案30及绝缘层20上，其PECVD沉积形成的PE-TEOS(Plasma Enhanced TEOS)介电层底层40的条件如下：
(1)其反应物质为氧气加上四乙氧基硅烷(O2+TEOS；tetraethoxysilanes)，反应的真空条件大约在8到10Torr，反应温度约为380℃到400℃左右，沉积功率约为100瓦特(W)左右，沉积速率约4285/min，沉积厚度约为1000埃至3000埃左右，即，以低功率沉积形成的PE-TEOS介电层底层40；或
(2)其反应物质为氧气加上四乙氧基硅烷(O2+TEOS；tetraethoxysilanes)，反应的真空条件大约在8到10Torr，反应温度约为380℃到400℃左右，沉积功率约为400-900瓦特左右，沉积速率约为7500/min，沉积厚度约为1000-2000埃左右；接下来，再以沉积功率约为100瓦特左右的低功率沉积介电层底层40，其沉积速率约4285/min，沉积厚度约500-2000埃左右的介电层底层40，即，先以高功率再以低功率沉积形成的PE-TEOS介电层底层40；
由以上两种制程方式之一制成的PE-TEOS介电层底层40，均可有效改善将要沉积反应物为(O2/TEOS)在其介电层底层40上的介电层50的表面敏感性；
请参考图2C，利用以上方法之一，完成介电层底层40的沉积后，下一步，再利用热解化学气相沉积法(THCVD)沉积(O3/TEOS以形成具有可流动性的二氧化硅(silicon oxide)介电质层50，以达到IMD平坦化作用；其中反应物质为伴有臭氧O3气体的四乙氧基硅烷(TEOS；Tetraethoxysilanes)，反应的真空条件为200到760Torr左右，反应温度为380℃到440℃左右，沉积膜厚约为3000至10000埃左右。
由以上图2A、2B和2C三步骤，即完成介电层平坦化作用，其中图2B为关键性步骤，利用本发明的制造方法，可使得介电层的平坦化效果更完全。

Claims (5)

1、一种集成电路中介电层的制造方法，其步骤包括：
在一个半导体基板上形成半导体元件和金属导电层图案；
然后，形成一介电层底层于所述金属导电层图案上和所述半导体基板其它区域；其中介电层底层的制造条件如下：利用等离子增强式化学气相沉积法沉积，其反应物质为氧气加上四乙氧基硅烷，沉积物以PE-TEOS表示，沉积功率约为100瓦特，沉积完成PE-TEOS介电层底层后，始完成介电层底层的制作；
在介电层底层上，再沉积一伴有臭氧O3气体的TEOS形成可流动性质的二氧化硅介电层，完全填满所述金属导电层图案之间的空隙。
2、根据权利要求1所述的方法，其特征在于，所述制作介电层底层的步骤中，利用高功率沉积后再进行低功率的PE-TEOS介电层底层沉积。
3、根据权利要求1或2所述的方法，其特征在于，所述介电层底层的沉积厚度介于1000埃及3000埃之间。
4、根据权利要求1或2所述的方法，其特征在于，所述反应物TEOS及O3沉积的二氧化硅介电层，由热解化学气相沉积法沉积，厚度介于3000到10000埃之间。
5、根据权利要求2所述的方法，其特征在于，所述高功率沉积PE-TEOS介电层底层，厚度介于1000到2000埃之间，再以低功率(约100瓦特)沉积PE-TEOS介电层底层，其厚度介于500到2000埃之间。
CN96101197A 1996-02-14 1996-02-14 集成电路中介电层的制造方法 Expired - Fee Related CN1049764C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN96101197A CN1049764C (zh) 1996-02-14 1996-02-14 集成电路中介电层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN96101197A CN1049764C (zh) 1996-02-14 1996-02-14 集成电路中介电层的制造方法

Publications (2)

Publication Number Publication Date
CN1157483A true CN1157483A (zh) 1997-08-20
CN1049764C CN1049764C (zh) 2000-02-23

Family

ID=5117009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96101197A Expired - Fee Related CN1049764C (zh) 1996-02-14 1996-02-14 集成电路中介电层的制造方法

Country Status (1)

Country Link
CN (1) CN1049764C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309046C (zh) * 2002-12-25 2007-04-04 旺宏电子股份有限公司 存储器的制造方法
CN101308793B (zh) * 2007-05-15 2010-06-02 台湾积体电路制造股份有限公司 集成电路结构及其形成方法
CN102674373A (zh) * 2012-05-28 2012-09-19 上海华力微电子有限公司 利用正硅酸乙酯制备二氧化硅的设备及方法
CN102709153A (zh) * 2012-04-17 2012-10-03 上海华力微电子有限公司 一种金属-氧化硅-金属电容器的制作方法
CN103065945A (zh) * 2013-01-14 2013-04-24 陆伟 一种影像传感器晶圆的键合方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753607B1 (en) * 2003-05-19 2004-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for improving interlevel conductor connections
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
CN102054734B (zh) * 2009-11-10 2013-01-30 中芯国际集成电路制造(上海)有限公司 提高晶圆沟道填充能力的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246887A (en) * 1991-07-10 1993-09-21 At&T Bell Laboratories Dielectric deposition
US5393708A (en) * 1992-10-08 1995-02-28 Industrial Technology Research Institute Inter-metal-dielectric planarization process

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309046C (zh) * 2002-12-25 2007-04-04 旺宏电子股份有限公司 存储器的制造方法
CN101308793B (zh) * 2007-05-15 2010-06-02 台湾积体电路制造股份有限公司 集成电路结构及其形成方法
CN102709153A (zh) * 2012-04-17 2012-10-03 上海华力微电子有限公司 一种金属-氧化硅-金属电容器的制作方法
CN102674373A (zh) * 2012-05-28 2012-09-19 上海华力微电子有限公司 利用正硅酸乙酯制备二氧化硅的设备及方法
CN102674373B (zh) * 2012-05-28 2014-01-29 上海华力微电子有限公司 利用正硅酸乙酯制备二氧化硅的设备及方法
CN103065945A (zh) * 2013-01-14 2013-04-24 陆伟 一种影像传感器晶圆的键合方法
CN103065945B (zh) * 2013-01-14 2015-12-23 武汉新芯集成电路制造有限公司 一种影像传感器晶圆的键合方法

Also Published As

Publication number Publication date
CN1049764C (zh) 2000-02-23

Similar Documents

Publication Publication Date Title
KR100215867B1 (ko) 반도체 소자의 커패시터 구조 및 제조 방법
US5599740A (en) Deposit-etch-deposit ozone/teos insulator layer method
KR100624566B1 (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
JP4825247B2 (ja) 半導体集積回路構造を形成する方法
US6025263A (en) Underlayer process for high O3 /TEOS interlayer dielectric deposition
KR100227843B1 (ko) 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법
JPH0774313A (ja) 薄膜キャパシタおよびその製造方法
EP0858103B1 (en) Method for etching Pt film of semiconductor device
US7732296B2 (en) Method of fabricating metal-insulator-metal capacitor and metal-insulator-metal capacitor manufactured by the method
CN110957304A (zh) 一种电容器结构及其制造方法
US5698467A (en) Method of manufacturing an insulation layer having a flat surface
US7256442B1 (en) Three-layer lower capacitor electrode
CN1049764C (zh) 集成电路中介电层的制造方法
JPH09129850A (ja) 半導体素子の高誘電率キャパシター及びその製造方法
JP3666877B2 (ja) 半導体記憶装置およびその製造方法
US6952051B1 (en) Interlevel dielectric structure
CN1354887A (zh) 半导体存储元件的制法
CN1677621A (zh) 金属－绝缘体－金属电容器之电极的制造方法
US6596629B2 (en) Method for forming wire in semiconductor device
US6756676B2 (en) Semiconductor device and method of manufacturing the same
CN102054734A (zh) 提高晶圆沟道填充能力的方法
US20060128149A1 (en) Method for forming a metal wiring in a semiconductor device
Ono et al. (Ba, Sr) TiO/sub 3/capacitor technology for Gbit-scale DRAMs
US6762090B2 (en) Method for fabricating a capacitor
Barfknecht et al. Josephson junction integrated circuit process with planarized PECVD SiO/sub 2/dielectric

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MAODE TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: TAIWAN MAOXI ELECTRONICS CO., LTD.

Effective date: 20041112

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20041112

Address after: Taiwan, China

Patentee after: Maode Science and Technology Co., Ltd.

Address before: Taiwan, China

Patentee before: Maoxi Electronic Co., Ltd., Taiwan

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000223

Termination date: 20100214