CN115732510A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115732510A
CN115732510A CN202210728512.4A CN202210728512A CN115732510A CN 115732510 A CN115732510 A CN 115732510A CN 202210728512 A CN202210728512 A CN 202210728512A CN 115732510 A CN115732510 A CN 115732510A
Authority
CN
China
Prior art keywords
line
lines
gate
dummy
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210728512.4A
Other languages
English (en)
Inventor
金瞳祐
禹珉圭
金璟陪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115732510A publication Critical patent/CN115732510A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0542—12th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置包括：电源线；栅极线，分别在平面图上沿第一方向延伸且沿第二方向排列；像素，连接于电源线及栅极线；以及垂直线，分别在平面图上沿第二方向延伸且沿第一方向排列。其中，垂直线包括栅极连接线以及布置于栅极连接线之间的虚设线。栅极连接线将栅极线连接于栅极驱动部。虚设线连接于电源线。将栅极连接线中的至少一条置于其之间而隔开的虚设线之间的间距整体恒定。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
最近，随着对信息显示的关注日益增加，对显示装置的研究开发正在持续进行。
发明内容
最近，显示装置变得大面积化，据此，向显示装置内的像素供应的电源发生电压降，因电压降而根据在显示装置内的位置而发生亮度偏差。
本发明的一目的在于提供一种能够减缓由电压降引起的亮度偏差的显示装置。
为了实现本发明的一目的，根据本发明的一实施例的一种显示装置包括：电源线；栅极线，分别在平面图上沿第一方向延伸且沿第二方向排列；像素，连接于所述电源线及所述栅极线；以及垂直线，分别在平面图上沿所述第二方向延伸且沿所述第一方向排列。所述垂直线包括栅极连接线以及布置于所述栅极连接线之间的虚设线，所述栅极连接线将所述栅极线连接于栅极驱动部，所述虚设线连接于所述电源线，将所述栅极连接线中的至少一条置于其之间而隔开的所述虚设线之间的间距整体恒定。
根据一实施例，所述电源线可以包括第一电源线及第二电源线，所述第一电源线被施加第一电源电压，所述第二电源线被施加第二电源电压，所述像素中的每一个像素可以包括至少一个发光元件，所述至少一个发光元件电连接于所述第一电源线与所述第二电源线之间。
根据一实施例，所述虚设线可以电连接于所述第一电源线。
根据一实施例，所述虚设线可以电连接于所述第二电源线。
根据一实施例，所述垂直线以对应于所述像素中的一个像素的间距沿所述第一方向相互隔开布置。
根据一实施例，所述栅极连接线中的至少一条栅极连接线和所述虚设线中的至少一条虚设线可以构成线组，所述线组沿所述第一方向重复布置。
根据一实施例，所述线组可以包括所述虚设线中的至少两条虚设线。
根据一实施例，所述电源线可以包括沿所述第一方向延伸并沿所述第二方向相互隔开的水平电源线，所述虚设线可以连接于所述水平电源线，所述虚设线及所述水平电源线可以在平面图上形成网格结构。
根据一实施例，所述栅极连接线及所述虚设线可以布置在相同的层且包含相互相同的物质。
根据一实施例，所述虚设线可以将至少一个绝缘层置于其之间而与所述水平电源线隔开，所述水平电源线可以通过贯通所述至少一个绝缘层的接触孔而连接于所述虚设线。
根据一实施例，所述水平电源线可以布置在与所述栅极线相同的层上且包含相互相同的物质。
根据一实施例，所述像素中的每一个可以包括晶体管及至少一个发光元件，所述晶体管布置于基板上，所述至少一个发光元件连接于所述晶体管，所述虚设线可以布置于所述基板与所述晶体管之间。
根据一实施例，所述水平电源线可以与所述晶体管的栅极电极、源极电极及漏极电极中的一个布置在相同的层。
根据一实施例，所述显示装置还可以包括：数据线，分别在平面图上沿所述第二方向延伸且沿所述第一方向排列，并且连接于所述像素；栅极驱动部，连接于所述栅极线；以及数据驱动部，连接于所述数据线，其中，在平面图上，所述栅极驱动部及所述数据驱动部可以以所述像素为基准而位于相同的方向。
为了实现本发明的一目的，根据本发明的一实施例的一种显示装置包括：像素，布置于显示区域；电源线，布置于所述显示区域，并连接于所述像素；栅极线，分别在平面图上沿第一方向延伸且沿第二方向排列，并且连接于所述像素；栅极连接线，分别在平面图上沿所述第二方向延伸且沿所述第一方向排列，并且连接于所述栅极线；以及虚设线，与所述栅极连接线布置在相同的层，分别在平面图上沿所述第二方向延伸，并且在所述显示区域内连接于所述电源线。所述栅极连接线中的至少一条栅极连接线与所述虚设线中的至少一条虚设线构成线组，所述线组在整个所述显示区域沿所述第二方向重复布置。
根据一实施例，将所述栅极连接线中的至少一条所述栅极连接线置于其之间而相互隔开的所述虚设线之间的间距可以在整个所述显示区域恒定。
根据一实施例，所述电源线可以包括第一电源线及第二电源线，所述第一电源线被施加第一电源电压，所述第二电源线被施加第二电源电压，所述像素中的每一个可以包括至少一个发光元件，所述至少一个发光元件在所述第一电源线与所述第二电源线之间电连接。
根据一实施例，所述虚设线中的至少一部分可以电连接于所述第一电源线。
根据一实施例，所述虚设线中的至少一部分可以电连接于所述第二电源线。
根据一实施例，所述电源线可以包括沿所述第一方向延伸且沿所述第二方向相互隔开的水平电源线，所述虚设线可以连接于所述水平电源线，所述虚设线及所述水平电源线可以在平面图上形成网格结构。
根据本发明的实施例的显示装置可以包括栅极连接线(或垂直栅极线)和虚设线，所述栅极连接线将布置于显示面板的一侧的栅极驱动部连接于栅极线(或水平栅极线)，所述虚设线布置于所述栅极连接线之间，其中，虚设线可以连接于电源线。因此，可以借由虚设线减缓电源线的电压降。
此外，虚设线可以均匀地(或均等地、恒定地)排列在整个显示面板。因此，可以在整个显示面板均匀地减缓电源线的电压降，从而改善整个显示面板的亮度偏差。
根据本发明的一实施例的效果，不限于借由以上举例示出的内容，在本发明中包括更多样的效果。
附图说明
图1是示意性地示出根据本发明的实施例的显示装置的图。
图2是示出包括在图1的显示装置的像素的一实施例的图。
图3是示出图2的像素的一实施例的剖面图。
图4是示出包括在图1的显示装置的显示面板的一实施例的图。
图5是示出图4的显示面板的一实施例的图。
图6a至图6d是示出图5的A1区域的一实施例的剖面图。
图7是示出图4的显示面板的其他实施例的图。
图8是示出图4的显示面板的比较实施例的图。
图9是示出由图1的显示装置显示的图像的实施例的图。
具体实施方式
本发明可以进行多样的变更且可以具有多种形态，将在附图中举例示出特定实施例，并在本文中进行详细说明。但是，这并不旨在将本发明限定于特定的公开形态，应当理解为包括包含在本发明的思想和技术范围的所有变更、等同物以及替代物。
在说明各个附图时对相似的构成要素使用了相似的附图标记。在附图中，为了本发明的明确性，结构物的尺寸比实际放大而示出。虽然“第一”、“第二”等的术语可以用于说明多样的构成要素，但是所述构成要素不应被所述术语所限定。所述术语仅用于将一个构成要素与另一个构成要素进行区分。例如，在不脱离本发明的权利范围的情况下，第一构成要素可以被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。除非在上下文中明确表示出不同含义，否则单数的表述包括复数的表述。
在本申请中，“包括”或“具有”等术语应理解为用于指定说明书中记载的特征、数字、步骤、操作、构成要素、部件或其组合的存在，而不是预先排除一个或其以上的其他特征或数字、步骤、操作、构成要素、部件或这些的组合的存在或添加可能性。此外，当提及某一部分与另一部分“连接”时，其不仅包括直接连接的情形，还包括将其他元素置于某一部分与另一部分之间而连接的情形。
以下，参照附图对本发明的优选实施例以及除此之外用于使本领域技术人员易于理解本发明的内容的必要的事项进行详细说明。在以下的说明中，除非在上下文中明确地表示仅包括单数，否则单数的表述还包括复数的表述。
图1是示意性地示出根据本发明的实施例的显示装置的图。在图1中示出了配备有多个栅极驱动集成电路(以下，集成电路被称为“IC”)及数据驱动IC的显示装置10作为可应用本发明的实施例的一例。然而，本发明不限于此。例如，本发明也可应用于配备有一个栅极驱动IC及一个数据驱动IC的显示装置。
参照图1，显示装置10包括显示面板100(或显示部、像素部)、栅极驱动IC 210(或栅极驱动部、扫描驱动部)、数据驱动IC 310(或数据驱动部或源极驱动部)以及时序控制部410。
显示面板100可以包括显示图像的显示区域110及位于显示区域110外廓的非显示区域120。显示面板100可以包括水平栅极线GL_H(或栅极线)、数据线DL(及读出线RL)、电源线PL以及像素PXL。
水平栅极线GL_H可以沿第一方向DR1延伸且沿第二方向DR2排列。数据线DL(及读出线RL)可以沿第二方向DR2延伸且沿第一方向DR1排列。电源线PL可以沿第一方向DR1延伸且沿第二方向DR2排列，但不限于此。例如，虽然将参照图5进行后述，但电源线PL也可以沿第二方向DR2延伸，并且可以在整个显示面板100具有网状结构。
像素PXL可以位于水平栅极线GL_H与数据线DL交叉的区域，或者可以位于借由水平栅极线GL_H及数据线DL划分或定义的区域。像素PXL连接于水平栅极线GL_H、数据线DL以及电源线PL，并且可以响应于栅极信号以与数据信号(或数据电压)对应的亮度发光。栅极信号可以通过水平栅极线GL_H而被提供，数据信号可以通过数据线DL而被提供。为此，像素PXL可以包括至少一个发光元件、响应于栅极信号而传输数据信号的开关晶体管、存储通过开关晶体管传输的数据信号的存储电容器、对应于所存储的数据信号而从电源线PL向至少一个发光元件提供驱动电流的驱动晶体管。在此，发光元件可以利用有机发光二极管或无机发光二极管构成，无机发光二极管可以包括微型发光二极管、量子点发光二极管等。此外，发光元件也可以由有机物和无机物复合构成。在像素PXL包括多个发光元件的情形下，多个发光元件可以彼此串联连接、并联连接或串并联连接。
在实施例中，显示面板100还可以包括垂直栅极线GL_V(或栅极连接线)及虚设线GL_D。虽然将进行后述，垂直栅极线GL_V及虚设线GL_D包括相同的物质，可以通过相同的工艺形成在相同的层。垂直栅极线GL_V及虚设线GL_D可以包括在垂直布线(wirings)(例如，通过一个工艺形成的垂直布线)。
垂直栅极线GL_V及虚设线GL_D可以沿第二方向DR2延伸且沿第一方向DR1排列。垂直栅极线GL_V可以与水平栅极线GL_H(或对应的水平栅极线GL_H)连接，并且可以从栅极驱动IC 210向水平栅极线GL_H传输栅极信号。虚设线GL_D可以与电源线PL连接，并且可以减小电源线PL的电阻(或由电阻引起的IR压降(IR drop)或电压降)。
作为参考，可以配备用于将栅极驱动IC 210连接于水平栅极线GL_H的垂直栅极线GL_V，并且还可以配备虚设线GL_D，以确保以像素为单位的一致性(例如，按像素列配备与垂直栅极线GL_V对应的线，使得像素PXL之间的特性一致)。通过将虚设线GL_D(即，不用于栅极驱动IC 210与水平栅极线GL_H之间的连接的虚设线GL_D)连接于电源线PL，可以减少或减缓电源线PL的电压降及由电压降引起的像素PXL的亮度降低。
在一实施例中，至少一条垂直栅极线GL_V及至少一条虚设线GL_D可以沿第一方向DR1交替且重复地布置。例如，三条或五条垂直栅极线GL_V与一条虚设线GL_D可以沿第一方向DR1交替且重复布置。例如，三条或五条垂直栅极线GL_V与两条虚设线GL_D可以沿第一方向DR1交替且重复布置。即，垂直栅极线GL_V及虚设线GL_D可以分别以将彼此置于其之间的方式均匀地分散布置于整个显示面板100。虚设线GL_D可以均匀地分散布置在整个显示面板100(或显示区域110)，使得电源线PL的电压降在整个显示面板100得到均匀地补偿。
时序控制部410可以控制栅极驱动IC 210及数据驱动IC 310。时序控制部410可以从外部接收控制信号，并且可以基于控制信号生成栅极控制信号及数据控制信号。控制信号可以包括垂直同步信号、水平同步信号、外部时钟信号等。时序控制部410可以向栅极驱动IC 210提供栅极控制信号，可以向数据驱动IC 310提供数据控制信号。
此外，时序控制部410可以通过重新排列从外部(例如，图形处理器)提供的输入数据(或原始图像数据)来生成图像数据，并且将图像数据提供至数据驱动IC 310。时序控制部410可以贴装于控制板400。
栅极驱动IC 210及数据驱动IC 310可以驱动显示面板100。栅极驱动IC210及数据驱动IC 310可以位于显示面板100(或显示区域110)的一侧(例如，第二方向DR2的相反方向)。
栅极驱动IC 210可以从时序控制部410接收栅极控制信号，基于栅极控制信号生成栅极信号，栅极驱动IC 210可以向显示面板100提供栅极信号。栅极控制信号可以包括起始脉冲及时钟信号(例如，扫描时钟信号、进位时钟信号)。栅极驱动IC 210可以通过利用时钟信号来生成对应于起始脉冲的栅极信号，并且可以向垂直栅极线GL_V提供栅极信号。例如，栅极驱动IC210可以被实现为依次移位并输出起始脉冲的移位寄存器(shiftregister)。
栅极驱动IC 210可以贴装于驱动电路膜320(或柔性电路基板)，并且经由印刷电路板330和/或电缆500(或柔性电路基板)而连接于贴装在控制板400的时序控制部410。然而，本发明不限于此。
数据驱动IC 310可以从时序控制部410接收数据控制信号及图像数据，并产生对应于图像数据的数据信号。数据驱动IC 310可以向显示面板100提供数据信号。数据驱动IC310可以贴装于驱动电路膜320，并且经由印刷电路板330和/或电缆500而连接于时序控制部410。
电缆500可以通过上部连接器和下部连接器将控制板400与印刷电路板330电连接。在此，电缆500总体上表示配备有能够将控制板400和印刷电路板330等进行电连接的布线的装置。例如，电缆500可以被实现为柔性电路基板。
如上所述，显示装置10可以包括布置于显示面板100(或显示区域110)的一侧的栅极驱动IC 210及数据驱动IC 310。由于栅极驱动IC 210及数据驱动IC 310仅布置于显示面板100(或显示区域110)的一侧，因此可以在显示装置10的其余边使非显示区域120最小化。
此外，显示装置10可以包括将栅极驱动IC 210连接到水平栅极线GL_H的垂直栅极线GL_V和对应于垂直栅极线GL_V的虚设线GL_D(即，包括在垂直布线但未用于栅极驱动IC210与水平栅极线GL_H之间的连接的虚设线GL_D)。虚设线GL_D可以连接于电源线PL，并且可以均匀地(或均等地、恒定地)排列在整个显示面板100(或显示区域110)。因此，在电源线PL的电压降可以在整个显示面板100均匀地减缓，使得显示面板100的亮度在整个显示区域110得到改善。
图2是示出包括在图1的显示装置的像素的一实施例的图。
参照图1及图2，像素PXL可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3、存储电容器Cst以及发光元件LD。第一晶体管M1、第二晶体管M2、第三晶体管M3可以是N型晶体管，但不限于此。例如，第一晶体管M1、第二晶体管M2、第三晶体管M3中的至少一个可以是P型晶体管。
第一晶体管M1的栅极电极可以连接于栅极节点Na，第一晶体管M1的一电极(或第一电极)可以连接于第一电源线PL1(或第一电源VDD)，第一晶体管M1的另一电极(或第二电极)可以连接于源极节点Nb。第一晶体管M1可以被命名为驱动晶体管。第一电源线PL1可以包括在参照图1说明的电源线PL。
第二晶体管M2的栅极电极可以连接于扫描线SC(或第一栅极线)，第二晶体管M2的一电极可以连接于数据线DL，第二晶体管M2的另一电极可以连接于栅极节点Na。第二晶体管M2可以被命名为开关晶体管、扫描晶体管等。扫描线SC可以包括在参照图1说明的水平栅极线GL_H，或者可以是水平栅极线GL_H。
第三晶体管M3的栅极电极可以连接于感测扫描线SS(或第二栅极线)，第三晶体管M3的一电极可以连接于读出线RL，第三晶体管M3的另一电极可以连接于源极节点Nb。第三晶体管M3可以被命名为初始化晶体管、感测晶体管等。感测扫描线SS可以包括在参照图1说明的水平栅极线GL_H，或者可以是水平栅极线GL_H。读出线RL可以与数据线DL成对而排列。根据实施例，读出线RL及第三晶体管M3也可以被省略。
存储电容器Cst的一电极可以连接于栅极节点Na，存储电容器Cst的另一电极可以连接于源极节点Nb。
发光元件LD的阳极可以连接于源极节点Nb，阴极可以连接于第二电源线PL2(或第二电源VSS)。发光元件LD可以是作为利用无机晶体结构的材料的超小型的一例的纳米级或微米级程度的小尺寸的发光二极管。发光元件LD可以是通过蚀刻方式制造的超小型发光二极管或通过生长方式制造的超小型发光二极管。然而，发光元件LD不限于此，发光元件LD也可以是有机发光二极管。
第二电源线PL2可以包括在参照图1说明的电源线PL。
可以向第一电源线PL1提供第一电源VDD(或第一电源电压)，向第二电源线PL2提供第二电源VSS(或第二电源电压)。第一电源VDD及第二电源VSS具有像素PXL的操作所需的电压电平，例如，第一电源VDD可以具有比第二电源VSS的电压电平高的电压电平。
可以将导通电压电平(例如，逻辑高电平)的扫描信号施加至扫描线SC，将导通电压电平的感测扫描信号施加至感测扫描线SS。此外，可以将与特定灰度值对应的数据信号施加至数据线DL。
在这种情形下，第二晶体管M2可以响应于扫描信号而导通，数据信号可以被提供至存储电容器Cst的一电极。此外，第三晶体管M3可以响应于感测扫描信号而导通，施加于读出线RL的第一参考电压可以被提供至存储电容器Cst的另一电极。因此，与数据信号与第一参考电压之间的差对应的电压可以存储于存储电容器Cst。之后，如果第二晶体管M2及第三晶体管M3截止，则可以对应于存储在存储电容器Cst的电压来确定从第一电源线PL1流过第一晶体管M1的驱动电流的量，发光元件LD可以以与驱动电流的量对应的亮度发光。
另外，由于用于像素PXL的数据写入及发光的扫描信号和感测扫描信号具有相同的波形，因此根据实施例，施加至扫描线SC的扫描信号也可以作为感测扫描信号而施加至感测扫描线SS。即，扫描线SC及感测扫描线SS也可以通过一条水平栅极线GL_H实现。
在实施例中，在像素PXL的一侧可以布置有垂直栅极线GL_V或虚设线GL_D。例如，垂直栅极线GL_V或虚设线GL_D可以布置在像素PXL与邻近像素之间。垂直栅极线GL_V可以连接于扫描线SC和/或感测扫描线SS，虚设线GL_D可以连接于第一电源线PL1或第二电源线PL2。
为了与水平栅极线GL_H连接，可以布置垂直栅极线GL_V，并且为了像素PXL的一致性(即，通过在所有像素PXL形成相同的借由垂直栅极线GL_V产生的寄生电容等，使像素PXL的特性一致)，可以在一部分像素PXL(例如，不与垂直栅极线GL_V邻近的像素PXL)布置虚设线GL_D。
图3是示出图2的像素的一实施例的剖面图。
参照图1至图3，像素PXL可以包括布置于基板SUB上的像素电路层PCL及显示元件层DPL。
基板SUB可以利用玻璃、树脂(resin)之类的绝缘性材料构成。此外，基板SUB可以利用具有柔性(flexibility)的材料构成，以能够弯曲或折叠，并且可以具有单层结构或多层结构。
为了方便起见，首先说明像素电路层PCL，然后说明显示元件层DPL。
像素电路层PCL可以包括缓冲层BFL、晶体管M以及保护层PSV。在此，晶体管M可以是参照图2说明的第一晶体管M1、第二晶体管M2以及第三晶体管M3中的一个。
缓冲层BFL可以设置和/或形成在基板SUB上，并且可以防止杂质扩散至晶体管M。缓冲层BFL可以是包括无机材料的无机绝缘膜。缓冲层BFL可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)、诸如铝氧化物(AlOx)之类的金属氧化物中的至少一种。缓冲层BFL可以设置为单层膜，但也可以设置为至少双层膜的多层膜。在缓冲层BFL被设置为多层膜的情形下，各个层可以利用相同的材料形成，或可以利用彼此不同的材料形成。根据基板SUB的材料及工艺条件，缓冲层BFL也可以被省略。
晶体管M可以包括半导体图案SCL、栅极电极GE、一电极SE及另一电极DE。一电极SE可以是源极电极及漏极电极中的任意一个电极，另一电极DE可以是剩余电极。作为一例，在一电极SE是源极电极的情形下，另一电极DE可以是漏极电极。
半导体图案SCL可以设置和/或形成在缓冲层BFL上。半导体图案SCL可以包括接触于一电极SE的第一接触区域和接触于另一电极DE的第二接触区域。第一接触区域和第二接触区域之间的区域可以是沟道区域。这种沟道区域可以与该晶体管M的栅极电极GE重叠。半导体图案SCL可以是利用非晶硅(amorphous silicon)、多晶硅(poly silicon)、低温多晶硅(low temperature poly silicon)、氧化物半导体或有机半导体等构成的半导体图案。作为一例，沟道区域可以是作为未掺杂杂质的半导体图案的本征半导体。第一接触区域和第二接触区域可以是掺杂有杂质的半导体图案。
栅极电极GE可以以与半导体图案SCL的沟道区域对应的方式设置和/或形成在栅极绝缘层GI上。栅极电极GE可以设置在栅极绝缘层GI上并与半导体图案SCL的沟道区域重叠。栅极电极GE可以利用选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的群中的一种或其混合物形成单层膜，或者可以利用作为低电阻物质的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层膜或多层膜结构形成，以降低布线电阻。
栅极绝缘层GI可以是包含无机材料的无机绝缘膜。作为一例，栅极绝缘层GI可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)、诸如铝氧化物(AlOx)之类的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施例，可以根据实施例而应用向栅极绝缘层GI赋予绝缘性的各种物质。作为一例，栅极绝缘层GI也可以利用包含有机材料的有机绝缘膜构成。栅极绝缘层GI可以设置为单层膜，也可以设置为至少双层膜的多层膜。
一电极SE和另一电极DE中的每一个设置和/或形成在层间绝缘层ILD上，可以通过依次贯通栅极绝缘层GI及层间绝缘层ILD的接触孔与半导体图案SCL的第一接触区域及第二接触区域接触。作为一例，一电极SE可以与半导体图案SCL的第一接触区域接触，另一电极DE可以与所述半导体图案SCL的第二接触区域接触。电极SE、DE中的每一个可以包括与栅极电极GE相同的物质，或者可以包括选自作为栅极电极GE的构成物质而例示的物质的一种以上的物质。
层间绝缘层ILD可以包括第一层间绝缘层ILD1及第二层间绝缘层ILD2。
第一层间绝缘层ILD1可以包括与栅极绝缘层GI相同的物质，或者可以包括选自作为栅极绝缘层GI的构成物质而例示的物质中的一种以上的物质。
在第一层间绝缘层ILD1上可以设置和/或形成有第二层间绝缘层ILD2。第二层间绝缘层ILD2可以是包含无机材料的无机绝缘膜或包含有机材料的有机绝缘膜。根据实施例，第二层间绝缘层ILD2可以包括与第一层间绝缘层ILD1相同的物质，但本发明不限于此。第二层间绝缘层ILD2可以设置为单层膜，但也可以设置为至少双层膜的多层膜。根据实施例，第二层间绝缘层ILD2也可以被省略。
在上述的实施例中，尽管将晶体管M的电极SE、DE解释为是通过依次贯通栅极绝缘层GI及层间绝缘层ILD的接触孔而与半导体图案SCL电连接的单独的电极，但本发明不限于此。根据实施例，晶体管M的一电极SE可以是邻近于半导体图案SCL的沟道区域的第一接触区域，晶体管M的另一电极DE可以是邻近于半导体图案SCL的沟道区域的第二接触区域。在此情形下，晶体管M的另一电极DE可以通过诸如桥式电极(bridge electrode)等的单独的连接方式电连接于像素PXL的发光元件LD。
晶体管M可以利用低温多晶硅薄膜晶体管(LTPSTFT：low temperature polysilicon thin film transistor)构成，但本发明不限于此。根据实施例，晶体管M也可以利用氧化物半导体薄膜晶体管构成。此外，在上述的实施例中，以晶体管M为顶栅(top gate)结构的薄膜晶体管的情形为例进行了说明，但本发明并不限于此，晶体管M的结构可以进行多种变更。例如，晶体管M也可以是底栅(bottom gate)结构的薄膜晶体管。
像素电路层PCL还可以包括用于存储晶体管M的栅极电极GE与一电极SE(或源极电极)之间的电压的存储电容器Cst(参考图2)和向所述晶体管M(或像素PXL)提供电源电压的电源线PL(参考图1)(或第一电源线PL1及第二电源线PL2，参考图2)等。
保护层PSV可以设置和/或形成在晶体管M上。
保护层PSV可以以包括有机绝缘膜、无机绝缘膜或布置于无机绝缘膜上的有机绝缘膜的形式设置。无机绝缘膜例如可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、诸如铝氧化物(AlOx)之类的金属氧化物中的至少一种。有机绝缘膜例如可以包括丙烯酸类树脂(polyacrylates resin)、环氧类树脂(epoxy resin)、酚醛树脂(phenolicresin)、聚酰胺类树脂(polyamides resin)、聚酰亚胺类树脂(polyimides resin)、不饱和聚酯类树脂(unsaturated polyesters resin)、聚苯醚类树脂(poly-phenylen ethersresin)、聚苯硫醚类树脂(poly-phenylene sulfides resin)及苯并环丁烯树脂(benzocyclobutene resin)中的至少一种。
显示元件层DPL可以设置在保护层PSV上。
显示元件层DPL可以包括第一堤图案BNP1及第二堤图案BNP2、第一像素电极ELT1及第二像素电极ELT2、发光元件LD以及第一接触电极CNE1及第二接触电极CNE2。此外，显示元件层DPL可以包括第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3。
第一堤图案BNP1及第二堤图案BNP2可以相互隔开布置。为了变更第一像素电极ELT1及第二像素电极ELT2中的每一个的第三方向DR3的表面轮廓(或形状)以将从发光元件LD发出的光引导至显示装置的图像显示方向(作为一例，正面方向)，第一堤图案BNP1及第二堤图案BNP2可以是分别支撑所述第一像素电极ELT1及所述第二像素电极ELT2的支撑部件。即，第一堤图案BNP1及第二堤图案BNP2可以向第三方向DR3变更第一像素电极ELT1及第二像素电极ELT2中的每一个的表面轮廓(或形状)。
第一堤图案BNP1及第二堤图案BNP2可以设置和/或形成在保护层PSV与对应的电极之间。例如，第一堤图案BNP1可以设置和/或形成于保护层PSV与第一像素电极ELT1之间，第二堤图案BNP2可以设置和/或形成于保护层PSV与第二像素电极ELT2之间。
第一堤图案BNP1及第二堤图案BNP2可以是包含无机材料的无机绝缘膜或包含有机材料的有机绝缘膜。根据实施例，第一堤图案BNP1及第二堤图案BNP2可以包括单层膜的有机绝缘膜和/或单层膜的无机绝缘膜，但本发明不限于此。根据实施例，第一堤图案BNP1及第二堤图案BNP2也可以利用堆叠有至少一个有机绝缘膜和至少一个无机绝缘膜的多层膜的形态而被设置。但是，第一堤图案BNP1及第二堤图案BNP2的材料不限于上述的实施例，根据实施例，第一堤图案BNP1也可以包括导电性物质。
第一堤图案BNP1及第二堤图案BNP2可以具有宽度从保护层PSV的一面(作为一例，上部面)沿第三方向DR3朝向上部而减小的梯形形状的剖面，但本发明不限于此。根据实施例，第一堤图案BNP1及第二堤图案BNP2可以包括具有宽度从保护层PSV的一面沿第三方向DR3朝向上部减小的半椭圆形状、半圆形状(或半球状)等剖面的曲面。当从剖面上观察时，第一堤图案BNP1及第二堤图案BNP2的形状不限于上述的实施例，可以在能够改善从各个发光元件LD发出的光的效率的范围内进行多样地变更。在第一方向DR1上相邻的第一堤图案BNP1及第二堤图案BNP2可以布置在保护层PSV的相同表面上，并且可以在第三方向DR3上具有彼此相同的高度(或厚度)。
在上述的实施例中，说明了第一堤图案BNP1及第二堤图案BNP2设置和/或形成于保护层PSV上，所述第一堤图案BNP1及所述第二堤图案BNP2以与所述保护层PSV彼此不同的工艺形成的情形，但本发明不限于此。根据实施例，第一堤图案BNP1及第二堤图案BNP2也可以和保护层PSV通过相同的工艺形成。在此情形下，第一堤图案BNP1及第二堤图案BNP2可以是保护层PSV的一区域。
第一像素电极ELT1及第二像素电极ELT2可以设置和/或形成于对应的第一堤图案BNP1及第二堤图案BNP2上。
第一像素电极ELT1及第二像素电极ELT2中的每一个可以为使从发光元件LD发出的光朝向显示装置的图像显示方向行进而利用具有预定反射率的材料构成。第一像素电极ELT1及第二像素电极ELT2中的每一个可以利用具有预定反射率的导电性物质构成。作为导电性物质，可以包括有利于将从发光元件LD发出的光朝向显示装置的图像显示方向反射的不透明金属。作为不透明金属的一例而可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、它们的合金之类的金属。根据实施例，第一像素电极ELT1及第二像素电极ELT2中的每一个可以包括透明导电性物质。作为透明导电性物质，可以包括诸如铟锡氧化物(ITO：indium tin oxide)、铟锌氧化物(IZO：indium zinc oxide)、锌氧化物(ZnOx：zinc oxide)、铟镓锌氧化物(IGZO：indium galliumzinc oxide)、铟锡锌氧化物(ITZO：indium tin zinc oxide)之类的导电性氧化物，诸如聚(3,4-乙撑二氧噻吩)(PEDOT：poly(3,4-ethylenedioxythiophene))之类的导电性高分子等。锌氧化物(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。
在第一像素电极ELT1及第二像素电极ELT2中的每一个包括透明导电性物质的情形下，也可以追加利用不透明金属构成的单独的导电层，以使从发光元件LD发出的光向显示装置的图像显示方向反射。但是，第一像素电极ELT1及第二像素电极ELT2中的每一个的材料不限于上述的材料。
第一像素电极ELT1及第二像素电极ELT2中的每一个可以设置和/或形成为单层膜，但本发明不限于此。根据实施例，第一像素电极ELT1及第二像素电极ELT2中的每一个也可以利用堆叠有金属、合金、导电性氧化物、导电性高分子中的至少两种的物质的多层膜设置和/或形成。第一像素电极ELT1及第二像素电极ELT2中的每一个可以利用至少双层膜的多层膜形成，以最小化在向发光元件LD各自的两端部传递信号(或电压)时由信号延迟引起的失真。作为一例，第一像素电极ELT1及第二像素电极ELT2中的每一个也可以利用按照铟锡氧化物(ITO：indium tin oxide)/银(Ag)/铟锡氧化物(ITO：indium tin oxide)的顺序依次堆叠的多层膜形成。
根据实施例，第一像素电极ELT1可以通过贯通保护层PSV的第一接触孔而与晶体管M电连接，第二像素电极ELT2可以通过贯通保护层PSV的第二接触孔而与像素电路层PCL的电源线(例如，第二电源线PL2，参考图2)电连接。
第一像素电极ELT1和第二像素电极ELT2中的每一个可以从像素电路层PCL的对应的一部分构成接收预定的对准信号(或对准电压)并用作用于对准发光元件LD的对准电极(或对准布线)。作为一例，第一像素电极ELT1可以从像素电路层PCL的一部分构成接收第一对准信号(或第一对准电压)而用作第一对准电极(或第一对准布线)，第二像素电极ELT2可以从所述像素电路层PCL的其他构成接收第二对准信号(或第二对准电压)而用作第二对准电极(或第二对准布线)。
在发光元件LD整齐排列于像素PXL之后，为了单独地(或独立地)驱动像素PXL，可以去除位于邻近的像素PXL之间的第一像素电极ELT1的一部分。
在整齐排列发光元件LD之后，第一像素电极ELT1和第二像素电极ELT2可以用作用于驱动所述发光元件LD的驱动电极。
发光元件LD可以是作为利用无机晶体结构的材料的超小型的一例的纳米级至微米级程度的小尺寸的发光二极管。例如，发光元件LD可以包括第一半导体层、第二半导体层、活性层及绝缘膜。第一半导体层可以包括具有预定类型的半导体层，第二半导体层可以包括与所述第一半导体层不同类型的半导体层。作为一例，所述第一半导体层可以包括N型半导体层，所述第二半导体层可以包括P型半导体层。第一半导体层及第二半导体层可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的至少一种半导体材料。活性层位于第一半导体层与第二半导体层之间，可以具有单量子阱结构或多量子阱结构。在向发光元件LD的两端施加预定的电压以上的电场的情形下，在活性层内电子-空穴对相结合，从而可以发出光。
在像素PXL可以整齐排列和/或设置有至少两个至数十个发光元件LD，但是整齐排列和/或设置于所述像素PXL的发光元件LD的数量不限于此。根据实施例，整齐排列和/或设置于像素PXL的发光元件LD的数量可以进行多样地变更。
发光元件LD可以发出彩色光和/或白色光中的任意一种光。在一实施例中，发光元件LD可以发出短波长带的蓝色光，但本发明不限于此。
在第一像素电极ELT1及第二像素电极ELT2上可以设置和/或形成有第一绝缘层INS1。
第一绝缘层INS1可以包括利用无机材料构成的无机绝缘膜或利用有机材料构成的有机绝缘膜。第一绝缘层INS1可以利用有利于保护发光元件LD免受像素PXL的像素电路层PCL的影响的无机绝缘膜构成。作为一例，第一绝缘层INS1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)、诸如铝氧化物(AlOx)之类的金属氧化物中的至少一种，但是本发明不限于此。根据实施例，第一绝缘层INS1也可以利用有利于使发光元件LD的支撑表面平坦化的有机绝缘膜构成。
第一绝缘层INS1可以包括暴露第一像素电极ELT1的一区域的第一开口部OPN1以及暴露第二像素电极ELT2的一区域的第二开口部OPN2。第一绝缘层INS1可以覆盖除了第一像素电极ELT1及第二像素电极ELT2中的每一个的一区域(即，与第一开口部OPN1及第二开口部OPN2对应的区域)之外的剩余区域。发光元件LD可以布置(或整齐排列)于第一像素电极ELT1与第二像素电极ELT2之间的第一绝缘层INS1上。
在发光元件LD上可以设置和/或形成有第二绝缘层INS2(或第二绝缘图案)。第二绝缘层INS2可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD的外周面(或表面)。通过第二绝缘层INS2，发光元件LD的活性层可以与外部的导电性物质不接触。第二绝缘层INS2可以仅覆盖发光元件LD的外周面(或者表面)的一部分，使得发光元件LD的两端部向外部暴露。第二绝缘层INS2可以形成为独立于像素PXL的绝缘图案，但本发明不限于此。
第二绝缘层INS2可以利用单层膜或多层膜构成，并且可以包括包含至少一种无机材料的无机绝缘膜或包含至少一种有机材料的有机绝缘膜。根据应用发光元件LD的显示装置的设计条件等，第二绝缘层INS2也可以利用包含无机材料的无机绝缘膜或包含有机材料的有机绝缘膜构成。在像素PXL完成发光元件LD的整齐排列之后，在所述发光元件LD上形成第二绝缘层INS2，从而能够防止所述发光元件LD从整齐排列的位置脱离。
第一接触电极CNE1可以设置在第一像素电极ELT1上，并通过第一绝缘层INS1的第一开口部OPN1与第一像素电极ELT1接触或连接。根据实施例，在第一像素电极ELT1上布置有覆盖层的情形下，第一接触电极CNE1可以布置在所述覆盖层上，并通过所述覆盖层与所述第一像素电极ELT1连接。上述的覆盖层可以保护第一像素电极ELT1免受在显示装置的制造工艺中发生的不良等的影响，并且可以进一步强化第一像素电极ELT1与位于其下部的像素电路层PCL之间的粘合力。覆盖层可以包括诸如铟锌氧化物(IZO：indium zinc oxide)等的透明导电性材料(或物质)。
此外，第一接触电极CNE1可以设置和/或形成在发光元件LD的一端部上而与发光元件LD的一端部连接。据此，第一像素电极ELT1和发光元件LD的一端部可以通过第一接触电极CNE1彼此电连接。
与第一接触电极CNE1相似地，第二接触电极CNE2可以设置在第二像素电极ELT2上，并通过第一绝缘层INS1的第二开口部OPN2与第二像素电极ELT2接触或连接。根据实施例，在第二像素电极ELT2上布置有覆盖层的情形下，第二接触电极CNE2可以布置在所述覆盖层上，并通过所述覆盖层与所述第二像素电极ELT2连接。此外，第二接触电极CNE2可以设置和/或形成在发光元件LD的另一端部上，并与发光元件LD的另一端部连接。据此，第二像素电极ELT2与发光元件LD的另一端部可以通过第二接触电极CNE2而彼此电连接。
第一接触电极CNE1及第二接触电极CNE2可以利用多种透明导电性物质构成，以使从发光元件LD发出并被第一像素电极ELT1及第二像素电极ELT2反射的光无损失地朝向显示装置的图像显示方向行进。作为一例，第一接触电极CNE1及第二接触电极CNE2可以包括包含铟锡氧化物(ITO：indium tin oxide)、铟锌氧化物(IZO：indium zinc oxide)、锌氧化物(ZnOx：zinc oxide)、铟镓锌氧化物(IGZO：indium gallium zinc oxide)、铟锡锌氧化物(ITZO：indium tin zinc oxide)等在内的多种透明导电性材料(或物质)中的至少一个，并且可以构成为实质上是透明或半透明，以满足预定的透光率(或透射率)。然而，第一接触电极CNE1及第二接触电极CNE2的材料不限于上述的实施例。根据实施例，第一接触电极CNE1及第二接触电极CNE2也可以利用各种不透明导电性材料(或物质)构成。第一接触电极CNE1及第二接触电极CNE2也可以形成为单层膜或多层膜。
第一接触电极CNE1及第二接触电极CNE2的形状不限于特定形状，可以在与发光元件LD稳定地电连接的范围内进行多样地变更。此外，第一接触电极CNE1及第二接触电极CNE2的形状可以考虑与布置于其下部的电极间的连接关系而进行多样地变更。
第一接触电极CNE1及第二接触电极CNE2可以在第一方向DR1上彼此隔开布置。作为一例，第一接触电极CNE1和第二接触电极CNE2可以在第二绝缘层INS2上隔开预定间距而布置。第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上，并且可以通过同一工艺形成。然而，本发明不限于此，根据实施例，第一接触电极CNE1及第二接触电极CNE2也可以设置在彼此不同的层并通过不同的工艺形成。
在第一接触电极CNE1及第二接触电极CNE2上可以设置和/或形成有第三绝缘层INS3。第三绝缘层INS3可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。作为一例，第三绝缘层INS3可以具有至少一个无机绝缘膜或至少一个有机绝缘膜交替堆叠的结构。第三绝缘层INS3可以覆盖整个显示元件层DPL，以防止水分或湿气等从外部流入到包括发光元件LD的显示元件层DPL。
根据实施例，显示元件层DPL上可以布置有光转换图案层。光转换图案层可以利用量子点改变从显示元件层DPL射出的光的波长(或颜色)，并且可以利用滤色器选择性地透射特定波长(或特定颜色)的光。光转换图案层可以通过连续工艺形成在由显示元件层DPL提供的基础面上，或者可以通过利用粘合层的粘合工艺形成。
图4是示出包括在图1的显示装置的显示面板的一实施例的图。在图4中，以参照图1说明的水平栅极线GL_H及垂直栅极线GL_V为中心示意性地示出了显示面板100。
参照图1及图4，在显示面板100具有8k的分辨率(例如，7920×4320的分辨率)的情形下，显示面板100可以包括第1水平栅极线GL_H1至第4320水平栅极线GL_H4320。第1水平栅极线GL_H1至第4320水平栅极线GL_H4320中的每一条可以连接于包括在对应像素行的像素。
此外，显示面板100可以包括第1垂直栅极线GL_V1至第4320垂直栅极线GL_V4320。第1垂直栅极线GL_V1至第4320垂直栅极线GL_V4320可以将第1水平栅极线GL_H1至第4320水平栅极线GL_H4320连接于栅极驱动IC 210-1至栅极驱动IC 210-24。
例如，第1垂直栅极线GL_V1可以连接第1水平栅极线GL_H1和第1栅极驱动IC 210-1。第2垂直栅极线GL_V2可以连接第2水平栅极线GL_H2和第1栅极驱动IC 210-1。第4319垂直栅极线GL_V4319可以连接第4319水平栅极线GL_H4319和第8栅极驱动IC 210-8。第4320垂直栅极线GL_V4320可以连接第4320水平栅极线GL_H4320和第8栅极驱动IC 210-8。
在一实施例中，显示面板100还可以包括第4321垂直栅极线GL_V4321至第8640垂直栅极线GL_V8640以及第8641垂直栅极线GL_V8641至第12960垂直栅极线GL_V12960。与第1垂直栅极线GL_V1至第4320垂直栅极线GL_V4320相似地，第4321垂直栅极线GL_V4321至第8640垂直栅极线GL_V8640可以将第1水平栅极线GL_H1至第4320水平栅极线GL_H4320连接至第9栅极驱动IC 210-9至第16栅极驱动IC 210-16。第8641垂直栅极线GL_V8641至第12960垂直栅极线GL_V12960可以将第1水平栅极线GL_H1至第4320水平栅极线GL_H4320连接至第17栅极驱动IC 210-17至第24栅极驱动IC 210-24。
即，为了补偿施加至水平栅极线GL_H1至水平栅极线GL_H4320的扫描信号的延迟，水平栅极线GL_H1至水平栅极线GL_H4320还可以通过三条对应的垂直栅极线连接至三个栅极驱动IC。
在24个栅极驱动IC(即，第1栅极驱动IC 210-1至第24栅极驱动IC210-24)连接至显示面板100的情形下，第1栅极驱动IC 210-1至第24栅极驱动IC 210-24中的每一个可以连接至540条垂直栅极线。另外，在与24个栅极驱动IC对应的24个数据驱动IC 310(参考图1)配备在显示装置10(参考图1)的情形下，各个数据驱动IC 310可以连接至至少640(例如，7680×2(子像素的数量)/24(IC的数量)＝640)条数据线DL(参照图1及图2)。在此情形下，为了确保以像素为单位的一致性，可以分别对应于第1栅极驱动IC 210-1至第24栅极驱动IC 210-24而布置100条(即，640-540)虚设线GL_D(参考图1及图2)。虽然将进行后述说明，100条虚设线GL_D可以均匀地分散布置在对应栅极驱动IC所覆盖的区域，所有虚设线GL_D(例如，24×100条虚设线)可以均匀地分散布置在整个显示面板100。
另外，在图4中，尽管对第1栅极驱动IC 210-1至第24栅极驱动IC 210-24中的每一个连接于540条垂直栅极线，一个数据驱动IC 310连接于640条数据线，并且应布置100条虚设线的情形进行了说明，但不限于此。根据显示面板100的分辨率及栅极驱动IC 210的数量，连接于一个栅极驱动IC 210的垂直栅极线的数量及对应的虚设线的数量可以不同。例如，一个栅极驱动IC210可以连接于270条垂直栅极线，一个数据驱动IC 310可以连接于320条数据线，50条虚设线也可以对应于一个栅极驱动IC 210而布置。
图5是示出图4的显示面板的一实施例的图。在图5中，以参照图1说明的水平栅极线GL_H、垂直栅极线GL_V、虚设线GL_D以及电源线PL为中心示意性地示出了显示面板100。
参照图1至图5，电源线PL可以包括水平电源线PL_H及垂直电源线PL_V。水平电源线PL_H可以沿第一方向DR1延伸且可以沿第二方向DR2排列。垂直电源线PL_V可以沿第二方向DR2延伸且可以沿第一方向DR1排列。水平电源线PL_H和垂直电源线PL_V可以在交叉的区域中相互连接，并且水平电源线PL_H和垂直电源线PL_V可以整体上形成网格结构(例如，平面图上的网格结构)。在此情形下，可以减小电源线PL的电阻，并且可以减小电源线PL的电压降。
另外，水平电源线PL_H及垂直电源线PL_V被示出为在第一方向DR1或第二方向DR2上无断开地延伸，但不限于此。水平电源线PL_H或垂直电源线PL_V也可以利用形成于相互不同的层(layer)的多个图案构成。
为了使电源线PL连接至显示面板100内的所有像素PXL(参考图1)并确保像素PXL的一致性，水平电源线PL_H及垂直电源线PL_V中的每一条可以以对应于一个像素PXL的间距重复布置。
电源线PL可以是参照图2说明的第一电源线PL1或第二电源线PL2，或者可以连接于所述第一电源线PL1或所述第二电源线PL2。根据实施例，第一电源线PL1及第二电源线PL2中的每一条也可以具有与图5所示的电源线PL相同的结构(例如，网格结构)。
如参照图4所述，第1水平栅极线GL_H1至第x+3水平栅极线GL_Hx+3可以分别连接于第1垂直栅极线GL_V1至第x+3垂直栅极线GL_Vx+3。在此，x可以是大于6的整数。第1虚设线GL_D1至第y+1虚设线GL_Dy+1可以分散布置在第1水平栅极线GL_H1至第x+3水平栅极线GL_Hx+3之间，并且可以连接于电源线PL(例如，交叉的水平电源线PL_H)。在此，y可以是大于2的整数。例如，第1虚设线GL_D1至第y+1虚设线GL_Dy+1中的至少一部分可以连接于第一电源线PL1(参考图2)。作为另一例，第1虚设线GL_D1至第y+1虚设线GL_Dy+1中的至少一部分可以连接于第二电源线PL2(参考图2)。
第1水平栅极线GL_H1至第x+3水平栅极线GL_Hx+3可以布置于水平电源线PL_H之间，第1垂直栅极线GL_V1至第x+3垂直栅极线GL_Vx+3以及第1虚设线GL_D1至第y+1虚设线GL_Dy+1可以布置于垂直电源线PL_V之间。
在实施例中，至少一条垂直栅极线和至少一条虚设线可以沿第一方向DR1交替且重复布置。即，至少一条垂直栅极线和至少一条虚设线可以构成一组(或线组、垂直线组)，并且所述组可以沿第一方向DR1重复布置。
如图5所示，三条垂直栅极线和一条虚设线可以沿第一方向DR1交替且重复布置。例如，第1垂直栅极线GL_V1、第2垂直栅极线GL_V2及第3垂直栅极线GL_V3、第1虚设线GL_D1、第4垂直栅极线GL_V4、第5垂直栅极线GL_V5及第6垂直栅极线GL_V6、第2虚设线GL_D2、……第x+1垂直栅极线GL_Vx+1、第x+2垂直栅极线GL_Vx+2及第x+3垂直栅极线GL_Vx+3以及第y+1虚设线GL_Dy+1可以沿第一方向DR1依次布置。
邻近的垂直栅极线之间的间距D1可以是整体一致的或恒定的。例如，第2垂直栅极线GL_V2与第3垂直栅极线GL_V3之间的间距D1可以对应于一个像素。
此外，垂直栅极线与邻近的虚设线之间的间距D2可以与相互邻近的垂直栅极线之间的间距D1相同。例如，第3垂直栅极线GL_V3与第1虚设线GL_D1之间的间距D2可以对应于一个像素。
在实施例中，将至少一条垂直栅极线置于其之间而隔开的虚设线之间的间距在整个显示面板100可以是一致或恒定的。换句话说，虚设线可以不集中地布置在显示面板100的特定区域。例如，第1虚设线GL_D1与第2虚设线GL_D2之间的间距D3可以对应于三个像素，第y虚设线GL_Dy与第y+1虚设线GL_Dy+1之间的间距D3也可以对应于三个像素。在整个显示面板100，虚设线GL_D1、GL_D2、GL_Dy、GL_Dy+1、…，可以以对应于三个像素的间距D3而相互隔开布置。通过在整个显示面板100均匀地排列的虚设线GL_D1、GL_D2、GL_Dy、GL_Dy+1、…，可以在整个显示面板100均匀地补偿或减缓电源线PL的电压降。
另外，在图5中，尽管对三条垂直栅极线及一条虚设线沿第一方向DR1交替且重复布置的情形进行了说明，但不限于此。例如，在270条垂直栅极线及50条虚设线对应于一个栅极驱动IC 210的情形下，5条垂直栅极线及1条虚设线也可以沿第一方向DR1交替且重复布置。即，在虚设线均匀地分散布置在整个显示面板100的范围内，虚设线之间的垂直栅极线的数量和/或垂直栅极线之间的虚设线的数量(即，构成一组的垂直栅极线的数量及虚设线的数量)可以进行多样地变更。
图6a至图6d是示出图5的A1区域的一实施例的剖面图。在图6a至图6d中，以参照图3说明的像素电路层PCL为中心简要示出了显示面板100。图6a及图6b示出了针对水平电源线PL_H的布置位置的其他实施例。图6c及图6d示出了针对第1虚设线GL_D1的布置位置的其他实施例。
首先，参照图1至图6a，对于基板SUB、缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2以及保护层PSV而言，已经参照图3进行了说明，因此不再赘述重复的说明。
第2垂直栅极线GL_V2、第3垂直栅极线GL_V3及第4垂直栅极线GL_V4及第1虚设线GL_D1可以布置于基板SUB与缓冲层BFL之间。第2垂直栅极线GL_V2、第3垂直栅极线GL_V3及第4垂直栅极线GL_V4以及第1虚设线GL_D1可以包括相同的物质，并且可以通过相同的工艺同时形成在基板SUB上。
水平电源线PL_H可以将至少一个绝缘层置于其之间而与第1虚设线GL_D1隔开布置，并且可以通过贯通所述至少一个绝缘层的接触孔连接或接触于第1虚设线GL_D1。
如图6a所示，水平电源线PL_H可以布置于栅极绝缘层GI上。水平电源线PL_H可以包括与第3水平栅极线GL_H3(参考图6b)相同的物质，并且可以通过相同的工艺布置于栅极绝缘层GI上。如图5所示，在平面上，水平电源线PL_H可以与第3水平栅极线GL_H3隔开布置。
水平电源线PL_H可以通过贯通缓冲层BFL及栅极绝缘层GI的接触孔连接或接触于第1虚设线GL_D1。水平电源线PL_H可以直接连接于第1虚设线GL_D1，或者也可以通过单独的桥接图案(例如，布置于缓冲层BFL上的桥接图案)而连接于第1虚设线GL_D1。
第3水平栅极线GL_H3也可以通过贯通缓冲层BFL及栅极绝缘层GI的接触孔连接或接触于第3垂直栅极线GL_V3(参考图6b)。
垂直电源线PL_V可以布置于第二层间绝缘层ILD2上。垂直电源线PL_V可以通过贯通第一层间绝缘层ILD1及第二层间绝缘层ILD2的接触孔连接或接触于水平电源线PL_H。垂直电源线PL_V可以通过水平电源线PL_H电连接于第1虚设线GL_D1。
即，第1虚设线GL_D1、水平电源线PL_H及垂直电源线PL_V可以布置在相互不同的层，并且可以通过接触孔相互连接。以这样的方式，第1虚设线GL_D1、水平电源线PL_H及垂直电源线PL_V可以在平面上构成网格结构。
另外，第一数据线DL1至第四数据线DL4可以布置于第一层间绝缘层ILD1上。第一数据线DL1至第四数据线DL4可以是参照图2说明的数据线DL。第一数据线DL1、第二数据线DL2、第三数据线DL3、第四数据线DL4可以分别对应于第2垂直栅极线GL_V2、第3垂直栅极线GL_V3、第1虚设线GL_D1以及第4垂直栅极线GL_V4而布置。
另外，第一数据线DL1至第四数据线DL4的布置位置不限于图6a。例如，第一数据线DL1至第四数据线DL4也可以与垂直电源线PL_V一起布置于第二层间绝缘层ILD2上。
此外，尽管在图6a中对水平电源线PL_H布置于栅极绝缘层GI上的情形进行了说明，但不限于此。例如，如图6b所示，水平电源线PL_H也可以布置于第一层间绝缘层ILD1上。作为另一例，水平电源线PL_H也可以与垂直电源线PL_V一起布置于第二层间绝缘层ILD2上。
此外，尽管在图6a中对垂直电源线PL_V布置于第二层间绝缘层ILD2上的情形进行了说明，但不限于此。例如，垂直电源线PL_V也可以布置于第一层间绝缘层ILD1上，第一数据线DL1至第四数据线DL4可以布置在第二层间绝缘层ILD2或第一层间绝缘层ILD1上。即，水平电源线PL_H及垂直电源线PL_V的布置位置可以在不干扰其他构成(例如，数据线、水平栅极线)的范围内进行多样地变更。
另外，尽管在图6a及图6b中，将第2垂直栅极线GL_V2、第3垂直栅极线GL_V3及第4垂直栅极线GL_V4以及第1虚设线GL_D1说明为布置在基板SUB与缓冲层BFL之间，但不限于此。例如，如图6c所示，第2垂直栅极线GL_V2、第3垂直栅极线GL_V3及第4垂直栅极线GL_V4以及第1虚设线GL_D1可以布置在第一层间绝缘层ILD1上，并且第1虚设线GL_D1可以通过贯通第一层间绝缘层ILD1的接触孔连接或接触于水平电源线PL_H。作为另一例，如图6d所示，第2垂直栅极线GL_V2、第3垂直栅极线GL_V3及第4垂直栅极线GL_V4以及第1虚设线GL_D1可以布置在第二层间绝缘层ILD2上，第1虚设线GL_D1可以通过贯通第一层间绝缘层ILD1及第二层间绝缘层ILD2的接触孔而连接于水平电源线PL_H或与水平电源线PL_H接触。在此情形下，垂直电源线PL_V也可以布置于第一层间绝缘层ILD1上。
如上所述，垂直布线(即，第2垂直栅极线GL_V2、第3垂直栅极线GL_V3及第4垂直栅极线GL_V4以及第1虚设线GL_D1)、水平电源线PL_H及垂直电源线PL_V可以在与其他构成(例如，数据线、水平栅极线)不形成干涉的范围内布置于各种位置。
图7是示出图4的显示面板的另一实施例的图。在图7中，以参照图1说明的水平栅极线GL_H、垂直栅极线GL_V、虚设线GL_D以及电源线PL为中心，简要示出了显示面板100。
参照图1至图5以及图7，对于电源线PL、第1水平栅极线GL_H1至第x+3水平栅极线GL_Hx+3以及第1垂直栅极线GL_V1至第x+3垂直栅极线GL_Vx+3而言，已经参照图5进行了说明，因此不再赘述重复的说明。
在实施例中，多条垂直栅极线和多条虚设线可以沿第一方向DR1交替且重复布置。即，多条垂直栅极线和多条虚设线可以构成一组(或线组、垂直线组)，并且所述组可以沿第一方向DR1重复布置。
如图7所示，三条垂直栅极线和两条虚设线可以沿第一方向DR1交替且重复布置。例如，第1垂直栅极线GL_V1、第2垂直栅极线GL_V2及第3垂直栅极线GL_V3、第1虚设线GL_D1'及第2虚设线GL_D2'、第4垂直栅极线GL_V4、第5垂直栅极线GL_V5及第6垂直栅极线GL_V6、第3虚设线GL_D3'、……第z虚设线GL_Dz'及第z+1虚设线GL_Dz+1'、第x+1垂直栅极线GL_Vx+1、第x+2垂直栅极线GL_Vx+2及第x+3垂直栅极线GL_Vx+3以及第z+2虚设线GL_Dz+2'可以沿第一方向DR1依次布置。
此外，虚设线与邻近的虚设线之间的间距可以与相互邻近的垂直栅极线之间的间距D1相同。例如，第1虚设线GL_D1'与第2虚设线GL_D2'之间的间距可以对应于一个像素。
在实施例中，将垂直栅极线置于其之间而隔开的虚设线之间的间距在整个显示面板100可以是恒定的。换句话说，虚设线可以不集中地布置在显示面板100的特定区域。例如，第2虚设线GL_D2'与第3虚设线GL_D3'之间的间距D3可以对应于三个像素，第z+1虚设线GL_Dz+1'与第z+2虚设线GL_Dz+2'之间的间距D3也可以对应于三个像素。在整个显示面板100，虚设线GL_D1'、GL_D2'、GL_D3'、...GL_Dz'、GL_Dz+1'、GL_Dz+2'、...中相互最邻近的两个虚设线可以构成组(或虚设线组)，并且所述组可以沿第一方向DR1以对应于三个像素的间距D3重复布置。借由在整个显示面板100均匀地排列的虚设线GL_D1'、GL_D2'、GL_D3'、……GL_Dz'、GL_Dz+1'、GL_Dz+2'、……，可以在整个显示面板100均匀地补偿电源线PL的电压降。
另外，在图7中，尽管对三条垂直栅极线及两条虚设线构成一组的情形进行了说明，但不限于此。例如，四条以上的垂直栅极线和/或三条以上的虚设线也可以包括在一组。在虚设线被均匀地分散布置在整个显示面板100的范围内，包括在一组的垂直栅极线的数量和虚设线的数量可以进行多样地变更。
图8是示出图4的显示面板的比较实施例的图。在图8中，以参照图1说明的水平栅极线GL_H、垂直栅极线GL_V、虚设线GL_D以及电源线PL为中心，简要示出了显示面板100。第二区域A2可以对应于图2的显示面板100中的一个栅极驱动IC 210。
参照图5、图7及图8，对于电源线PL及第1水平栅极线GL_H1、第2水平栅极线GL_H2、第3水平栅极线GL_H3、第4水平栅极线GL_H4而言，已经参照图5进行了说明，因此不再赘述重复的说明。
虚设线GL_D_C可以布置于第二区域A2的边缘区域。例如，第二区域A2可以包括位于第一方向DR1及与第一方向DR1相反方向的第一子区域A_S1及第二子区域A_S2，虚设线GL_D_C可以仅布置于第一子区域A_S1及第二子区域A_S2。虚设线GL_D_C可以连接于电源线PL(或水平电源线PL_H)。
另外，垂直栅极线GL_V_C可以仅布置在第二区域A2的除了第一子区域A_S1及第二子区域A_S2之外的剩余区域(例如，中心区域)。
在此情形下，电源线PL的电压降仅在第一子区域A_S1及第二子区域A_S2中被补偿或减缓，而在第二区域A2的剩余区域(例如，中心区域)中，电源线PL的电压降可能相对得不到补偿。对于相同的灰度级(或相同的数据电压)，由于电源线PL的电压降，位于第二区域A2的剩余区域(例如，中心区域)的像素可以以比位于第一子区域A_S1及第二子区域A_S2的像素相对低的亮度发光。即，在第二区域A2中可能发生亮度偏差。
为了防止这种亮度偏差，根据本发明的实施例的显示面板100(参考图5及图7)可以包括均匀地排列在整个显示面板100的虚设线。
图9是示出由图1的显示装置显示的图像的实施例的图。
参照图1至图9，第一种情况示出了在虚设线GL_D(参考图1)未与电源线PL连接的情形下，显示在显示面板100(或显示面板100的第二区域A2(参考图8))的全白图像(例如，与最大灰度级对应的图像)。
第二种情况示出了根据图8的比较实施例的显示面板100所显示的全白图像。如参照图8所述，由于电源线PL的电压降仅在第一子区域A_S1及第二子区域A_S2被补偿，因此与第一子区域A_S1及第二子区域A_S2对应的图像的亮度可能表现出高于与第二区域A2的剩余区域(例如，中心区域)对应的亮度。
第三种情况示出了根据图5及图7的实施例的显示面板100所显示的全白图像。如参照图5及图7所述，由于虚设线GL_D被均匀地排列在整个显示面板100，因此电源线PL的电压降可以在整个显示面板100得到补偿或减缓，并且可以改善整个第二区域A2的亮度。
以上，参照本发明的优选实施例进行了说明，但只要是本技术领域的熟练的技术人员或本技术领域的具备普通知识的人员将理解本发明在不脱离后述的权利要求书中记载的本发明的思想及技术领域的范围内，可以对本发明进行多种修改及变更。
因此，本发明的技术范围并不限定于说明书的详细说明中记载的内容，而应由权利要求的范围确定。

Claims (20)

1.一种显示装置，包括：
电源线；
栅极线，分别在平面图上沿第一方向延伸且沿第二方向排列；
像素，连接于所述电源线及所述栅极线；以及
垂直线，分别在平面图上沿所述第二方向延伸且沿所述第一方向排列，
其中，所述垂直线包括栅极连接线以及布置于所述栅极连接线之间的虚设线，
所述栅极连接线将所述栅极线连接于栅极驱动部，
所述虚设线连接于所述电源线，
将所述栅极连接线中的至少一条置于其之间而隔开的所述虚设线之间的间距整体恒定。
2.根据权利要求1所述的显示装置，其中，
所述电源线包括第一电源线及第二电源线，所述第一电源线被施加第一电源电压，所述第二电源线被施加第二电源电压，
所述像素中的每一个像素包括：至少一个发光元件，电连接于所述第一电源线与所述第二电源线之间。
3.根据权利要求2所述的显示装置，其中，
所述虚设线电连接于所述第一电源线。
4.根据权利要求2所述的显示装置，其中，
所述虚设线电连接于所述第二电源线。
5.根据权利要求1所述的显示装置，其中，
所述垂直线以对应于所述像素中的一个像素的间距沿所述第一方向相互隔开布置。
6.根据权利要求1所述的显示装置，其中，
所述栅极连接线中的至少一条栅极连接线和所述虚设线中的至少一条虚设线构成线组，
所述线组沿所述第一方向重复布置。
7.根据权利要求6所述的显示装置，其中，
所述线组包括所述虚设线中的至少两条虚设线。
8.根据权利要求1所述的显示装置，其中，
所述电源线包括沿所述第一方向延伸并沿所述第二方向相互隔开的水平电源线，
所述虚设线连接于所述水平电源线，
所述虚设线及所述水平电源线在平面图上形成网格结构。
9.根据权利要求8所述的显示装置，其中，
所述栅极连接线及所述虚设线布置在相同的层且包含相互相同的物质。
10.根据权利要求9所述的显示装置，其中，
所述虚设线将至少一个绝缘层置于其之间而与所述水平电源线隔开，
其中，所述水平电源线通过贯通所述至少一个绝缘层的接触孔而连接于所述虚设线。
11.根据权利要求9所述的显示装置，其中，
所述水平电源线布置在与所述栅极线相同的层上且包含相互相同的物质。
12.根据权利要求9所述的显示装置，其中，
所述像素中的每一个包括晶体管及至少一个发光元件，所述晶体管布置于基板上，所述至少一个发光元件连接于所述晶体管，
所述虚设线布置于所述基板与所述晶体管之间。
13.根据权利要求12所述的显示装置，其中，
所述水平电源线与所述晶体管的栅极电极、源极电极及漏极电极中的一个布置在相同的层。
14.根据权利要求1所述的显示装置，还包括：
数据线，分别在平面图上沿所述第二方向延伸且沿所述第一方向排列，并且连接于所述像素；
栅极驱动部，连接于所述栅极线；以及
数据驱动部，连接于所述数据线，
其中，在平面图上，所述栅极驱动部及所述数据驱动部以所述像素为基准而位于相同的方向。
15.一种显示装置，包括：
像素，布置于显示区域；
电源线，布置于所述显示区域，并连接于所述像素；
栅极线，分别在平面图上沿第一方向延伸且沿第二方向排列，并且连接于所述像素；
栅极连接线，分别在平面图上沿所述第二方向延伸且沿所述第一方向排列，并且连接于所述栅极线；以及
虚设线，与所述栅极连接线布置在相同的层，分别在平面图上沿所述第二方向延伸，并且在所述显示区域内连接于所述电源线，
其中，所述栅极连接线中的至少一条栅极连接线与所述虚设线中的至少一条虚设线构成线组，
所述线组在整个所述显示区域沿所述第二方向重复布置。
16.根据权利要求15所述的显示装置，其中，
将所述栅极连接线中的至少一条所述栅极连接线置于其之间而相互隔开的所述虚设线之间的间距在整个所述显示区域恒定。
17.根据权利要求15所述的显示装置，其中，
所述电源线包括第一电源线及第二电源线，所述第一电源线被施加第一电源电压，所述第二电源线被施加第二电源电压，
所述像素中的每一个包括：至少一个发光元件，在所述第一电源线与所述第二电源线之间电连接。
18.根据权利要求17所述的显示装置，其中，
所述虚设线中的至少一部分电连接于所述第一电源线。
19.根据权利要求17所述的显示装置，其中，
所述虚设线中的至少一部分电连接于所述第二电源线。
20.根据权利要求15所述的显示装置，其中，
所述电源线包括沿所述第一方向延伸且沿所述第二方向相互隔开的水平电源线，
所述虚设线连接于所述水平电源线，
所述虚设线及所述水平电源线在平面图上形成网格结构。
CN202210728512.4A 2021-08-26 2022-06-24 显示装置 Pending CN115732510A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0113434 2021-08-26
KR1020210113434A KR20230033081A (ko) 2021-08-26 2021-08-26 표시 장치

Publications (1)

Publication Number Publication Date
CN115732510A true CN115732510A (zh) 2023-03-03

Family

ID=85288749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210728512.4A Pending CN115732510A (zh) 2021-08-26 2022-06-24 显示装置

Country Status (3)

Country Link
US (1) US20230060203A1 (zh)
KR (1) KR20230033081A (zh)
CN (1) CN115732510A (zh)

Also Published As

Publication number Publication date
KR20230033081A (ko) 2023-03-08
US20230060203A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
US20200203442A1 (en) Display panel
EP3968383A1 (en) Pixel and display device comprising same
KR20220026626A (ko) 표시 장치 및 그 제조 방법
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
CN114914263A (zh) 显示设备
US11855122B2 (en) Display device
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
US20210257349A1 (en) Display device
KR20210075549A (ko) 투명표시패널 및 이를 포함하는 투명표시장치
US11830885B2 (en) Display device
CN115732510A (zh) 显示装置
KR20230053798A (ko) 표시 장치
KR20230020627A (ko) 표시 장치
CN115803853A (zh) 显示装置
US11508805B2 (en) Display panel and display device including the same
CN220402271U (zh) 显示装置
US20240081102A1 (en) Display device
US20230395767A1 (en) Display device and method for manufacturing display device
US20230120255A1 (en) Display device
US20240006570A1 (en) Display device and method of fabricating the same
US20220393084A1 (en) Display device
KR20230132667A (ko) 표시 장치 및 그의 제조 방법
CN115802817A (zh) 显示装置
CN114078898A (zh) 像素和具有该像素的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication