CN115732434A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN115732434A
CN115732434A CN202210704630.1A CN202210704630A CN115732434A CN 115732434 A CN115732434 A CN 115732434A CN 202210704630 A CN202210704630 A CN 202210704630A CN 115732434 A CN115732434 A CN 115732434A
Authority
CN
China
Prior art keywords
semiconductor device
cooling plate
cooling
front surface
recessed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210704630.1A
Other languages
English (en)
Inventor
榎本一雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115732434A publication Critical patent/CN115732434A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置及半导体装置的制造方法，能够提高密封部件与冷却板的紧贴性。冷却板(70)具备结合部(80)，该结合部(80)包括形成于冷却板(70)正面的凹状的凹陷部(81)和形成于凹陷部(81)的内部且相对于冷却板(70)的正面以锐角倾斜的卡合面(82b)。若这样的结合部(80)也被密封部件密封，则突起部(82)的卡合面(82b)对于密封部件具有锚固效果。因此，抑制密封部件从冷却板(70)剥离。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
半导体装置包含功率器件，并且被用作电力转换装置。功率器件例如是IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal OxideSemiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。另外，半导体装置将配置在由金属构成的冷却板上的绝缘电路基板和包含功率器件的半导体芯片收纳在壳体中，并利用密封部件将壳体内密封。
现有技术文献
专利文献
专利文献1：日本特开2013-115297号公报
发明内容
技术问题
但是，在半导体装置中，密封部件与冷却板通过彼此的紧贴性而紧贴。这样的紧贴性经年劣化，难以随着时间的经过而维持。若紧贴力降低，则有时导致密封部件剥离，水分从剥离部位浸入。由此，无法维持半导体芯片及绝缘电路基板等的绝缘性。另外，若紧贴力降低，则半导体芯片及绝缘电路基板也有可能从壳体脱离。因此，半导体装置的可靠性降低。
本发明是鉴于这样的问题而做出的，其目的在于提供一种提高了密封部件与冷却板的紧贴性的半导体装置及半导体装置的制造方法。
技术方案
根据本发明的一个观点，提供一种半导体装置，其具备：半导体单元，其包括半导体芯片；冷却板，其在冷却正面供所述半导体单元配置；壳体，其经由粘接剂沿所述冷却正面的外缘部设置于所述外缘部且包围所述半导体单元；以及密封部件，其将所述壳体内的所述冷却板上的所述半导体单元密封，所述冷却板具备结合部，所述结合部包括形成于所述冷却正面的凹状的凹陷部以及形成于所述凹陷部的内部且相对于所述冷却正面以锐角倾斜的卡合面。
另外，根据本发明的一个观点，提供一种半导体装置的制造方法，其包括：准备工序，准备包括半导体芯片的半导体单元和冷却板；配置工序，在所述冷却板的冷却正面配置所述半导体单元，在所述冷却正面的外缘部经由粘接剂沿所述外缘部配置包围所述半导体单元的壳体；以及密封工序，利用密封部件将所述壳体内的所述冷却板上的所述半导体单元密封，在所述配置工序之前还包括：形成工序，在所述冷却板的所述冷却正面形成凹状的凹陷部、和突起部，所述突起部在所述凹陷部的内部从凹陷底面向所述半导体单元相对于所述冷却板的层叠方向突出，并且包括与所述层叠方向平行的卡合面以及与所述卡合面相反的一侧的内表面；以及倾斜工序，以使所述卡合面相对于所述冷却正面以锐角倾斜的方式使所述突起部倾斜。
技术效果
根据公开的技术，能够提高密封部件与冷却板的紧贴性，从而能够抑制半导体装置的可靠性的降低。
附图说明
图1是第一实施方式中的半导体装置的俯视图。
图2是第一实施方式中的半导体装置的侧剖视图。
图3是第一实施方式中的半导体装置所包括的半导体单元的俯视图。
图4是在第一实施方式中的半导体装置所包括的冷却板形成的结合部的立体图。
图5是在第一实施方式中的半导体装置所包括的冷却板形成的结合部的侧剖视图。
图6是示出第一实施方式中的半导体装置的制造方法的流程图。
图7是第一实施方式中的半导体装置的制造方法所包括的搭载工序的图。
图8是第一实施方式中的半导体装置的制造方法所包括的安装工序的图。
图9是示出第一实施方式中的冷却板的结合部的制造方法的流程图。
图10是第一实施方式中的冷却板的结合部的制造方法所包括的凹陷形成工序的俯视图。
图11是第一实施方式中的冷却板的结合部的制造方法所包括的凹陷形成工序的侧剖视图。
图12是第一实施方式中的冷却板的结合部的制造方法所包括的倾斜施加工序的图(其一)。
图13是第一实施方式中的冷却板的结合部的制造方法所包括的倾斜施加工序的图(其2)。
图14是在第一实施方式的变形例1-1中的半导体装置所包括的冷却板形成的结合部的侧剖视图。
图15是第二实施方式中的半导体装置的俯视图。
图16是在第二实施方式中的半导体装置所包括的冷却板形成的结合部的俯视图。
图17是在第二实施方式中的半导体装置所包括的冷却板形成的结合部的侧剖视图。
图18是在第二实施方式的变形例2-1中的半导体装置所包括的冷却板形成的结合部的俯视图。
图19是在第三实施方式中的半导体装置所包括的冷却板形成的结合部的侧剖视图。
图20是在第三实施方式中的半导体装置所包括的冷却板形成的结合部的俯视图。
图21是在第四实施方式中的半导体装置所包括的冷却板形成的结合部的侧剖视图。
图22是在第四实施方式中的半导体装置所包括的冷却板形成的结合部的俯视图。
图23是在第五实施方式的半导体装置所包括的冷却板形成的结合部的剖视图。
符号说明
10 半导体装置
20 绝缘电路基板
21 绝缘板
22a、22b、22c 电路图案
23 金属板
24a、24b、24c 导电块部
30 半导体芯片
31 输出电极
32 控制电极
40、41 布线部件
50 半导体单元
51 引线
52 接合部件
60 壳体
61 框部
61a、61b、61c、61d 外侧面
61e、61f、61g、61h 内壁面
61i 收纳区域
62a、62b 端子台
63、64、65 外部连接端子
66a、66b 控制端子
67 粘接剂
68 密封部件
70 冷却板
80、80a、80b、80c、80d 结合部
81 凹陷部
81a 凹陷底面
81b 内壁部
82 突起部
82a 内表面
82b 卡合面
83 中空部
90 倾斜施加工具
91 尖塔部
91a 倾斜面
91b 顶点部
具体实施方式
以下，参照附图对实施方式进行说明。应予说明，在以下说明中，“正面”和“上表面”在半导体装置中表示朝向上侧的面(+Z方向)。同样地，“上”在半导体装置中表示上侧的方向(+Z方向)。“背面”和“下表面”在半导体装置中表示朝向下侧的面(-Z方向)。同样地，“下”在半导体装置中表示下侧的方向(-Z方向)。根据需要，在除半导体装置以外的附图中也意味着相同的方向性。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”只不过是便于确定相对的位置关系的表现，并不限定本发明的技术思想。例如，“上”和“下”不一定意味着相对于地面的铅垂方向。即，“上”和“下”的方向并不限于重力方向。另外，在以下说明中，“主要成分”表示含有80vol％以上的情况。
[第一实施方式]
以下，使用图1～图3对第一实施方式的半导体装置进行说明。图1是第一实施方式中的半导体装置的俯视图，图2是第一实施方式中的半导体装置的侧剖视图，图3是第一实施方式中的半导体装置所包括的半导体单元的俯视图。应予说明，在图1中，省略了密封部件68的图示。图2是图1的单点划线Y1-Y1处的剖视图。
半导体装置10包括半导体单元50、供半导体单元50配置的冷却板70、设置于冷却板70且包围半导体单元50的壳体60、以及密封壳体60内的半导体单元50的密封部件68。
半导体单元50包括绝缘电路基板20、设置在绝缘电路基板20上的半导体芯片30、导电块部24a、24b、24c以及布线部件40、41。
绝缘电路基板20在俯视时为矩形状。绝缘电路基板20还包括绝缘板21、设置于绝缘板21的正面的电路图案22a、22b、22c以及设置于绝缘板21的背面的金属板23。另外，利用接合部件(省略图示)将半导体芯片30机械且电接合于电路图案22a、22b的正面。另外，利用接合部件将导电块部24a、24b、24c机械且电接合于电路图案22a、22b、22c的正面。而且，布线部件40将电路图案22b上的半导体芯片30与电路图案22c机械且电连接。布线部件41将电路图案22a上的半导体芯片30与电路图案22b机械且电连接。
绝缘板21在俯视时呈矩形状。另外，绝缘板21的角部也可以倒角成R形状或C形状。绝缘板21由导热性良好的陶瓷构成。陶瓷例如由以氧化铝、氮化铝或氮化硅为主要成分的材料构成。另外，绝缘板21的厚度为0.2mm以上且2.0mm以下。
电路图案22a、22b、22c遍及绝缘板21的除边缘部以外的整个面而形成。优选的是，在俯视时，电路图案22a、22b、22c的面向绝缘板21的外周的端部与金属板23的绝缘板21的外周侧的端部重叠。因此，绝缘电路基板20维持与绝缘板21的背面的金属板23之间的应力平衡。抑制绝缘板21的过度的翘曲、破裂等损伤。具体而言，电路图案22a、22b、22c在俯视时分别呈矩形状。电路图案22a对于绝缘板21的正面，从-X方向侧的端部至+X方向侧的端部，并且靠-Y方向侧而形成。电路图案22b对于绝缘板21的正面，从+X方向侧的端部延伸至-X方向侧的端部的跟前，并且靠+Y方向侧而形成。电路图案22c对于绝缘板21的正面，形成于在-X方向侧与电路图案22b相邻的区域。
另外，电路图案22a、22b、22c的厚度为0.1mm以上且2.0mm以下。电路图案22a、22b、22c由导电性优异的金属构成。这样的金属是例如铜、铝或至少包含它们中的一种的合金。另外，为了提高耐腐蚀性，也可以对电路图案22a、22b、22c的表面进行镀覆处理。此时，所使用的镀覆材料是例如镍、镍-磷合金、镍-硼合金。对于绝缘板21的电路图案22a、22b、22c是通过在绝缘板21的正面形成金属板并对该金属板进行蚀刻等处理而得到的。或者，也可以使预先从金属板切出的电路图案22a、22b、22c压接于绝缘板21的正面而得到。应予说明，电路图案22a、22b、22c是一个例子。也可以根据需要适当地选择电路图案的个数、形状、大小等。
金属板23在俯视时呈矩形状。另外，角部也可以倒角成R形状或C形状。金属板23比绝缘板21的尺寸小，形成于绝缘板21的除边缘部以外的整个背面。金属板23以导热性优异的金属为主要成分而构成。金属是例如铜、铝或至少包含它们中的一种的合金。另外，金属板23的厚度是0.1mm以上且2.0mm以下。为了提高金属板23的耐腐蚀性，也可以进行镀覆处理。此时，所使用的镀覆材料是例如镍、镍-磷合金、镍-硼合金。
作为包含这样的绝缘板21、电路图案22a、22b、22c以及金属板23的绝缘电路基板20，例如可以使用DCB(Direct Copper Bonding：直接铜键合)基板、AMB(Active MetalBrazed：活性金属钎焊)基板。
半导体芯片30包含由硅、碳化硅或者氮化镓构成的功率器件元件。半导体芯片30的厚度例如是40μm以上且250μm以下。功率器件元件是开关元件或二极管元件。开关元件例如是IGBT、功率MOSFET。这样的半导体芯片30例如在背面具备漏电极(或集电极)作为主电极，在正面具备栅电极和源电极(或发射电极)作为控制电极和主电极。
二极管元件是例如SBD(Schottky Barrier Diode：肖特基势垒二极管)、PiN(P-intrinsic-N，P-本征-N)二极管的FWD(Free Wheeling Diode：续流二极管)。这样的半导体芯片30在背面具备阴电极作为主电极，在正面具备阳电极作为主电极。半导体芯片30根据需要选择开关元件和二极管元件中的至少任一者，其背面侧通过接合部件机械且电接合在电路图案22a、22b上。
另外，半导体芯片30也可以使用兼具IGBT和FWD功能的RC(Reverse-Conducting，反向导通)-IGBT。应予说明，在图3中，例示了半导体芯片30为RC-IGBT的情况。半导体芯片30在正面具备作为发射电极的输出电极31和作为栅电极的控制电极32，在背面具备作为集电极的输入电极(省略图示)。这样的半导体芯片30以使控制电极32朝向图3中+X方向侧、输出电极31朝向-X方向侧的方式将控制电极32和输出电极31分别与电路图案22a、22b接合。
布线部件40、41例如是引线框，由导电性优异的金属构成。这样的金属是例如铜、铝或至少包含它们中的一种的合金。另外，为了提高耐腐蚀性，也可以对布线部件40、41的表面进行镀覆处理。此时，所使用的镀覆材料是例如镍、镍-磷合金、镍-硼合金。
布线部件40的一端部通过接合部件与电路图案22c接合，另一端部通过接合部件与电路图案22b的半导体芯片30的输出电极31接合，布线部件40跨电路图案22b、22c。布线部件41的一端部通过接合部件与电路图案22b接合，另一端部通过接合部件与电路图案22a的半导体芯片30的输出电极31接合，布线部件41跨电路图案22b、22a。应予说明，布线部件40、41相对于电路图案22c、22b，也可以通过超声波接合、激光焊接进行接合来代替基于接合部件的接合。
导电块部24a～24c呈块状(立方体状)。这样的导电块部24a～24c由导电性优异的金属构成。这样的金属是例如铜、铝或至少包含它们中的一种的合金。另外，为了提高耐腐蚀性，也可以对导电块部24a～24c的表面进行镀覆处理。此时，所使用的镀覆材料是例如镍、镍-磷合金、镍-硼合金。导电块部24a～24c通过接合部件进行机械且电接合。
导电块部24a通过接合部件与电路图案22a的图3中的-X方向的端部接合。导电块部24b通过接合部件以靠-Y方向侧的方式接合在电路图案22b的图3中的X方向的端部。导电块部24c通过接合部件以靠电路图案22c的图3中的-Y方向的端部的方式接合在电路图案22c。
应予说明，上述说明的全部接合部件是焊料或金属烧结体。焊料使用无铅焊料。无铅焊料例如以含有锡、银、铜、锌、锑、铟、铋中的至少2种的合金为主要成分。而且，在焊料中也可以含有添加物。添加物是例如镍、锗、钴或硅。焊料通过含有添加物，从而提高润湿性、光泽、结合强度，能够实现可靠性的提高。金属烧结体使用的金属是例如银或银合金。
冷却板70在俯视时呈矩形状。另外，冷却板70的厚度为1.0mm以上且10.0mm以下，例如为3.0mm左右。这样的冷却板70以导热性优异的金属为主要成分而构成。金属是例如铜、铝或至少包含它们中的一种的合金。为了提高冷却板70的耐腐蚀性，也可以进行镀覆处理。此时，所使用的镀覆材料是例如镍、镍-磷合金、镍-硼合金。
另外，半导体单元50(绝缘电路基板20的金属板23)的背面通过接合部件52与冷却板70的正面(冷却正面)接合。应予说明，半导体单元50例如接合于冷却板70的正面的中央部。该情况下的接合部件52可以是已述的焊料或金属烧结体。或者，也可以是钎料、热界面材料。钎料例如以铝合金、钛合金、镁合金、锆合金、硅合金中的至少任一种为主要成分。在使用钎料作为接合部件的情况下，能够通过钎焊加工将绝缘电路基板20(金属板23)的背面接合于冷却板70的正面的预定区域。热界面材料例如是导热性的润滑脂、弹性体片、RTV(Room Temperature Vulcanization：室温硫化)橡胶、凝胶、相变材料各种材料的总称。润滑脂例如是混入有金属氧化物的填料的硅酮。另外，该情况下的冷却单元例如由导热性优异的铝、铁、银、铜或至少包含它们中的一种的合金构成。
而且，在这样的冷却板70的正面形成有结合部80。结合部80例如配置有后述的壳体60，并且分别形成于壳体60内的冷却板70的四角。结合部80的形成部位、个数不限于此。结合部80在壳体60内的冷却板70的正面避开半导体单元50而形成。即，结合部80不形成在冷却板70的配置有壳体60以及半导体单元50的区域。在后面对结合部80的详细内容进行说明。
壳体60包括框部61、与框部61一体成形的外部连接端子63、64、65以及控制端子66a、66b。框部61在俯视时呈环状。框部61的外围被外侧面61a、61b、61c、61d依次包围，并且利用内壁面61e、61f、61g、61h依次包围收纳区域61i。另外，框部61在内壁面61e隔开间隔地分别设置有端子台62a、62b。端子台62a、62b分别从内壁面61e以与内壁面61e垂直的方式向收纳区域61i突出。这样的端子台62a、62b包含与内壁面61e垂直且朝向上方(+Z方向)的正面(X-Y平面)。这样的框部61经由粘接剂67沿冷却板70的外缘部包围半导体单元50而设置。应予说明，粘接剂67能够使用耐热温度为100℃～200℃左右的环氧类、硅酮类、丙烯酸类的有机物类粘接剂。另外，粘接剂67可以是膏状或片状中的任一种。
外部连接端子63、64、65由导电性优异的金属构成。这样的金属例如是铜、铝或至少包含它们中的一种的合金。另外，为了提高耐腐蚀性，也可以对外部连接端子63、64、65的表面进行镀覆处理。此时，所使用的镀覆材料例如是镍、镍-磷合金、镍-硼合金。外部连接端子63、64、65通过接合部件进行机械且电接合。
外部连接端子63、64贯通框部61的外侧面61c和内壁面61g而设置于框部61。外部连接端子63、64的一端部(框部61的内侧)机械且电接合于导电块部24c、24a。外部连接端子63、64的另一端部(框部61的外侧)与外侧面61c垂直地向外部延伸。外部连接端子65贯通框部61的外侧面61a及内壁面61e而设置于框部61。外部连接端子65的一端部(框部61的内侧)机械且电接合于导电块部24b。外部连接端子65的另一端部(框部61的外侧)与外侧面61a垂直地向外部延伸。外部连接端子63、64、65的一端部通过已述的接合部件而接合于导电块部24c、24a、24b，并(或者，)通过超声波接合或激光焊接而接合于导电块部24c、24a、24b。
控制端子66a、66b由导电性优异的金属构成。这样的金属例如是铜、铝或至少包含它们中的一种的合金。另外，为了提高耐腐蚀性，也可以对控制端子66a、66b的表面进行镀覆处理。此时，所使用的镀覆材料例如是镍、镍-磷合金、镍-硼合金。控制端子66a、66b通过接合部件进行机械且电接合。
控制端子66a、66b在侧视(X-Z平面)时呈L字状。控制端子66a、66b的一端部分别从端子台62a、62b的正面露出。控制端子66a、66b通过由外侧面61a和内壁面61e夹着的框部61的部分，控制端子66a、66b的另一端部从框部61的正面向垂直上方(Z方向)延伸。控制端子66a、66b的一端部与电路图案22b、22a上的半导体芯片30的控制电极32分别通过引线51机械且电连接。引线51由导电性优异的材质构成。作为该材质，例如由金、银、铜、铝或至少包含它们中的一种的合金构成。另外，引线51的直径例如是110μm以上且400μm以下。
这样的壳体60由树脂构成。该树脂以热塑性树脂为主要成分而构成。热塑性树脂例如是聚苯硫醚树脂、聚对苯二甲酸丁二醇酯树脂、聚丁二酸丁二醇酯树脂、聚酰胺树脂或丙烯腈丁二烯苯乙烯树脂。在预定的模具设置包含外部连接端子63、64、65以及控制端子66a、66b的金属板。在该模具中填充这样的树脂并使其固化，使模具脱离，从金属板切断多余的部位。由此，壳体60通过框部61与外部连接端子63、64、65以及控制端子66a、66b一体成形而形成。
密封部件68将壳体60内密封至能够密封半导体单元50、引线51、壳体60内的外部连接端子63、64、65以及控制端子66a、66b的高度。另外，此时，如后所述，密封部件68也密封结合部80。密封部件68包含热固性树脂和作为填料而包含于热固性树脂的填充剂。热固性树脂例如是环氧树脂、酚醛树脂、马来酰亚胺树脂。填充剂例如是二氧化硅、氧化铝、氮化硼或氮化铝。作为这样的密封部件68的一例，包含环氧树脂和填充剂(填料)。填料使用上述填充材料中的至少一种。
接着，使用图4及图5对形成于冷却板70的结合部80进行说明。图4是在第一实施方式中的半导体装置所包括的冷却板形成的结合部的立体图，图5是在第一实施方式中的半导体装置所包括的冷却板形成的结合部的侧剖视图。应予说明，图4放大表示形成于图1的冷却板70的结合部80。另外，图5是图4的单点划线X1-X1处的剖视图。
结合部80包括形成于冷却板70的正面的凹状的凹陷部81和形成于凹陷部81的内部的多个(在图4和图5中为四个)突起部82。凹陷部81呈包括凹陷底面81a和在凹陷底面81a的外周呈环状的内壁部81b的凹状。
凹陷底面81a位于比冷却板70的正面(向-Z方向)靠低处的位置。凹陷底面81a的俯视时的形状优选为实质上的圆形。根据凹陷部81的加工状况，凹陷底面81a的形状例如也可以是变形了的圆形、椭圆形、角部为R形状的矩形状。另外，凹陷底面81a优选实质上平行于冷却板70的正面。根据凹陷部81的加工状况，凹陷底面81a也可以相对于冷却板70的背面倾斜、或者不平坦而一部分比其他部分凹陷且包含凹凸。应予说明，凹陷部81的深度是冷却板70的厚度的10.0％以上且90.0％以下。应予说明，凹陷部81的深度是指从凹陷底面81a的最低处起到冷却板70的正面为止的高度。
内壁部81b优选实质上垂直于冷却板70的正面。根据凹陷部81的加工状况，内壁部81b也可以使凹陷部81的上部(冷却板70的正面侧)比下部(冷却板70的背面侧)更扩展。应予说明，这样扩展的内壁部81b也可以不必对称地扩展。另外，内壁部81b相对于凹陷底面81a的接缝优选形成为R形状而不是直角。因此，在结合部80填充有密封部件68时，密封部件68以不包含空气(空隙)的方式填充至内壁部81b与凹陷底面81a之间的接缝。若包含空隙，则有可能冷却板70的冷却性降低、以及密封部件68对于结合部80的紧贴性降低。应予说明，在后面对凹陷部81的上部(冷却板70的正面侧)比下部(冷却板70的背面侧)缩窄的情况进行说明。
突起部82可以由与冷却板70相同的材质构成。突起部82在俯视时例如呈将筒状的部件大致均等地分割为四个并使其分别向外侧倾倒而得的块状。即，突起部82在凹陷底面81a的正面沿内壁部81b环状地形成有多个。应予说明，该情况下的分割的个数是一例。这样的突起部82包括卡合面82b和内表面82a。卡合面82b和内表面82a分别形成向内壁部81b侧突出的曲面。卡合面82b朝向内壁部81b侧，内表面82a朝向凹陷底面81a的中心侧。卡合面82b相对于冷却板70的正面以锐角倾斜。在图4和图5中，示出了冷却板70的正面与凹陷底面81a大致平行的情况。因此，卡合面82b相对于凹陷底面81a以锐角倾斜。应予说明，此时的倾斜角由倾斜角α表示，倾斜角α优选为45°以上且85°以下。因此，内表面82a的倾斜角β以180°－倾斜角α来表示。应予说明，突起部82所包括的各面的接缝不一定必须是直角，也可以呈R形状。另外，这样倾倒的突起部82从凹陷部81突出而不从冷却板70的正面突出。另外，与各突起部82相邻的、连接卡合面82b和内表面82a的面也可以相对于凹陷底面81a以锐角倾斜。
若在正面形成有这样的结合部80的冷却板70上填充密封部件68，则密封部件68进入结合部80的凹陷部81内。若密封部件68填充在凹陷部81内，则各突起部82也被密封部件68密封。这样密封部件68将壳体60内密封并固化。若密封部件68对于冷却板70的紧贴性随着时间的经过而降低，则导致密封部件68的区域从冷却板70的正面剥离。另外，在半导体装置10内，由于冷却板70、壳体60、密封部件68的热膨胀系数之差，会产生应力。特别是，应力容易集中于壳体60内的角部。这样的应力也有可能导致密封部件68的剥离发展。
因此，在半导体装置10中，被密封部件68密封的突起部82的卡合面82b由于倾斜而对于密封部件68起到锚固(anchor)效果。即，在结合部80的凹陷部81内，将要向+Z方向剥离的密封部件68被突起部82的倾斜的卡合面82b向-Z方向抑制。突起部82通过卡合面82b与密封部件68卡合。特别是，半导体装置10的结合部80形成在安装有壳体60的冷却板70的四角。因此，在半导体装置10中，能够抑制密封部件68从冷却板70剥离。应予说明，为了防止密封部件68的剥离，这样的结合部80只要在搭载有半导体单元50的冷却板70的空出的区域形成至少一个即可。如上所述，优选形成在安装有壳体60的冷却板70的四角。
另外，假设在突起部82即使包含卡合面82b，也没有间隔、没有中空部83而呈倒圆锥台状(或者漏斗状)地形成于凹陷部81的情况下，根据突起部82的尺寸，密封部件68也难以进入突起部82与凹陷部81之间的间隙，有可能产生空隙。另一方面，在图4及图5中，多个(四个)突起部82隔开间隔而形成为环状。另外，突起部82包围中空部83。因此，突起部82容易被所填充的密封部件68缠绕，被可靠地密封。另外，即使突起部82是在凹陷部81内向内壁部81b侧扩展的形状，也因为突起部82之间的间隙、中空部83，所以凹陷部81也被密封部件68可靠地密封。因此，结合部80内被密封部件68可靠地密封，因此容易得到利用突起部82的卡合面82b实现的对密封部件68的剥离抑制效果。
接着，使用图6～图8以及图1和图2对这样的半导体装置10的制造方法进行说明。图6是示出第一实施方式中的半导体装置的制造方法的流程图。另外，图7是第一实施方式中的半导体装置的制造方法所包括的搭载工序的图，图8是第一实施方式中的半导体装置的制造方法所包括的安装工序的图。
首先，进行准备半导体装置10的构成部件的准备工序(步骤S10)。在该准备工序中，至少准备作为半导体装置10的构成部件的半导体芯片30、绝缘电路基板20、壳体60、冷却板70。壳体60事先通过一体成形而制造出外部连接端子63、64、65以及控制端子66a、66b。另外，冷却板70也事先在正面形成有结合部80。应予说明，在后面对冷却板70的制造方法进行说明。
接下来，进行使用在步骤S10中准备的构成部件来制造半导体单元50的半导体单元制造工序(步骤S11)。将绝缘电路基板20设置于预定的固定夹具，将半导体芯片30经由接合部件搭载于绝缘电路基板20的电路图案22a、22b，将导电块部24a、24b、24c经由接合部件搭载于电路图案22a、22b、22c。而且，将布线部件40的一端部经由接合部件搭载于电路图案22c，将另一端部经由接合部件搭载于电路图案22b的半导体芯片30的输出电极31。将布线部件41的一端部经由接合部件搭载于电路图案22b，将另一端部经由接合部件搭载于电路图案22a的半导体芯片30的输出电极31。例如，在接合部件为焊料板时，可以通过对这样搭载的部件进行加热而使焊料板熔融，将熔融的焊料冷却并使其固化，从而将它们接合。通过以上工序，制造半导体单元50。
接着，进行将半导体单元50搭载于冷却板70的搭载工序(步骤S12)。如图7所示，在冷却板70的搭载区域(在图7中为中央部)经由接合部件52而搭载半导体单元50。在将焊料板作为接合部件的情况下，通过对这样搭载的部件进行加热而使焊料板熔融，将熔融的焊料冷却并使其固化，从而能够将半导体单元50接合于冷却板70。
接着，进行在搭载有半导体单元50的冷却板70安装壳体60的安装工序(步骤S13)。如图8所示，沿搭载有半导体单元50的冷却板70的外缘部以环状涂敷粘接剂67。涂敷区域是壳体60的安装区域，是比冷却板70的结合部80更靠外侧的外缘部。将壳体60安装在冷却板70的粘接剂67上。若将壳体60安装于冷却板70，则外部连接端子63、64、65的壳体60内的一端部与导电块部24c、24a、24b的正面抵接。通过激光焊接将这样的外部连接端子63、64、65的一端部接合于导电块部24c、24a、24b的正面(参照图1)。
接着，在壳体60内，进行利用引线51将半导体芯片30的控制电极32与控制端子66a、66b机械且电连接的布线工序(步骤S14)。通过键合装置，利用引线51将电路图案22a的半导体芯片30的控制电极32与端子台62b上的控制端子66b之间直接连接(参照图2)。另外，同样地，利用引线51将电路图案22b的半导体芯片30的控制电极32与端子台62a上的控制端子66a之间直接连接。
接着，进行利用密封部件68将壳体60的收纳区域61i内密封的密封工序(步骤S15)。在壳体60的整个收纳区域61i内涂敷紧贴性促进剂。紧贴性促进剂例如可列举聚酰胺类的树脂。并且，在壳体60的收纳区域61i内填充密封部件68，对半导体单元50等进行密封。由此，制造半导体装置10。
接着，使用图9～图13对在图6的步骤S10中准备的冷却板70的制造方法进行说明。图9是示出第一实施方式中的冷却板的结合部的制造方法的流程图。图10是第一实施方式中的冷却板的结合部的制造方法所包括的凹陷形成工序的俯视图。图11是第一实施方式中的冷却板的结合部的制造方法所包括的凹陷形成工序的侧剖视图，图12及图13是第一实施方式中的冷却板的结合部的制造方法所包括的倾斜施加工序的图。应予说明，图11是图10的单点划线Y1-Y1处的剖视图。图12和图13对应于图11的剖视图。
首先，进行准备成为冷却板70的金属板的准备工序(步骤S20)。在此准备的金属板例如以铝为主要成分。另外，从这样的金属板切出与冷却板70对应的区域。以下，将切出的板称为冷却板70。
接着，进行在步骤S20中准备的冷却板70的预定区域形成凹陷的凹陷形成工序(步骤S21)。使用预定的模具对冷却板70的预定区域(在此为从四角分别靠中央部的4个部位)进行冲压加工。由此，如图10和图11所示，形成俯视呈圆形的凹陷部81。而且，在凹陷部81的凹陷底面81a，4个突起部82沿内壁部81b以等间隔且包围中空部83而形成为环状。应予说明，突起部82间的间隔是任意的。另外，突起部82只要分离即可，也可以相互接触。由4个突起部82构成在内部具备中空部83的圆筒。因此，如图10所示，内表面82a和卡合面82b呈曲面。该突起部82与凹陷底面81a一体地连接，并且相对于冷却板70的正面向垂直上方(+Z方向)延伸。即，各突起部82的内表面82a朝向中空部83，卡合面82b朝向内壁部81b。另外，内表面82a、卡合面82b以及内壁部81b呈大致平行。
接着，进行向突起部82施加倾斜的倾斜施加工序(步骤S22)。为了使从凹陷部81的凹陷底面81a向垂直上方(+Z方向)延伸的突起部82倾倒，使用倾斜施加工具90。倾斜施加工具90至少在主体部的前端设置有尖塔部91。尖塔部91包括具备顶点部91b的倾斜面91a。倾斜面91a在俯视时呈以顶点部91b为中心的圆形。应予说明，倾斜面91a在俯视时不限于圆形，也可以是矩形状。另外，倾斜面91a的俯视时的面积优选比俯视时配置成环状的突起部82的面积大。在侧视时，倾斜面91a的顶点部91b呈任意的角度。如图12所示，该角度可以是在使尖塔部91的顶点部91b进入中空部83时，该顶点部91b位于比中空部83的(Z方向的高度上的)中心靠上方(+Z方向)的位置的程度。另外，顶点部91b只要能进入中空部83，则也可以不必须是尖的。
使这样的倾斜施加工具90的尖塔部91的顶点部91b与中空部83的中心位置对齐。使倾斜施加工具90向金属板侧(-Z方向)移动，直到倾斜面91a与突起部82抵接为止。然后，将倾斜施加工具90向冷却板70侧(-Z方向)按压。于是，由于突起部82被从倾斜面91a向外侧(内壁部81b侧)按压，所以突起部82如图13所示地倾倒。另外，此时，突起部82同时向外侧(内壁部81b侧)倾倒。突起部82的倾斜角依赖于倾斜施加工具90的按压距离、顶点部91b的角度等。应予说明，在使突起部82倾倒时，利用倾斜施加工具90是一个例子。不限于该情况，例如，也可以使突起部82以逐个向外侧折弯的方式倾倒。但是，通过使用倾斜施加工具90，能够使多个突起部82同时倾倒，能够高效地制造冷却板70。由此，得到形成有结合部80的冷却板70，该结合部80包括凹陷部81和突起部82，该突起部82包括向凹陷部81内倾斜的卡合面82b。
上述半导体装置10具备：包含半导体芯片30的半导体单元50、在正面供半导体单元50配置的冷却板70、在冷却板70的正面的外缘部经由粘接剂67沿该外缘部设置且包围半导体单元50的壳体60、以及将壳体60内的冷却板70上的半导体单元50密封的密封部件68。此时，冷却板70具备结合部80，该结合部80包括形成于冷却板70的正面的凹状的凹陷部81和形成于凹陷部81的内部且相对于冷却板70的正面以锐角倾斜的卡合面82b。若这样的结合部80也被密封部件68密封，则突起部82的卡合面82b对于密封部件68具有锚固效果。因此，抑制密封部件68从冷却板70剥离。
为了进一步得到这样的抑制密封部件68的剥离的效果，优选尽可能增加突起部82的与密封部件68的接触面积。因此，优选在冷却板70的空出的区域所允许的范围内形成多个不降低冷却板70的强度的程度的尺寸的结合部80。另外，以下，使用图14对能够进一步抑制密封部件68的剥离的变形例进行说明。
(变形例1-1)
图14是在第一实施方式的变形例1-1中的半导体装置所包括的冷却板形成的结合部的侧剖视图。在变形例1-1的结合部80中，突起部82从冷却板70的正面延伸。在该情况下，与图4及图5所示的情况相比，随着卡合面82b扩展，卡合面82b与密封部件68的接触面积增加。因此，与图4及图5的情况相比，能够更可靠地抑制密封部件68的剥离。应予说明，突起部82优选在俯视时以不堵塞凹陷部81的程度从冷却板70的正面延伸。
[第二实施方式]
在第二实施方式中，列举将形成于冷却板70的结合部沿壳体60形成为环状的情况为例。使用图15～图17对这样的半导体装置进行说明。图15是第二实施方式中的半导体装置的俯视图。图16是在第二实施方式中的半导体装置所包括的冷却板形成的结合部的俯视图，图17是在第二实施方式中的半导体装置所包括的冷却板形成的结合部的侧剖视图。应予说明，图16是图15的由虚线包围的区域的放大俯视图。图17是图16的单点划线X1-X1处的剖视图。此外，除了结合部80a之外，第二实施方式的半导体装置10是与第一实施方式的半导体装置10相同的结构。因此，省略对重复的构成部件的附图标记，仅对必要部位标注附图标记。
第二实施方式的半导体装置10在安装有壳体60的冷却板70的正面的外缘部沿壳体60以环状连续地形成有结合部80a。如图16所示，结合部80a包括凹陷部81和形成于凹陷部81内的两个突起部82。凹陷部81在冷却板70的正面的外缘部以环状连续地形成为槽状。凹陷部81具备凹陷底面81a和内壁部81b。
凹陷底面81a的俯视时的形状呈与冷却板70的各边实质上平行且连续的环状。根据凹陷部81的加工状况，凹陷底面81a可以不一定平行于冷却板70的各边，也可以相对于各边呈稍微的角度而形成。另外，凹陷底面81a的角部可以不是直角，可以呈R形状。另外，凹陷底面81a的宽度(图16中的Y方向上的长度)只要整体上实质上恒定即可，宽度可以存在偏差。根据凹陷部81的加工状况，凹陷底面81a也可以相对于冷却板70的背面倾斜，不平坦而是一部分比其他部分凹陷，是凸凹的。应予说明，凹陷部81的深度为冷却板70的厚度的10.0％以上且90.0％以下。应予说明，凹陷部81的深度是指从凹陷底面81a的最低处到冷却板70的正面为止的高度。
内壁部81b优选与冷却板70的正面实质上垂直。根据凹陷部81的加工状况，内壁部81b也可以使凹陷部81的上部(冷却板70的正面侧)比下部(冷却板70的背面侧)更扩展。应予说明，这样的内壁部81b也可以不必须对称地扩展。另外，内壁部81b与凹陷底面81a的接缝优选形成为R形状而不是直角。应予说明，在后面对凹陷部81的上部(冷却板70的正面侧)比下部(冷却板70的背面侧)缩窄的情况进行说明。
两个突起部82可以由与冷却板70相同的材质构成。两个突起部82呈平板状，在凹陷底面81a的表面沿内壁部81b以环状连续地形成。如图17所示，2个突起部82的截面呈I字型，上部(凹陷部81的开口侧)向内壁部81b侧倾倒。这样的突起部82包括卡合面82b和内表面82a。各卡合面82b朝向内壁部81b侧，各内表面82a彼此相对。应予说明，中空部83被两个突起部82的内表面82a所夹。卡合面82b相对于冷却板70的正面以锐角倾斜。卡合面82b的倾斜与第一实施方式的卡合面82b的倾斜相同。另外，是这样倾倒的突起部82从凹陷部81突出而不从冷却板70的正面突出的情况。
这样的结合部80a也能够与第一实施方式同样地按照图9的流程图形成。即，进行沿在步骤S20中准备的冷却板70的壳体60的安装区域形成凹陷的凹陷形成工序(步骤S21)。使用预定的模具对冷却板70的沿壳体60的区域进行冲压加工。由此，形成槽状的凹陷部81。进而，在凹陷部81的凹陷底面81a沿内壁部81b以环状平行且夹着中空部83形成2个突起部82。该两个突起部82与凹陷底面81a一体地连接，相对于冷却板70的正面向垂直上方(+Z方向)延伸。即，各突起部82的内表面82a朝向中空部83，卡合面82b朝向内壁部81b。另外，内表面82a、卡合面82b以及内壁部81b大致平行。
接着，进行对突起部82施加倾斜的倾斜施加工序(步骤S22)。为了使从凹陷部81的凹陷底面81a向垂直上方(+Z方向)延伸的突起部82倾倒，使用倾斜施加工具90。该情况下的倾斜施加工具90也至少在主体部的前端设置尖塔部91。尖塔部91在俯视时呈环状，并包括具备顶点部91b的倾斜面91a。即，截面如图12所示的倾斜施加工具90形成为环状。在侧视时，倾斜面91a的顶点部91b呈任意的角度。如图12所示，该角度可以是在使尖塔部91的顶点部91b进入中空部83时，该顶点部91b位于比中空部83的(Z方向的高度上的)中心靠上方(+Z方向)的位置的程度。另外，顶点部91b只要能进入中空部83，则也可以不必须是尖的。
通过将这样的倾斜施加工具90与第一实施方式同样地向冷却板70侧按压，从而如图17所示那样地倾倒。另外，此时2个突起部82也同时向外侧(内壁部81b侧)倾倒。不限于该情况，例如，也可以使突起部82以逐个向外侧折弯的方式倾倒。但是，通过使用倾斜施加工具90，能够使多个突起部82同时倾倒，能够高效地制造冷却板70。由此，获得形成有结合部80a的冷却板70，该结合部80包括凹陷部81和突起部82，该突起部82包括向凹陷部81内倾斜的卡合面82b。
在第二实施方式的半导体装置10中，被密封部件68密封的突起部82的卡合面82b也倾斜，因此对密封部件68起到锚固效果。另外，第二实施方式的半导体装置10的结合部80a包含冷却板70的安装有壳体60的四角而形成为环状。因此，在第二实施方式的半导体装置10中，也能够抑制密封部件68从冷却板70剥离。应予说明，第二实施方式的结合部80a也可以不沿冷却板70的壳体60连续地形成为环状，而是在安装有壳体60的冷却板70的角部附近形成为俯视时呈L字状。另外，2个突起部82也可以如第一实施方式的变形例1-1那样地从冷却板70的正面突出。
(变形例2-1)
在第二实施方式的变形例2-1中，相对于图16的情况，使用图18对2个突起部82不连续而形成为虚线状的情况进行说明。图18是在第二实施方式的变形例2-1中的半导体装置所包括的冷却板形成的结合部的俯视图。
在结合部80a中，图16的两个突起部82不一定必须连续。如图18所示，2个突起部82也可以呈虚线状，在冷却板70的外缘部形成为环状。如在第一实施方式中说明的那样，2个突起部82通过设置间隙而容易被密封部件68密封，另外，凹陷部81也容易被密封部件68密封。特别是，在2个突起部82中，由于间隙位于彼此不同的位置，所以进一步容易利用密封部件68进行密封。
[第三实施方式]
在第三实施方式中，列举第一实施方式的半导体装置10所包括的结合部的凹陷部的内壁部倾斜的情况为例。使用图19及图20对这样的结合部进行说明。图19是在第三实施方式中的半导体装置所包括的冷却板形成的结合部的侧剖视图，图20是在第三实施方式中的半导体装置所包括的冷却板形成的结合部的俯视图。应予说明，图19是图20的单点划线Y1-Y1处的剖视图。另外，第三实施方式的除了结合部80b以外的结构可以参照第一实施方式的半导体装置10。
第三实施方式的半导体装置10所包括的结合部80b在第一实施方式的结合部80的基础上不包含突起部82，而使凹陷部81的内壁部81b相对于冷却板70的正面以锐角倾斜。即，此处的内壁部81b与第一实施方式的结合部80同样地倾斜。
在包含形成有这样的结合部80b的冷却板70的半导体装置10中，由于被密封部件68密封的结合部80b的内壁部81b倾斜，所以对密封部件68起到锚固效果。即，在结合部80b的凹陷部81内，将要向+Z方向剥离的密封部件68被凹陷部81的倾斜的内壁部81b向-Z方向抑制。凹陷部81通过内壁部81b与密封部件68卡合。因此，在半导体装置10中，能够抑制密封部件68从冷却板70剥离。
在第二实施方式的结合部80a中，除了突起部82以外，也可以使凹陷部81的内壁部81b与第三实施方式同样地倾斜。另外，在环状的结合部80a中，也可以仅使一部分凹陷部81的内壁部81b倾斜。例如，在环状的结合部80a中，可以仅使长边部分和短边部分的内壁部81b倾斜。通过避免角部的倾斜，能够使密封部件68在角部适当地密封。或者，也可以仅使环状的结合部80a的凹陷部81的内周侧和外周侧的内壁部81b中的一者倾斜。但是，为了可靠地抑制密封部件68的剥离，在环状的结合部80a中优选倾斜的内壁部81b的面积宽阔。
[第四实施方式]
在第四实施方式中，以对于第三实施方式的结合部80b的凹陷部81形成第一实施方式的突起部82的情况为例进行说明。使用图21及图22对这样的结合部进行说明。图21是在第四实施方式中的半导体装置所包括的冷却板形成的结合部的侧剖视图，图22是在第四实施方式中的半导体装置所包括的冷却板形成的结合部的俯视图。应予说明，图21是图22的单点划线Y1-Y1处的剖视图。另外，第四实施方式的除了结合部80c以外的结构可以参照第一实施方式的半导体装置10。
第四实施方式的半导体装置10所包括的结合部80c在第三实施方式的结合部80b的基础上，将第一实施方式的突起部82形成在凹陷部81的凹陷底面81a。即，突起部82及凹陷部81的内壁部81b相对于冷却板70的正面分别以锐角倾斜。
在包含形成有这样的结合部80c的冷却板70的半导体装置10中，由于被密封部件68密封的结合部80c的内壁部81b和突起部82倾斜，所以对密封部件68起到锚固效果。即，在结合部80c的凹陷部81内，将要向+Z方向剥离的密封部件68被凹陷部81的倾斜的内壁部81b和突起部82的卡合面82b向-Z方向抑制。凹陷部81通过内壁部81b及突起部82与密封部件68卡合。因此，在半导体装置10中，抑制密封部件68从冷却板70剥离。特别是，第四实施方式的结合部80c由于凹陷部81的内壁部81b及突起部82与密封部件68卡合，所以与第一～第三实施方式的情况相比，能够更可靠地抑制密封部件68的剥离。
在第二实施方式的结合部80a中，也可以使凹陷部81的内壁部81b与第四实施方式同样地相对于倾斜的突起部82倾斜。此时，在环状的结合部80a中，可以使突起部82倾斜，例如使仅长边部分、短边部分这样的一部分的凹陷部81的内壁部81b倾斜。另外，也可以仅使环状的结合部80a的凹陷部81的内周侧和外周侧的内壁部81b中的一者倾斜。
[第五实施方式]
在第五实施方式中，列举形成于凹陷部的突起部沿凹陷部的径向或宽度方向形成有多个的情况为例。使用图23对这样的结合部进行说明。图23是在第五实施方式中的半导体装置所包括的冷却板形成的结合部的剖视图。应予说明，图23是与图5及图17对应的剖视图。另外，第五实施方式的半导体装置10除了结合部80d以外，可以参照第一实施方式的半导体装置10。
第五实施方式的半导体装置10所包括的结合部80d在第一实施方式的结合部80的基础上，突起部82沿凹陷部81的径向形成有多个。应予说明，在图23中，示出了突起部82在凹陷部81的径向上各形成有两个的情况。
另外，在第二实施方式的结合部80a中，依照第五实施方式的结合部80d，突起部82沿凹陷部81的宽度方向形成有多个。应予说明，在图23中，对应于突起部82在凹陷部81的宽度方向上各形成有两个的情况。
在该情况下，与图5及图17所示的情况相比，随着卡合面82b增加，卡合面82b与密封部件68的接触面积增加。因此，与图5及图17的情况相比，能够更可靠地抑制密封部件68的剥离。

Claims (12)

1.一种半导体装置，其特征在于，具备：
半导体单元，其包括半导体芯片；
冷却板，其在冷却正面配置有所述半导体单元；
壳体，其经由粘接剂沿所述冷却正面的外缘部设置于所述外缘部，并且包围所述半导体单元；以及
密封部件，其将所述壳体内的所述冷却板上的所述半导体单元密封，
所述冷却板具备结合部，所述结合部包括形成于所述冷却正面的凹状的凹陷部、以及形成于所述凹陷部的内部且相对于所述冷却正面以锐角倾斜的卡合面。
2.如权利要求1所述的半导体装置，其特征在于，
所述结合部还包括突起部，所述突起部从所述凹陷部的凹陷底面向所述半导体单元相对于所述冷却板的层叠方向突出，并且具备所述卡合面，所述凹陷底面位于比所述冷却正面更低的位置。
3.如权利要求2所述的半导体装置，其特征在于，
所述突起部越过所述冷却正面而从所述凹陷底面突出。
4.如权利要求3所述的半导体装置，其特征在于，
所述突起部呈在与所述卡合面相反的一侧包括内表面的块状，所述内表面与所述卡合面一起倾斜。
5.如权利要求4所述的半导体装置，其特征在于，
从所述凹陷底面突出有多个所述突起部。
6.如权利要求5所述的半导体装置，其特征在于，
在俯视时，所述突起部以所述卡合面朝向外侧的方式隔开间隙而等间隔地形成为环状。
7.如权利要求2至4中任一项所述的半导体装置，其特征在于，
所述凹陷部在俯视时呈包括直线部分的槽状，
所述卡合面沿所述凹陷部的直线方向形成于所述凹陷部。
8.如权利要求7所述的半导体装置，其特征在于，
所述凹陷部包括一对所述突起部，
一对所述突起部形成为，在俯视时各自的所述卡合面朝向外侧。
9.如权利要求1所述的半导体装置，其特征在于，
所述卡合面沿所述凹陷部的内壁部而形成。
10.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备包括半导体芯片的半导体单元和冷却板；
配置工序，在所述冷却板的冷却正面配置所述半导体单元，在所述冷却正面的外缘部经由粘接剂沿所述外缘部配置包围所述半导体单元的壳体；以及
密封工序，利用密封部件对所述壳体内的所述冷却板上的所述半导体单元进行密封，
在所述配置工序之前还包括：
形成工序，在所述冷却板的所述冷却正面形成凹状的凹陷部、和突起部，所述突起部在所述凹陷部的内部从凹陷底面向所述半导体单元对于所述冷却板的层叠方向突出，并且包括与所述层叠方向平行的卡合面以及与所述卡合面相反的一侧的内表面；以及
倾斜工序，以使所述卡合面相对于所述冷却正面以锐角倾斜的方式使所述突起部倾斜。
11.如权利要求10所述半导体装置的制造方法，其特征在于，
在所述形成工序中，对于所述凹陷部，以在俯视时所述卡合面朝向外侧的方式以环状形成多个所述突起部，
在所述倾斜工序中，将多个所述突起部各自的所述内表面向外侧按压，从而使多个所述突起部倾斜。
12.如权利要求11所述半导体装置的制造方法，其特征在于，
在所述倾斜工序中，将多个所述突起部各自的所述内表面同时向外侧按压。
CN202210704630.1A 2021-08-27 2022-06-21 半导体装置及半导体装置的制造方法 Pending CN115732434A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021139027A JP2023032734A (ja) 2021-08-27 2021-08-27 半導体装置及び半導体装置の製造方法
JP2021-139027 2021-08-27

Publications (1)

Publication Number Publication Date
CN115732434A true CN115732434A (zh) 2023-03-03

Family

ID=85288434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210704630.1A Pending CN115732434A (zh) 2021-08-27 2022-06-21 半导体装置及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20230066154A1 (zh)
JP (1) JP2023032734A (zh)
CN (1) CN115732434A (zh)

Also Published As

Publication number Publication date
JP2023032734A (ja) 2023-03-09
US20230066154A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US10727163B2 (en) Semiconductor device
JP2008227131A (ja) 半導体装置及びその製造方法
CN110637366B (zh) 半导体器件及其制造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
US20220399241A1 (en) Semiconductor device
JP7338204B2 (ja) 半導体装置
US3476986A (en) Pressure contact semiconductor devices
CN113498273A (zh) 半导体装置的制造方法、半导体装置以及按压装置
CN108735722B (zh) 半导体装置及半导体装置的制造方法
CN115732434A (zh) 半导体装置及半导体装置的制造方法
JP7528529B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022037739A (ja) 半導体装置及び半導体装置の製造方法
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
US7750448B2 (en) Semiconductor package and method for manufacturing the same
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP7559432B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JPWO2019021507A1 (ja) 半導体装置及び半導体モジュール
JP2004179584A (ja) トランジスタパッケージ及びその製造方法
US20240304530A1 (en) Power converter apparatus
WO2024084954A1 (ja) 半導体装置および半導体装置の製造方法
JP2002076259A (ja) パワーモジュール
JP7567243B2 (ja) 半導体装置
WO2024075514A1 (ja) 接合構造体および半導体装置
CN115911009A (zh) 半导体装置
JP2023124230A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination