CN115707287A - 显示装置和用于制造显示装置的方法 - Google Patents

显示装置和用于制造显示装置的方法 Download PDF

Info

Publication number
CN115707287A
CN115707287A CN202210903563.6A CN202210903563A CN115707287A CN 115707287 A CN115707287 A CN 115707287A CN 202210903563 A CN202210903563 A CN 202210903563A CN 115707287 A CN115707287 A CN 115707287A
Authority
CN
China
Prior art keywords
common electrode
layer
elements
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210903563.6A
Other languages
English (en)
Inventor
崔鎭宇
朴声国
白成恩
崔炳华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115707287A publication Critical patent/CN115707287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33517—Layer connectors having different functions including layer connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/059—Being combinations of any of the materials from the groups H01L2924/042 - H01L2924/0584, e.g. oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置和用于制造显示装置的方法。所述显示装置包括：多个像素电极和共电极连接部，在第一基底上彼此间隔开；多个发光元件，在多个像素电极上；多个共电极元件，在共电极连接部上；以及共电极层，在多个发光元件和多个共电极元件上，其中，多个发光元件中的每个包括第一半导体层、第二半导体层和在第一半导体层与第二半导体层之间的活性层，多个共电极元件中的每个至少包括第二半导体层，并且共电极层包括与第二半导体层相同的材料，以连接到多个发光元件的第二半导体层和多个共电极元件的第二半导体层。

Description

显示装置和用于制造显示装置的方法
技术领域
本公开涉及一种显示装置和用于制造显示装置的方法。
背景技术
随着信息社会发展，对用于显示图像的显示装置的需求正以各种形式增加。显示装置可以是诸如液晶显示器、场发射显示器和发光显示器的平板显示器。发光显示器可以包括有机发光显示器和无机发光显示器，有机发光显示器包括有机发光二极管元件作为发光元件，无机发光显示器包括无机半导体元件作为发光元件。
近来，已经开发了包括发光显示器的头戴式显示器。头戴式显示器是由用户以眼镜或头盔的形式穿戴并且在眼睛的前方的短距离处形成焦点的虚拟现实(VR)或增强现实(AR)眼镜型监视器装置。
发明内容
本公开的实施例的方面和特征提供了一种超高分辨率显示装置，超高分辨率显示装置包括无机发光元件和每单位面积的大量发射区域。
本公开的实施例的方面和特征也提供了一种显示装置和用于制造显示装置的方法，显示装置包括设置在显示区域中的发光元件并且还包括设置在除了显示区域之外的区域中的元件，以使显示区域中的发光元件具有均匀的质量。
然而，本公开的实施例的方面和特征不限于这里阐述的方面和特征。通过参考下面给出的本公开的详细描述，本公开的实施例的上述以及其它方面和特征对于本公开所属领域的普通技术人员将变得更清楚。
根据一个或更多个实施例的用于制造显示装置的方法包括：形成均匀的半导体元件而与共电极层上的位置无关，然后根据区域将半导体元件划分为不同的元件。因此，显示装置可以包括设置在显示区域中的发光元件和设置在非显示区域中的非发光元件，并且显示区域中的发光元件可以形成为具有均匀的质量和密度。因为根据一个或更多个实施例的显示装置通过上述用于制造显示装置的方法制造，所以显示区域中的发光元件可以形成为具有均匀的质量和密度，使得可以改善显示质量。
本公开的实施例的效果、方面和特征不限于上述效果、方面和特征，并且各种其它效果、方面和特征包括在说明书中。
根据公开的一个或更多个实施例，一种显示装置包括：多个像素电极和共电极连接部，在第一基底上彼此间隔开；多个发光元件，在多个像素电极上；多个共电极元件，在共电极连接部上；以及共电极层，在多个发光元件和多个共电极元件上，其中，多个发光元件中的每个包括第一半导体层、第二半导体层和在第一半导体层与第二半导体层之间的活性层，多个共电极元件中的每个至少包括第二半导体层，并且共电极层包括与第二半导体层相同的材料，以连接到多个发光元件的第二半导体层和多个共电极元件的第二半导体层。
多个共电极元件中的每个可以包括在第二半导体层的一个表面上的活性层和在活性层上的第一半导体层，多个发光元件可以包括第一发光元件和第二发光元件，第一发光元件包括发射第一颜色的光的第一活性层，第二发光元件包括与第一活性层不同并且发射第二颜色的光的第二活性层，并且多个共电极元件可以包括第一共电极元件和第二共电极元件，第一共电极元件包括第一活性层，第二共电极元件包括第二活性层。
显示装置还可以包括：第一连接电极，在多个发光元件的第一半导体层的一个表面上；第二连接电极，在第一连接电极与像素电极之间；以及第三连接电极，在多个共电极元件上，其中，第二连接电极可以分别与多个像素电极直接接触，并且第三连接电极分别与共电极连接部直接接触。
第三连接电极中的第三连接电极可以在多个共电极元件中的共电极元件的侧表面上，以与第一半导体层和第二半导体层中的每个直接接触。
多个发光元件还可以包括第三发光元件，第三发光元件包括与第一活性层和第二活性层不同并且发射第三颜色的光的第三活性层，并且多个共电极元件还可以包括第三共电极元件，第三共电极元件包括第三活性层。
显示装置还可以包括：连接电极，直接在多个共电极元件的第二半导体层上，并且与共电极连接部直接接触。
显示装置还可以包括：绝缘层，在多个发光元件的侧表面周围，并且具有直接在共电极层上的部分；反射层，在绝缘层上在多个发光元件的侧表面周围；以及基体层，在共电极层上，并且包括未掺杂的半导体。
显示装置还可以包括：多个虚设元件，均包括第一半导体层、活性层和第二半导体层，并且定位在第一基底上，其中，多个虚设元件可以具有被绝缘层覆盖的外表面。
多个虚设元件中的虚设元件的第二半导体层可以连接到共电极层，多个虚设元件中的虚设元件不电连接到多个像素电极中的任何像素电极。
多个发光元件可以包括第一发光元件和第二发光元件，第一发光元件包括发射第一颜色的光的第一活性层，第二发光元件包括与第一活性层不同并且发射第二颜色的光的第二活性层，并且多个虚设元件可以包括第一虚设元件和第二虚设元件，第一虚设元件包括第一活性层，第二虚设元件包括第二活性层。
多个虚设元件中的每个可以与第一基底间隔开。
根据本公开的一个或更多个实施例，一种显示装置包括：第一基底，包括显示区域和在显示区域周围的非显示区域；多个像素电极，在显示区域中在第一基底上彼此间隔开；多个共电极连接部，在非显示区域中的在显示区域的一侧的共电极区域中在第一基底上；多个发光元件，在多个像素电极中的对应的像素电极上；多个共电极元件，在多个共电极连接部中的对应的共电极连接部上；共电极层，在显示区域和非显示区域中在多个发光元件和多个共电极元件上；以及多个连接电极，在多个发光元件与多个像素电极之间以及在多个共电极元件与多个共电极连接部之间，其中，多个连接电极中的至少一些在多个共电极元件的侧表面上。
多个发光元件和多个共电极元件中的每个可以包括第一半导体层、第二半导体层和活性层，第一半导体层包括p型半导体，第二半导体层在第一半导体层上并且包括n型半导体，活性层在第一半导体层与第二半导体层之间，其中，多个连接电极中的在多个共电极元件中的对应的共电极元件上的连接电极可以与多个共电极元件中的对应的共电极元件的第一半导体层和第二半导体层接触。
多个发光元件可以包括第一发光元件和第二发光元件，第一发光元件包括发射第一颜色的光的第一活性层，第二发光元件包括与第一活性层不同并且发射第二颜色的光的第二活性层，其中，多个共电极元件可以包括第一共电极元件和第二共电极元件，第一共电极元件包括第一活性层，第二共电极元件包括第二活性层。
显示装置还可以包括：多个虚设元件，在非显示区域中的除了共电极区域之外的区域中，多个虚设元件中的每个包括第一半导体层、活性层和第二半导体层，多个虚设元件可以包括第一虚设元件和第二虚设元件，第一虚设元件包括第一活性层，第二虚设元件包括第二活性层。
共电极层可以包括与多个发光元件、多个共电极元件和多个虚设元件的第二半导体层成一体的n型半导体。
根据本公开的一个或更多个实施例，一种用于制造显示装置的方法包括：在包括n型半导体的共电极层上形成支撑层，形成穿透支撑层的多个孔，并且在孔中形成多个半导体元件，多个半导体元件中的每个包括作为p型半导体的第一半导体层、作为n型半导体的第二半导体层以及在第一半导体层与第二半导体层之间的活性层；通过形成覆盖多个半导体元件和共电极层的绝缘层并且去除绝缘层的部分以暴露多个半导体元件中的一些的第一半导体层的上表面来形成多个发光元件；在多个发光元件的暴露的第一半导体层上形成第一连接电极，并且在绝缘层上形成反射层，反射层在多个发光元件和多个半导体元件的侧表面周围；通过去除绝缘层和反射层的部分以暴露多个半导体元件中的另一些的外表面来形成多个共电极元件；在第一连接电极上形成第二连接电极，并且至少在多个共电极元件的侧表面上形成第三连接电极；以及将多个发光元件和多个共电极元件设置在包括多个像素电极和共电极连接部的电路基底上。
在多个共电极元件的形成步骤中，可以不去除在多个半导体元件中的另一些上的绝缘层和反射层，使得形成多个虚设元件，并且第三连接电极可以至少在多个共电极元件的侧表面上，以与第一半导体层和第二半导体层中的每个直接接触。
多个半导体元件可以包括第一半导体元件和第二半导体元件，第一半导体元件包括第一活性层，第二半导体元件包括第二活性层，并且多个半导体元件的形成步骤可以包括：形成穿透支撑层的第一孔，并且在通过第一孔暴露的共电极层上形成第二半导体元件；以及形成穿透支撑层的第二孔，并且在通过第二孔暴露的共电极层上形成第一半导体元件。
多个发光元件可以包括第一发光元件和第二发光元件，第一发光元件包括第一活性层，第二发光元件包括第二活性层，并且多个共电极元件可以包括第一共电极元件和第二共电极元件，第一共电极元件包括第一活性层，第二共电极元件包括第二活性层。
附图说明
通过参照附图详细地描述本公开的实施例，本公开的上述以及其它方面和特征将变得更清楚，在附图中：
图1是根据一个或更多个实施例的显示装置的平面图；
图2是根据一个或更多个实施例的图1的显示装置的电路基底的示意性平面图；
图3是根据一个或更多个实施例的图1的显示装置的显示基底的示意性平面图；
图4是图2和图3的电路基底和显示基底的平面图；
图5是图4的部分A的放大视图；
图6是图5的部分B的放大视图；
图7是沿着图5的线I-I'截取的剖视图；
图8是沿着图5的线II-II'截取的剖视图；
图9是沿着图5的线III-III'截取的剖视图；
图10是沿着图5的线IV-IV'截取的剖视图；
图11是示出根据一个或更多个实施例的用于制造图1的显示装置的方法的流程图；
图12至图28是顺序地示出根据一个或更多个实施例的制造显示装置的工艺的剖视图；
图29是示出根据一个或更多个实施例的显示装置的一部分的剖视图；
图30和图31是示出用于制造图29的显示装置的工艺中的一些的剖视图；
图32是示出根据一个或更多个实施例的显示装置的一部分的剖视图；
图33和图34是示出根据一个或更多个实施例的显示装置的部分的剖视图；
图35是示出根据一个或更多个实施例的设置在显示装置的显示区域中的发光元件的相对布局的平面图；
图36是示出设置在图35的显示装置中的显示基底上的发光元件和虚设元件的相对布局的平面图；
图37是示出根据一个或更多个实施例的设置在显示装置的显示区域中的发光元件的相对布局的平面图；
图38是示出根据一个或更多个实施例的设置在显示装置的显示区域中的发光元件的相对布局的平面图；
图39是示出图38的显示装置的一部分的剖视图；
图40是示出根据一个或更多个实施例的设置在显示装置的显示区域中的发光元件的相对布局的平面图；
图41是示出根据一个或更多个实施例的显示装置的显示基底和电路基底的一部分的平面图；
图42是沿着图41的线V-V'截取的剖视图；
图43是示出用于制造图41的显示装置的工艺中的一个的剖视图；
图44是根据一个或更多个实施例的显示装置的一个像素的等效电路图；
图45至图47是示出根据一个或更多个实施例的包括显示装置的装置的示意图；以及
图48和图49是示出根据一个或更多个实施例的包括显示装置的透明显示装置的视图。
具体实施方式
现在将在下文中参照附图更充分地描述本公开，在附图中示出了本公开的实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本公开的范围。
也将理解的是，当层被称为“在”另一层或基底“上”时，它可以直接在所述另一层或基底上，或者也可以存在居间层。在整个说明书中，相同的附图标记指相同的组件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图描述实施例。
图1是根据一个或更多个实施例的显示装置的平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏幕的所有电子装置。例如，提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等可以包括在显示装置10中。
显示装置10包括提供显示屏幕的显示面板。显示面板的示例包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，将描述其中无机发光二极管设置在半导体电路基底上的显示装置作为显示面板的示例，但是本公开不限于此，并且如果可应用，相同的技术构思也可以应用于其它显示面板。
显示装置10的形状可以被各种改变。例如，显示装置10可以具有诸如宽度比长度大的矩形形状、长度比宽度大的矩形形状、正方形形状、有倒圆角(或顶点)的矩形形状、其它多边形形状或圆形形状的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，示出了具有在第二方向DR2上有较大长度的矩形形状的显示装置10。
在说明书中，第一方向DR1指显示装置10的长度方向，第二方向DR2指显示装置10的宽度方向，第三方向DR3指显示装置10的厚度方向。这里使用的术语“在……上方”、“顶”和“上表面”指在第三方向DR3上的一侧。这里使用的术语“在……下方”、“底”和“下表面”指在第三方向DR3上的另一侧。“左”、“右”、“上”和“下”指当在平面图中观察附图时的方向。例如，“上”和“下”指第一方向DR1，“左”和“右”指第二方向DR2。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示图像的区域，非显示区域NDA是其中不显示图像的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以大体上设置在显示装置10的中心处。
非显示区域NDA可以沿着显示区域DPA的边缘或外围设置在显示区域DPA周围。非显示区域NDA可以全面或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，非显示区域NDA可以与显示区域DPA的四条边相邻地设置。非显示区域NDA可以构成显示装置10的边框。在非显示区域NDA中的每个中，可以设置包括在显示装置10中的线或电路驱动器，或者可以安装外部装置。
图2是根据一个或更多个实施例的图1的显示装置的电路基底的示意性平面图。图3是根据一个或更多个实施例的图1的显示装置的显示基底的示意性平面图。图4是图2和图3的电路基底和显示基底的平面图。
结合图1参照图2至图4，根据一个或更多个实施例的显示装置10可以包括电路基底100和显示基底300。
电路基底100可以包括电连接到包括在显示基底300中的发光元件ED的像素电路部PXC(见图7)和电连接到像素电路部PXC的线的多个垫(pad，也被称为“焊盘”)PD(见图5)。电路基底100可以包括位于中心部分处的显示基底区域DSA、设置在显示基底区域DSA周围的非显示区域NDA以及在非显示区域NDA中设置在显示基底区域DSA的在第一方向DR1的两侧上的垫区域PDA1和PDA2。电路基底100的显示基底区域DSA是其上设置有显示基底300的区域，像素电路部PXC可以设置在显示基底区域DSA中。垫区域PDA1和PDA2可以包括设置在显示基底区域DSA的上侧(其为显示基底区域DSA的在第一方向DR1上的一侧)上的第一垫区域PDA1以及设置在显示基底区域DSA的下侧(其为显示基底区域DSA在第一方向DR1上的另一侧)上的第二垫区域PDA2。电连接到像素电路部PXC的多个垫PD可以设置在电路基底100的垫区域PDA1和PDA2中的每个中。
多个垫PD可以设置为在第二方向DR2上彼此间隔开。多个垫PD可以设置在电路基底100的上表面上，并且可以电连接到电路板700(见图7)的电路板垫PDC(见图7)。
显示基底300可以设置在电路基底100上。显示基底300可以包括显示区域DPA和非显示区域NDA，并且可以包括与显示区域DPA相邻的共电极区域CPA：CPA1、CPA2和CPA3作为非显示区域NDA的部分。共电极区域CPA1、CPA2和CPA3可以包括设置在显示区域DPA的上侧上的第一共电极区域CPA1、设置在显示区域DPA的左侧(其为显示区域DPA的在第二方向DR2上的一侧)上的第二共电极区域CPA2以及设置在显示区域DPA的右侧(其为显示区域DPA的在第二方向DR2上的另一侧)上的第三共电极区域CPA3。
显示基底300可以包括设置在显示区域DPA中的多个发光元件ED。发光元件ED可以布置为在显示区域DPA中在第一方向DR1和第二方向DR2上彼此间隔开，并且可以设置为与连接到电路基底100的像素电路部PXC的多个像素电极AE(见图7)对应。发光元件ED可以通过接收从电路基底100的像素电路部PXC施加的电信号来发光。
在根据一个或更多个实施例的显示装置10中，显示基底300还可以包括多个共电极元件ND和虚设元件DE，多个共电极元件ND和虚设元件DE具有与发光元件ED相同的结构并且设置在除了显示区域DPA之外的区域中。共电极元件ND和虚设元件DE可以包括设置在非显示区域NDA的共电极区域CPA1、CPA2和CPA3中的共电极元件ND以及设置在除了共电极区域CPA1、CPA2和CPA3之外的非显示区域NDA中的虚设元件DE。共电极元件ND和虚设元件DE中的每个可以具有与发光元件ED相同的结构，并且包括与发光元件ED相同的材料。然而，共电极元件ND和虚设元件DE中的每个可以不电连接到电路基底100的像素电路部PXC中的每个，或者可以是因为元件本身的两端短路而不发光的非发光元件。在显示装置10中，形成在显示基底300的前表面上的元件中的仅一些可以是电连接到电路基底100以发光的发光元件ED，而其它元件可以保留为作为非发光元件的共电极元件ND和虚设元件DE。在显示装置10中，通过将与发光元件ED具有相同结构的共电极元件ND和虚设元件DE设置在除了显示基底300的显示区域DPA之外的区域中，设置在显示区域DPA中的发光元件ED可以具有均匀的质量而无论它们的位置如何。可以减小与显示区域DPA外侧的共电极区域CPA1、CPA2和CPA3相邻的发光元件ED与设置在显示区域DPA的中心处的发光元件ED之间的质量和密度的差异，使得可以改善显示装置10的质量。在下文中，将参照其它附图更详细地描述显示装置10的结构。
图5是图4的部分A的放大视图。图6是图5的部分B的放大视图。图5以放大的形式示出了电路基底100和显示基底300在显示装置10的角部处的部分，图6示意性地示出了设置在显示基底300中的元件的布局。
参照图5和图6，显示装置10的显示基底300可以包括设置在显示区域DPA中的多个像素PX。多个像素PX可以包括多个发光元件ED，并且类似于发光元件ED，多个像素PX可以以矩阵形式布置。例如，多个像素PX和多个发光元件ED可以沿着矩阵的行和列布置。像素PX中的每个可以包括一个或更多个发光元件ED，以显示特定颜色。在显示装置10中，包括多个发光元件ED：ED1、ED2和ED3的一个像素PX可以具有最小发光单元。
例如，一个像素PX可以包括第一发光元件ED1、第二发光元件ED2和第三发光元件ED3。第一发光元件ED1可以发射第一颜色的光，第二发光元件ED2可以发射第二颜色的光，第三发光元件ED3可以发射第三颜色的光。作为示例，第一颜色可以是红色，第二颜色可以是绿色，第三颜色可以是蓝色。然而，本公开不限于此，并且各个发光元件ED可以发射相同颜色的光。在一个或更多个实施例中，一个像素PX可以包括三个发光元件ED1、ED2和ED3，但是不限于此。例如，一个像素PX可以包括四个或更多个发光元件ED。发光元件ED中的每个在平面图中可以具有圆形形状。然而，本公开不限于此。例如，发光元件ED可以具有除了圆形形状之外的多边形形状(诸如四边形形状)、椭圆形形状或不规则形状。
多个发光元件ED1、ED2和ED3可以设置为在第一方向DR1和第二方向DR2上彼此间隔开。多个第一发光元件ED1、第二发光元件ED2和第三发光元件ED3可以分别重复地设置为在第一方向DR1上彼此间隔开，并且第一发光元件ED1、第二发光元件ED2和第三发光元件ED3可以沿着第二方向DR2交替地布置。第一发光元件ED1、第二发光元件ED2和第三发光元件ED3可以沿着第二方向DR2顺序地设置，并且这种布置可以重复。发光元件ED中的每个可以通过稍后将描述的第一连接电极CNE1(见图7)和第二连接电极CNE2(见图7)电连接到电路基底100的像素电极AE(见图7)。此外，发光元件ED中的每个可以电连接到显示基底300的共电极层CEL(见图7)。
多个共电极元件ND和第三连接电极CNE3可以设置在非显示区域NDA的共电极区域CPA1、CPA2和CPA3中。多个共电极元件ND可以在共电极区域CPA1、CPA2和CPA3中在第一方向DR1和第二方向DR2上彼此间隔开。根据一个或更多个实施例，共电极元件ND可以包括设置为彼此间隔开的第一共电极元件ND1、第二共电极元件ND2和第三共电极元件ND3。多个共电极元件ND的布置可以与发光元件ED的布置基本相同。
例如，共电极元件ND与其它相邻的共电极元件ND间隔开的间距和方向可以与多个发光元件ED彼此间隔开的间距和方向基本相同。多个第一共电极元件ND1、第二共电极元件ND2和第三共电极元件ND3可以分别沿着第一方向DR1彼此间隔开地重复设置，并且第一共电极元件ND1、第二共电极元件ND2和第三共电极元件ND3可以沿着第二方向DR2交替地布置。第一共电极元件ND1、第二共电极元件ND2和第三共电极元件ND3沿着第二方向DR2顺序地设置，并且这种布置可以重复。
第一共电极元件ND1可以在第一方向DR1上与第一发光元件ED1间隔开并且可以与第一发光元件ED1设置在同一列中，第二共电极元件ND2可以在第一方向DR1上与第二发光元件ED2间隔开并且可以与第二发光元件ED2设置在同一列中，第三共电极元件ND3可以在第一方向DR1上与第三发光元件ED3间隔开并且可以与第三发光元件ED3设置在同一列中。
在图5中已经示出了设置为两行的共电极元件ND布置在第一共电极区域CPA1中，设置为两列的共电极元件ND布置在第二共电极区域CPA2中，但是本公开不限于此。在一个或更多个实施例中，以更大数量或更小数量的行和列设置的共电极元件ND可以设置在一个共电极区域CPA1、CPA2或CPA3中。
第三连接电极CNE3可以设置在共电极区域CPA1、CPA2和CPA3中的每个中，以与多个共电极元件ND叠置。一个第三连接电极CNE3可以覆盖多个共电极元件ND，但是不限于此。在一些实施例中，第三连接电极CNE3也可以形成为与共电极元件ND中的每个对应。第三连接电极CNE3可以电连接到稍后将描述的电路基底100的共电极连接部CEP(见图7)和显示基底300的共电极层CEL中的每个。
多个虚设元件DE可以设置在除了共电极区域CPA1、CPA2和CPA3之外的非显示区域NDA中。不同于发光元件ED，多个虚设元件DE可以不电连接到电路基底100的像素电路部PXC。虚设元件DE可以是设置在非显示区域NDA中的非发光元件。
虚设元件DE可以在显示基底300的非显示区域NDA中在第一方向DR1和第二方向DR2上彼此间隔开。根据一个或更多个实施例，虚设元件DE可以包括设置为沿着第二方向DR2彼此间隔开的第一虚设元件DE1、第二虚设元件DE2和第三虚设元件DE3。多个虚设元件DE的布置可以与发光元件ED和共电极元件ND的布置基本相同。例如，虚设元件DE与其它相邻的虚设元件DE间隔开的间距和方向可以与多个发光元件ED彼此间隔开的间距和方向基本相同。多个第一虚设元件DE1、第二虚设元件DE2和第三虚设元件DE3可以分别重复地设置为沿着第一方向DR1彼此间隔开，并且第一虚设元件DE1、第二虚设元件DE2和第三虚设元件DE3可以沿着第二方向DR2交替地布置。第一虚设元件DE1、第二虚设元件DE2和第三虚设元件DE3可以沿着第二方向DR2顺序地设置，并且这种布置可以重复。第一虚设元件DE1可以在第一方向DR1上与第一发光元件ED1间隔开并且可以与第一发光元件ED1设置在同一列中，第二虚设元件DE2可以在第一方向DR1上与第二发光元件ED2间隔开并且可以与第二发光元件ED2设置在同一列中，第三虚设元件DE3可以在第一方向DR1上与第三发光元件ED3间隔开并且可以与第三发光元件ED3设置在同一列中。
发光元件ED和虚设元件DE的外表面可以被绝缘层INS围绕。发光元件ED和虚设元件DE的外表面可以分别被反射层RL1和RL2围绕。绝缘层INS可以设置在发光元件ED和虚设元件DE中的每个的侧表面上，并且也可以设置在稍后将描述的共电极层CEL(见图7)的一个表面上。绝缘层INS可以部分地围绕发光元件ED和虚设元件DE，并且绝缘层INS的围绕发光元件ED和虚设元件DE的部分在平面图中可以在第一方向DR1和第二方向DR2上彼此间隔开。绝缘层INS可以保护多个发光元件ED和虚设元件DE中的每个，并且可以使多个发光元件ED和虚设元件DE与其它层绝缘。绝缘层INS可以包括无机绝缘材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)或氮化铝(AlNx)。
第一反射层RL1可以设置为在发光元件ED的侧表面周围(或围绕发光元件ED的侧表面)。第一反射层RL1可以设置为与显示区域DPA中的各个发光元件ED对应并且可以直接设置在绝缘层INS上，绝缘层INS设置在发光元件ED的侧表面上。因为第一反射层RL1设置为与彼此间隔开的发光元件ED对应并且围绕彼此间隔开的发光元件ED，所以彼此不同的第一反射层RL1在平面图中可以在第一方向DR1和第二方向DR2上彼此间隔开。第一反射层RL1可以反射从发光元件ED发射的光。
第二反射层RL2可以设置为在虚设元件DE的侧表面周围(或围绕虚设元件DE的侧表面)。第二反射层RL2可以设置为与非显示区域NDA中的各个虚设元件DE对应并且可以直接设置在绝缘层INS上，绝缘层INS设置在虚设元件DE的侧表面上。因为第二反射层RL2设置为与彼此间隔开的虚设元件DE对应并且围绕彼此间隔开的虚设元件DE，所以彼此不同的第二反射层RL2在平面图中可以在第一方向DR1和第二方向DR2上彼此间隔开。
第一反射层RL1和第二反射层RL2可以包括具有高反射率的金属材料，诸如铝(Al)。第一反射层RL1和第二反射层RL2中的每个的厚度可以为约0.1μm，但是不限于此。
多个垫PD可以设置在电路基底100的垫区域PDA1和PDA2中。各个垫PD可以电连接到设置在外部电路板700上的电路板垫PDC。多个垫PD可以布置为在垫区域PDA1和PDA2中在第二方向DR2上彼此间隔开。可以根据设置在显示区域DPA中的发光元件ED的数量和电连接到发光元件ED的线的布局来设计各个垫PD的布局。可以根据发光元件ED的布局和电连接到发光元件ED的线的布局来各种修改垫PD的布局。
图7是沿着图5的线I-I'截取的剖视图。图8是沿着图5的线II-II'截取的剖视图。图9是沿着图5的线III-III'截取的剖视图。图10是沿着图5的线IV-IV'截取的剖视图。图7和图8示出了与设置在显示基底300的非显示区域NDA和显示区域DPA中的多个发光元件ED、共电极元件ND和虚设元件DE交叉的剖面。
结合图5和图6参照图7至图10，在根据一个或更多个实施例的显示装置10中，电路基底100可以包括第一基底110、像素电路部PXC和多个垫PD，显示基底300可以包括发光元件ED、共电极元件ND和虚设元件DE，还有其它元件(例如，见图5至图10)。显示装置10还可以包括设置在电路基底100与显示基底300之间的填充层500以及设置在电路基底100的非显示区域NDA上的电路板700。
第一基底110可以是半导体电路基底。第一基底110是使用半导体工艺形成的硅晶圆基底，并且可以包括多个像素电路部PXC。像素电路部PXC中的每个可以通过在硅晶圆上形成半导体电路的工艺形成。多个像素电路部PXC中的每个可以包括通过半导体工艺形成的至少一个晶体管和至少一个电容器。例如，多个像素电路部PXC可以包括互补金属氧化物半导体(CMOS)电路。
多个像素电路部PXC可以设置在显示区域DPA和非显示区域NDA中。多个像素电路部PXC之中的设置在显示区域DPA中的像素电路部PXC可以电连接到像素电极AE中的对应的像素电极AE。设置在显示区域DPA中的多个像素电路部PXC可以设置为与多个像素电极AE对应，并且可以在作为厚度方向的第三方向DR3上与设置在显示区域DPA中的发光元件ED中的对应的发光元件ED叠置。
多个像素电路部PXC之中的设置在非显示区域NDA中的像素电路部PXC可以电连接到共电极连接部CEP中的对应的共电极连接部CEP。设置在非显示区域NDA中的多个像素电路部PXC可以设置为与多个共电极连接部CEP对应，并且可以在第三方向DR3上与设置在非显示区域NDA中的共电极连接部CEP和第三连接电极CNE3中的对应的共电极连接部CEP和第三连接电极CNE3叠置。
多个像素电极AE可以设置在显示区域DPA中，并且可以分别设置在与多个像素电极AE对应的像素电路部PXC上。像素电极AE中的每个可以是与像素电路部PXC一体形成并且从像素电路部PXC暴露的暴露电极。多个共电极连接部CEP可以设置在非显示区域NDA的共电极区域CPA1、CPA2和CPA3中，并且可以分别设置在与多个共电极连接部CEP对应的像素电路部PXC上。共电极连接部CEP可以是与像素电路部PXC一体形成并且从像素电路部PXC暴露的暴露电极。像素电极AE和共电极连接部CEP中的每个可以包括诸如铝(Al)的金属材料。
多个垫PD在非显示区域NDA中设置在垫区域PDA1和PDA2中。多个垫PD设置为与共电极连接部CEP间隔开。多个垫PD可以向非显示区域NDA的外部与共电极连接部CEP间隔开。多个垫PD可以电连接到电路板700的电路板垫PDC中的对应的电路板垫PDC。多个垫PD可以与电路板垫PDC直接接触，并且电连接到电路板垫PDC。然而，本公开不限于此，并且多个垫PD也可以通过导电布线电连接到电路板垫PDC。
电路板700可以是柔性印刷电路板(FPCB)、印刷电路板(PCB)、柔性印刷电路(FPC)或诸如膜上芯片(COF)的柔性膜。
显示基底300可以包括多个发光元件ED、共电极元件ND和虚设元件DE，并且可以设置在电路基底100的显示基底区域DSA上。发光元件ED设置在显示基底300的显示区域DPA中，以分别对应于电路基底100的多个像素电极AE，并且共电极元件ND可以设置在显示基底300的共电极区域CPA1、CPA2和CPA3中，以分别对应于电路基底100的多个共电极连接部CEP。虚设元件DE可以设置在显示基底300的非显示区域NDA中，以与电路基底100的显示基底区域DSA中的其中未形成像素电路部PXC的区域叠置。
发光元件ED、共电极元件ND和虚设元件DE中的每个可以为无机发光二极管元件。发光元件ED、共电极元件ND和虚设元件DE中的每个可以包括多个半导体层SEM1、SEM2、EBL和SLT以及活性层MQW。发光元件ED可以电连接到电路基底100的像素电路部PXC，以从活性层MQW发光。共电极元件ND可以电连接到电路基底100的像素电路部PXC，但是因为不同的半导体层SEM1、SEM2、EBL和SLT通过第三连接电极CNE3短路而可以不发光，虚设元件DE因为它们不电连接到像素电路部PXC而可以不发光。
发光元件ED、共电极元件ND和虚设元件DE中的每个可以具有在第三方向DR3上延伸的形状。代表发光元件ED、共电极元件ND和虚设元件DE，将通过示例的方式描述发光元件ED。发光元件ED在第三方向DR3上的长度可以比发光元件ED在水平方向上的长度大。作为示例，发光元件ED在第三方向DR3上的长度可以为约1μm至5μm。发光元件ED可以具有宽度大于高度的圆柱形形状、盘形状或棒形状。然而，本公开不限于此，并且发光元件ED可以具有诸如棒形状、线形状或管形状的形状或者诸如立方体形状、长方体形状或六角棱柱形状的多边形棱柱形状或者可以具有各种形状，诸如在一个方向上延伸并具有部分倾斜的外表面的形状。
发光元件ED、共电极元件ND和虚设元件DE中的每个可以包括第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2。第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2可以沿着第三方向DR3顺序地堆叠。
第一半导体层SEM1可以是p型半导体，并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。第一半导体层SEM1可以掺杂有p型掺杂剂，p型掺杂剂可以是Mg、Zn、Ca、Ba等。例如，第一半导体层SEM1可以由掺杂有p型Mg的p-GaN制成。第一半导体层SEM1可以具有在30nm至200nm的范围内的厚度。
电子阻挡层EBL可以设置在第一半导体层SEM1上。电子阻挡层EBL可以防止其中引入到活性层MQW中的电子不与活性层MQW中的空穴复合而被注入到其它层的现象。例如，电子阻挡层EBL可以由掺杂有p型Mg的p-AlGaN制成。电子阻挡层EBL的厚度可以在10nm至50nm的范围内，但是不限于此。在一个或更多个实施例中，可以省略电子阻挡层EBL。
活性层MQW可以设置在电子阻挡层EBL上。活性层MQW可以通过根据通过第一半导体层SEM1和第二半导体层SEM2施加的发光信号的电子和空穴的复合来发光。活性层MQW可以包括具有单量子阱结构或多量子阱结构的材料。当活性层MQW包括具有多量子阱结构的材料时，活性层MQW可以具有其中多个阱层和势垒层交替堆叠的结构。在这种情况下，阱层可以由InGaN制成，势垒层可以由GaN或AlGaN制成，但是本公开不限于此。例如，活性层MQW可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替堆叠的结构，并且可以包括根据发射光的波长带的其它III-V族半导体材料。
超晶格层SLT设置在活性层MQW上。超晶格层SLT可以减轻由于第二半导体层SEM2与活性层MQW之间的晶格常数的差异的应力。例如，超晶格层SLT可以由InGaN或GaN制成。超晶格层SLT的厚度可以为约50nm至200nm。然而，在一个或更多个实施例中，可以省略超晶格层SLT。
第二半导体层SEM2可以设置在超晶格层SLT上。第二半导体层SEM2可以是n型半导体。第二半导体层SEM2可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。第二半导体层SEM2可以掺杂有n型掺杂剂，n型掺杂剂可以是Si、Ge、Sn等。例如，第二半导体层SEM2可以由掺杂有n型Si的n-GaN制成。第二半导体层SEM2的厚度可以在500nm至1μm的范围内，但是不限于此。
根据一个或更多个实施例，显示装置10的发光元件ED中的一些可以包括不同的活性层MQW，以发射不同颜色的光。例如，第一发光元件ED1可以包括第一活性层MQW1，第二发光元件ED2可以包括第二活性层MQW2，第三发光元件ED3可以包括第三活性层MQW3。第一发光元件ED1可以发射作为第一颜色的光的红光，第二发光元件ED2可以发射作为第二颜色的光的绿光，第三发光元件ED3可以发射作为第三颜色的光的蓝光。在第一发光元件ED1、第二发光元件ED2和第三发光元件ED3中的每个中，第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2中的掺杂的掺杂剂的浓度或化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)中的“x”和“y”的值可以彼此不同。第一发光元件至第三发光元件ED1、ED2和ED3可以具有基本相同的结构和材料，但是由于半导体层的不同成分比而可以发射不同颜色的光。
例如，第一活性层MQW1可以通过根据通过第一半导体层SEM1和第二半导体层SEM2施加的电信号的电子-空穴对的结合而发光。第一活性层MQW1可以发射具有在约600nm至750nm范围内的中心波长带的第一光(即，红色波长带的光)。
第二活性层MQW2可以通过根据通过第一半导体层SEM1和第二半导体层SEM2施加的电信号的电子-空穴对的结合而发光。第二活性层MQW2可以发射具有在约480nm至560nm范围内的中心波长带的第二光(即，绿色波长带的光)。
第三活性层MQW3可以通过根据通过第一半导体层SEM1和第二半导体层SEM2施加的电信号的电子-空穴对的结合而发光。第三活性层MQW3可以发射具有在约370nm至460nm范围内的中心波长带的第三光(即，蓝色波长带的光)。
在其中第一活性层MQW1、第二活性层MQW2和第三活性层MQW3中的每个包括InGaN的一个或更多个实施例中，由第一活性层MQW1、第二活性层MQW2和第三活性层MQW3中的每个发射的光的颜色可以根据铟(In)的含量而改变。例如，随着铟(In)的含量增加，由第一活性层至第三活性层MQW1、MQW2和MQW3发射的光的波长带可以向红色波长带移动，并且随着铟(In)的含量减少，由第一活性层至第三活性层MQW1、MQW2和MQW3发射的光的波长带可以向蓝色波长带移动。第一活性层MQW1中的铟(In)的含量可以比第二活性层MQW2中的铟(In)的含量高，第二活性层MQW2中的铟(In)的含量可以比第三活性层MQW3中的铟(In)的含量高。例如，第三活性层MQW3中的铟(In)的含量可以为15％，第二活性层MQW2中的铟(In)的含量可以为25％，第一活性层MQW1中的铟(In)的含量可以为35％或更高。
类似地，在其中第一发光元件至第三发光元件ED1、ED2和ED3的第一半导体层SEM1、第二半导体层SEM2、超晶格层SLT和电子阻挡层EBL中的每个包括基于GaN的半导体的一个或更多个实施例中，第一半导体层SEM1、第二半导体层SEM2、超晶格层SLT和电子阻挡层EBL中的铟(In)或铝(Al)的含量、掺杂的掺杂剂的浓度等可以彼此不同。与第一活性层至第三活性层MQW1、MQW2和MQW3的情况类似，第一发光元件至第三发光元件ED1、ED2和ED3中的每个的第一半导体层SEM1、第二半导体层SEM2、超晶格层SLT和电子阻挡层EBL中的铟(In)的含量可以高于或者低于其它发光元件ED1、ED2和ED3中的铟(In)的含量。
在根据一个或更多个实施例的显示装置10中，多个共电极元件ND：ND1、ND2和ND3以及虚设元件DE：DE1、DE2和DE3可以具有与发光元件ED相同的结构，并且包括与发光元件ED相同的材料。多个共电极元件ND和虚设元件DE中的每个可以具有其中第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2沿着第三方向DR3顺序地堆叠的结构，并且多个共电极元件ND和虚设元件DE中的一些可以包括由不同材料制成的活性层MQW1、MQW2和MQW3。
例如，第一共电极元件ND1和第一虚设元件DE1中的每个可以具有与第一发光元件ED1相同的结构，并且包括第一活性层MQW1。第二共电极元件ND2和第二虚设元件DE2中的每个可以具有与第二发光元件ED2相同的结构并且包括第二活性层MQW2，第三共电极元件ND3和第三虚设元件DE3中的每个可以具有与第三发光元件ED3相同的结构并且包括第三活性层MQW3。
绝缘层INS可以在发光元件ED和虚设元件DE的侧表面周围(或围绕发光元件ED和虚设元件DE的侧表面)，并且绝缘层INS的部分可以设置在显示基底300的共电极层CEL上。绝缘层INS可以全面设置在共电极层CEL的与第一基底110相对(或面对第一基底110)的一个表面上，然后绝缘层INS的部分可以被图案化，以不覆盖共电极元件ND的外表面。此外，除了发光元件ED和虚设元件DE的侧表面之外，绝缘层INS可以设置为部分地覆盖第一半导体层SEM1的上表面。第一连接电极CNE1可以设置在发光元件ED的上表面的其上未设置绝缘层INS的部分上。
第一反射层RL1可以设置在绝缘层INS上，并且可以在发光元件ED的侧表面周围(或围绕发光元件ED的侧表面)。第一反射层RL1可以不形成在绝缘层INS的设置在发光元件ED之间的共电极层CEL上的部分上。第一反射层RL1可以形成为与发光元件ED对应，并且可以设置在发光元件ED的侧表面和第一半导体层SEM1的一个表面上。
第二反射层RL2可以设置在绝缘层INS上，并且可以在虚设元件DE的侧表面周围(或围绕虚设元件DE的侧表面)。第二反射层RL2可以不形成在绝缘层INS的设置在虚设元件DE之间的共电极层CEL上的部分上。第二反射层RL2可以形成为与虚设元件DE对应，并且可以设置在虚设元件DE的侧表面和第一半导体层SEM1的一个表面上。绝缘层INS和反射层RL1和RL2的详细描述与上述相同。
显示基底300可以包括作为一个公共层的连接到发光元件ED、共电极元件ND和虚设元件DE的第二半导体层SEM2的共电极层CEL。共电极层CEL可以遍及显示基底300的整个表面设置，并且可以与基体层BL一起形成显示基底300的基体部。共电极层CEL可以包括在第一方向DR1和第二方向DR2上延伸的侧面，并且可以设置为与电路基底100的显示基底区域DSA对应。
共电极层CEL可以是包括与第二半导体层SEM2相同的材料的n型半导体。共电极层CEL可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。共电极层CEL可以掺杂有n型掺杂剂，n型掺杂剂可以是Si、Ge、Sn等。例如，共电极层CEL可以由掺杂有n型Si的n-GaN制成。
在附图中已经示出了共电极层CEL包括与第二半导体层SEM2相同的材料以与第二半导体层SEM2成一体，但是本公开不限于此。在一个或更多个实施例中，共电极层CEL可以包括与第二半导体层SEM2的材料不同的材料，以设置为与第二半导体层SEM2分离的层。共电极层CEL也可以电连接到第二半导体层SEM2，而不与第二半导体层SEM2成一体。
基体层BL设置在共电极层CEL上。基体层BL可以是未掺杂的半导体。基体层BL可以包括与第二半导体层SEM2的材料相同的材料，但是未掺杂有n型掺杂剂或p型掺杂剂。在一个或更多个实施例中，基体层BL可以由未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种制成，但是不限于此。共电极层CEL和基体层BL可以覆盖显示基底300的显示区域DPA和非显示区域NDA。
基体层BL可以是包括与发光元件ED和共电极层CEL的材料类似的材料但是未掺杂有掺杂剂的非导电层。基体层BL设置在共电极层CEL上，但是不电连接到共电极层CEL，并且可以用作显示基底300中的绝缘膜。
连接电极CNE：CNE1、CNE2和CNE3可以设置在发光元件ED和共电极元件ND与电路基底100之间。连接电极CNE1、CNE2和CNE3可以包括设置在发光元件ED与像素电极AE之间的第一连接电极CNE1和第二连接电极CNE2以及设置在共电极元件ND与共电极连接部CEP之间的第三连接电极CNE3。
第一连接电极CNE1和第二连接电极CNE2可以设置为与显示区域DPA中的发光元件ED和像素电极AE对应。第一连接电极CNE1可以设置在发光元件ED的第一半导体层SEM1的一个表面上，第二连接电极CNE2可以设置在第一连接电极CNE1与像素电极AE之间。
第一连接电极CNE1可以电连接到第二连接电极CNE2和像素电极AE，以将施加到像素电极AE的发光信号传输到发光元件ED。第一连接电极CNE1可以是欧姆连接电极。然而，本公开不限于此，并且第一连接电极CNE1也可以是肖特基连接电极。第一连接电极CNE1的宽度可以比发光元件ED的宽度小。第一连接电极CNE1可以设置在第一半导体层SEM1的一个表面的仅一部分上，绝缘层INS可以设置在第一半导体层SEM1的一个表面的另一部分上。
当发光元件ED电连接到第二连接电极CNE2时，第一连接电极CNE1可以由于发光元件ED与第二连接电极CNE2之间的接触而使电阻减小。第一连接电极CNE1可以包括导电金属。例如，第一连接电极CNE1可以包括金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)和银(Ag)中的至少一种。可选地，第一连接电极CNE1可以包括透明导电材料(诸如氧化铟锡(ITO)或氧化铟锌(IZO))。作为示例，第一连接电极CNE1可以包括金与锡之比为9:1、8:2或7:3的合金，或者包括铜、银和锡的合金(SAC305)。在附图中已经示出了第一连接电极CNE1具有单层结构，但是本公开不限于此。第一连接电极CNE1可以具有其中堆叠有包括上述材料的两个或更多个层的多层结构。
第二连接电极CNE2可以直接设置在像素电极AE上，并且可以与像素电极AE接触。第二连接电极CNE2可以用作用于在制造工艺中将像素电极AE和发光元件ED彼此接合的接合金属。第二连接电极CNE2可以包括可以电连接到像素电极AE和发光元件ED的材料。例如，第二连接电极CNE2可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少一种，或者包括透明导电氧化物(诸如氧化铟锡(ITO)或氧化铟锌(IZO))。可选地，第二连接电极CNE2可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种的第一层和包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。
第三连接电极CNE3可以设置为覆盖共电极元件ND。多个第三连接电极CNE3中的每个可以具有在一个方向上延伸的形状，并且可以设置在共电极区域CPA1、CPA2和CPA3中的每个中。因为绝缘层INS不设置在共电极元件ND的外表面上，所以第三连接电极CNE3可以与共电极元件ND的多个半导体层直接接触。作为示例，一个第三连接电极CNE3可以设置在共电极区域CPA1、CPA2或CPA3中，以覆盖多个共电极元件ND的外表面。然而，本公开不限于此。在一个或更多个实施例中，第三连接电极CNE3可以设置为分别与共电极元件ND对应，并且设置在同一共电极区域CPA1、CPA2或CPA3中的不同的第三连接电极CNE3可以设置为彼此间隔开。
在一个或更多个实施例中，第三连接电极CNE3可以包括金(Au)、铜(Cu)、锡(Sn)、钛(Ti)、铝(Al)和银(Ag)中的至少一种。可选地，第三连接电极CNE3可以包括透明导电材料(诸如氧化铟锡(ITO)或氧化铟锌(IZO))。第三连接电极CNE3可以包括或者可以不包括与第一连接电极CNE1和第二连接电极CNE2的材料相同的材料。
在一个或更多个实施例中，第三连接电极CNE3的设置在共电极元件ND的上表面上的部分的厚度可以与第一连接电极CNE1和第二连接电极CNE2的厚度之和相同。第三连接电极CNE3可以针对发光元件ED与共电极层CEL之间的部分的高度而具有足够的厚度，以在共电极层CEL的一个表面的基础上变得等于设置在发光元件ED上的第一连接电极CNE1和第二连接电极CNE2的高度。在显示基底300中，显示区域DPA和共电极区域CPA1、CPA2和CPA3可以具有距共电极层CEL的一个表面基本相同的高度。另一方面，其它构件不设置在非显示区域NDA的虚设元件DE上，因此，非显示区域NDA可以具有比显示区域DPA和共电极区域CPA1、CPA2和CPA3的高度低的高度。
第三连接电极CNE3可以直接设置在共电极连接部CEP上，并且与共电极连接部CEP接触。第三连接电极CNE3可以电连接到共电极连接部CEP。在一个或更多个其它实施例中，第三连接电极CNE3可以通过设置在非显示区域NDA中的像素电路部PXC电连接到任何一个垫PD。
第三连接电极CNE3可以包括可以电连接到共电极连接部CEP的材料。例如，第三连接电极CNE3可以包括金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的至少一种。可选地，第三连接电极CNE3可以包括包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的任何一种的第一层和包含金(Au)、铜(Cu)、铝(Al)和锡(Sn)中的另一种的第二层。
填充层500可以设置在电路基底100与显示基底300之间。填充层500可以通过电路基底100的像素电极AE和共电极连接部CEP与显示基底300的发光元件ED、共电极元件ND和虚设元件DE之间的台阶填充形成在第一基底110与共电极层CEL之间的空间。填充层500可以包括绝缘材料(诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy))，但是不限于此。在附图中已经示出了填充层500形成为一层，以完全填充共电极层CEL与第一基底110之间的空间。填充层500可以由在显示基底300与电路基底100彼此接合时具有流动性的材料制成，可以设置在显示基底300与电路基底100之间，并且可以填充显示基底300与电路基底100之间的空间。然而，本公开不限于此。在一个或更多个实施例中，填充层500可以设置为使得彼此接合的电路基底100的表面和显示基底300的表面平坦化。例如，第一填充层可以设置在电路基底100的第一基底110上并且第二填充层可以设置在显示基底300的共电极层CEL上，以使第一基底110和共电极层CEL的上表面平坦化。在这种情况下，在显示装置10中，在电路基底100和显示基底300彼此接合的部分处，可以在第一填充层与第二填充层之间保留物理边界。
根据一个或更多个实施例，在显示装置10中，发光元件ED、共电极元件ND和虚设元件DE的第二半导体层SEM2可以彼此电连接。例如，共电极层CEL可以包括与第二半导体层SEM2相同的材料，并且发光元件ED、共电极元件ND和虚设元件DE的第二半导体层SEM2中的每个可以与共电极层CEL成一体。在显示基底300中，多个第二半导体层SEM2可以从共电极层CEL部分地突出，以形成彼此间隔开的图案。
在附图中已经示出了共电极层CEL与第二半导体层SEM2成一体，但是本公开不限于此。如上所述，共电极层CEL可以包括与第二半导体层SEM2的材料不同的材料，以在不与第二半导体层SEM2成一体的情况下电连接到第二半导体层SEM2。
共电极层CEL可以电连接到设置在共电极元件ND上的第三连接电极CNE3，并且可以电连接到电路基底100的共电极连接部CEP。绝缘层INS可以不设置在共电极层CEL的一个表面的共电极区域CPA1、CPA2和CPA3上，并且第三连接电极CNE3可以直接设置在对应的部分上。共电极层CEL可以电连接到显示区域DPA中的发光元件ED的第二半导体层SEM2，并且可以电连接到共电极区域CPA1、CPA2和CPA3中的共电极元件ND的第二半导体层SEM2和第三连接电极CNE3。共电极层CEL可以电连接到非显示区域NDA中的虚设元件DE的第二半导体层SEM2。
发光元件ED、共电极元件ND和虚设元件DE的第二半导体层SEM2可以共同电连接到共电极层CEL，但是仅发光元件ED的第一半导体层SEM1可以电连接到电路基底100的像素电路部PXC。例如，多个发光元件ED的一端可以通过第一连接电极CNE1和第二连接电极CNE2电连接到电路基底100的像素电极AE。发光元件ED的另一端可以通过共电极层CEL和第三连接电极CNE3电连接到电路基底100的共电极连接部CEP。发光元件ED可以具有电连接到电路基底100的像素电路部PXC的两端并且可以接收从像素电路部PXC传输的电信号，以从活性层MQW发光。第一发光元件ED1可以包括第一活性层MQW1以发射红光(其为第一颜色的光)，第二发光元件ED2可以包括第二活性层MQW2以发射绿光(其为第二颜色的光)，第三发光元件ED3可以包括第三活性层MQW3以发射蓝光(其为第三颜色的光)。
可选地，共电极元件ND和虚设元件DE可以不电连接到电路基底100的像素电路部PXC，或者即使共电极元件ND和虚设元件DE连接到电路基底100的像素电路部PXC，共电极元件ND和虚设元件DE也可以因为共电极元件ND和虚设元件DE的两端短路而不发光。
例如，共电极元件ND的外表面的两端可以被第三连接电极CNE3短路。第三连接电极CNE3可以设置在共电极元件ND的侧表面的至少一部分上，并且可以至少与第一半导体层SEM1和第二半导体层SEM2接触。第三连接电极CNE3的至少一部分可以与第一半导体层SEM1的侧表面和第二半导体层SEM2的侧表面中的每个直接接触。在附图中已经示出了第三连接电极CNE3完全覆盖共电极元件ND的外表面，但是本公开不限于此。在一个或更多个实施例中，第三连接电极CNE3可以设置为仅与共电极元件ND的第一半导体层SEM1和第二半导体层SEM2接触。在共电极元件ND中，第一半导体层SEM1和第二半导体层SEM2短路，使得从共电极连接部CEP和共电极层CEL施加的电信号不会流到共电极元件ND的活性层MQW。因此，可以不从共电极元件ND发射光。共电极层CEL可以用作发光元件ED的共电极，并且共电极元件ND可以用作将共电极层CEL和电路基底100的共电极连接部CEP与第三连接电极CNE3一起彼此连接的电极。
虚设元件DE的一端不电连接到电路基底100的像素电路部PXC，因此，虚设元件DE可以不发光。类似于发光元件ED，虚设元件DE的第二半导体层SEM2可以电连接到共电极层CEL。虚设元件DE的第二半导体层SEM2可以通过共电极层CEL和第三连接电极CNE3电连接到共电极连接部CEP，并且虚设元件DE的第一半导体层SEM1可以不电连接到像素电路部PXC。不同于发光元件ED，虚设元件DE的侧表面中的每个和虚设元件DE的第一半导体层SEM1的一个表面可以被绝缘层INS覆盖。第一连接电极CNE1可以不设置在虚设元件DE的第一半导体层SEM1的一个表面上，虚设元件DE的第一半导体层SEM1的一个表面可以被绝缘层INS覆盖，并且无论是像素电极AE还是第一连接电极CNE1和第二连接电极CNE2都不会设置在虚设元件DE与第一基底110之间。因此，可以不从虚设元件DE发射光。
在显示装置10中，具有基本相同结构的元件可以设置在显示基底300(无论是显示区域DPA还是非显示区域NDA)中。如上所述，显示区域DPA的发光元件ED、共电极区域CPA1、CPA2和CPA3的共电极元件ND以及非显示区域NDA的虚设元件DE中的每个可以具有其中第一半导体层SEM1、电子阻挡层EBL、活性层MQW、超晶格层SLT和第二半导体层SEM2沿着第三方向DR3堆叠的结构，并且可以包括不同的活性层MQW1、MQW2或MQW3。然而，仅设置在显示区域DPA中的发光元件ED的两端可以电连接到电路基底100，以发光。设置在除了显示区域DPA之外的区域中的共电极元件ND和虚设元件DE可以不发光。
在用于制造显示装置10的工艺中，设置在显示基底300中的发光元件ED可以与共电极元件ND和虚设元件DE一起形成在共电极层CEL上。在显示装置10中，半导体层在显示基底300中遍及共电极层CEL的整个表面均匀地形成，因此，具有均匀的质量和密度的元件可以在共电极层CEL上形成在至少显示区域DPA中。因此，在显示装置10中，形成在显示区域DPA中的元件可以被选择并形成为发光元件ED，而形成在除了显示区域DPA之外的区域中的元件可以保留为共电极元件ND或虚设元件DE。在根据实施例的显示装置10中，发射光的发光元件ED可以在显示区域DPA的中心部分和与非显示区域NDA的边界相邻的区域之间具有均匀的质量和密度，并且显示质量可以改善。
在下文中，将进一步参照其它附图来描述用于制造显示装置10的工艺。
图11是示出根据一个或更多个实施例的用于制造显示装置的方法的流程图。
参照图11，根据一个或更多个实施例的用于制造显示装置10的方法可以包括：准备电路基底100和基体基底SUB(S10)；在基体基底SUB的共电极层CEL上形成支撑层SPL，形成穿透支撑层SPL的多个孔H1、H2和H3，并且分别在多个孔H3、H2和H1中形成多个半导体元件SCE1、SCE2和SCE3(S20)；去除支撑层SPL并在多个半导体元件上形成绝缘层INS、反射层RL1和RL2以及连接电极CNE1、CNE2和CNE3，以形成多个发光元件ED、共电极元件ND和虚设元件DE(S30)；以及将其中形成有发光元件ED、共电极元件ND和虚设元件DE的基体基底SUB和电路基底100彼此接合(S40)。
用于制造显示装置10的方法可以包括准备电路基底100和显示基底300中的每个然后将电路基底100和显示基底300彼此接合的工艺。在用于制造显示基底300的工艺中，可以执行准备包括基体层BL和共电极层CEL的基体基底SUB并且在基体基底SUB上形成多个发光元件ED、共电极元件ND和虚设元件DE的工艺。半导体元件SCE1、SCE2和SCE3(例如，见图15的SCE3)可以全面形成在共电极层CEL上，半导体元件SCE1、SCE2和SCE3中的一些可以成为发光元件ED，并且半导体元件SCE1、SCE2和SCE3中的另一些可以成为共电极元件ND和虚设元件DE。因为半导体元件SCE1、SCE2和SCE3全面形成而与共电极层CEL的区域无关，所以形成在共电极层CEL中的显示区域DPA中的发光元件ED无论位置如何都可以具有均匀的质量和密度。在下文中，将进一步参照其它附图来详细地描述用于制造显示装置10的方法。
图12至图28是顺序地示出根据实施例的用于制造显示装置的工艺的剖视图。图12至图28基于图8中所示的显示装置10的一个剖面顺序地示出用于制造显示装置10的工艺。
首先，参照图12，准备电路基底100和用于形成显示基底300的基体基底SUB(S10)。电路基底100包括包含像素电路部PXC的第一基底110以及形成在第一基底110的一个表面上的像素电极AE和共电极连接部CEP(例如，见图8)。对电路基底100的结构的描述与上面的描述相同。
基体基底SUB包括第二基底210、设置在第二基底210上的基体层BL和设置在基体层BL上的共电极层CEL。第二基底210可以是蓝宝石基底(Al2O3)或包括硅的硅晶圆。然而，本公开不限于此，并且第二基底210也可以是诸如GaAs基底的半导体基底。在下文中，将通过示例的方式描述第二基底210是蓝宝石基底的情况。
设置在第二基底210上的基体层BL和共电极层CEL与上述相同。共电极层CEL可以是n型半导体，基体层BL可以包括未掺杂的半导体并且可以由未掺杂n型掺杂剂或p型掺杂剂的材料制成。在一个或更多个实施例中，例如，共电极层CEL可以由掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种制成。基体层BL可以由未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种制成，但是不限于此。在图12中已经示出了堆叠有一个基体层BL，但是公开不限于此，并且也可以形成多个基体层BL。可以设置基体层BL，以减小共电极层CEL和第二基底210之间的晶格常数的差异。
可以通过外延生长方法与稍后将描述的半导体层一起形成基体层BL和共电极层CEL。外延生长方法可以是电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射、金属有机化学气相沉积(MOCVD)等。作为示例，可以通过金属有机化学气相沉积(MOCVD)形成基体层BL和共电极层CEL，但是不限于此。
在通常可以选择用于形成目标材料的范围内，用于形成多个半导体材料层的前体材料没有特别限制。作为示例，前体材料可以是包括烷基基团(诸如甲基基团或乙基基团)的金属前体。例如，前体材料可以是诸如三甲基镓(Ga(CH3)3)、三甲基铝(Al(CH3)3)或磷酸三乙酯((C2H5)3PO4)的化合物，但是不限于此。
接下来，参照图13至图20，在基体基底SUB的共电极层CEL上形成支撑层SPL，形成穿透支撑层SPL的多个孔H1、H2和H3，并且在孔H1、H2和H3中形成多个半导体元件SCE1、SCE2和SCE3(S20)。形成在孔H1、H2和H3中的半导体元件SCE1、SCE2和SCE3分别形成在通过孔H1、H2和H3暴露的共电极层CEL上，并且可以在后续工艺中形成发光元件ED、共电极元件ND和虚设元件DE。
支撑层SPL可以全面设置在共电极层CEL上。支撑层SPL可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)的绝缘材料，并且在用于形成半导体元件SCE1、SCE2和SCE3的工艺中用作掩模。
当设置支撑层SPL时，形成穿透支撑层SPL的多个孔H1、H2和H3，并且分别在孔H3、H2和H1中形成半导体元件SCE1、SCE2和SCE3。如上所述，发光元件ED、共电极元件ND和虚设元件DE中的每个包括由不同材料部分地制成的活性层MQW1、MQW2和MQW3。形成半导体元件SCE1、SCE2和SCE3的工艺可以执行为同步(或同时)形成包括由相同材料制成的活性层MQW1、MQW2和MQW3的元件的工艺或者不同时形成包括由不同材料制成的活性层MQW1、MQW2和MQW3的元件的另一工艺。
首先，形成包括发射蓝光(其为第三颜色的光)的第三活性层MQW3的第三半导体元件SCE3。如图14和图15中所示，通过蚀刻支撑层SPL的部分来形成穿透支撑层SPL的多个第一孔H1，并且分别在第一孔H1中形成多个第三半导体元件SCE3。多个第一孔H1形成为彼此间隔开。可以根据设置在显示基底300中的发光元件ED、共电极元件ND和虚设元件DE的布局和尺寸来设定彼此间隔开的第一孔H1之间的间距、第一孔H1的宽度等。也就是说，第一孔H1的宽度以及第一孔H1之间的间距可以与发光元件ED、共电极元件ND和虚设元件DE之中的包括第三活性层MQW3的元件的宽度以及这些元件之间的间距相同。
可以通过与形成基体层BL和共电极层CEL的工艺中类似的外延生长方法来执行形成半导体元件SCE1、SCE2和SCE3的工艺。当共电极层CEL的上表面通过第一孔H1暴露时，将前体材料注入到共电极层CEL上，以生长半导体晶体。设置在共电极层CEL上的第二半导体层SEM2可以包括与共电极层CEL基本相同的材料，并且可以通过生长共电极层CEL的半导体晶体来形成。因此，第二半导体层SEM2可以与共电极层CEL一体地形成。
然后，顺序地生长超晶格层SLT、第三活性层MQW3、电子阻挡层EBL和第一半导体层SEM1，以形成第三半导体元件SCE3。在该工艺中，仅形成具有第三活性层MQW3的第三半导体元件SCE3，并且在后续的重复工艺中，可以形成包括第二活性层MQW2或第一活性层MQW1的半导体元件SCE1或SCE2。
如图16和图17中所示，通过蚀刻支撑层SPL的部分来形成穿透支撑层SPL的多个第二孔H2，并且分别在第二孔H2中形成包括发射绿光(其为第二颜色的光)的第二活性层MQW2的第二半导体元件SCE2。多个第二孔H2形成为彼此间隔开。第二孔H2的宽度以及彼此间隔开的第二孔H2之间的间距可以与发光元件ED、共电极元件ND和虚设元件DE之中的包括第二活性层MQW2的元件的宽度以及这些元件之间的间距相同。在通过第二孔H2暴露的共电极层CEL上顺序地生长第二半导体层SEM2、超晶格层SLT、第二活性层MQW2、电子阻挡层EBL和第一半导体层SEM1，以形成第二半导体元件SCE2。
可以使用与形成第三半导体元件SCE3的工艺中的前体材料不同的前体材料并且在与形成第三半导体元件SCE3的工艺中的工艺条件不同的工艺条件下执行形成第二半导体元件SCE2的工艺。如上所述，第二半导体元件SCE2和第三半导体元件SCE3可以分别包括第二活性层MQW2和第三活性层MQW3，并且可以具有不同的掺杂剂浓度、铟(In)的含量等。在用于制造显示装置10的工艺中，可以重复形成半导体元件SCE1、SCE2和SCE3的相同的工艺，但是每个工艺中的工艺条件可以彼此部分地不同。
接下来，如图18和图19中所示，通过蚀刻支撑层SPL的部分来形成穿透支撑层SPL的多个第三孔H3，并且分别在第三孔H3中形成包括发射红光(其为第一颜色的光)的第一活性层MQW1的第一半导体元件SCE1。多个第三孔H3形成为彼此间隔开。第三孔H3的宽度以及彼此间隔开的第三孔H3之间的间隔可以与发光元件ED、共电极元件ND和虚设元件DE之中的包括第一活性层MQW1的元件的宽度以及这些元件之间的间距相同。在通过第三孔H3暴露的共电极层CEL上顺序地生长第二半导体层SEM2、超晶格层SLT、第一活性层MQW1、电子阻挡层EBL和第一半导体层SEM1，以形成第一半导体元件SCE1。形成第一半导体元件SCE1的工艺可以与形成第二半导体元件SCE2和第三半导体元件SCE3的工艺中的每个不同。
然后，如图20中所示，可以去除支撑层SPL，以在共电极层CEL上形成多个半导体元件SCE1、SCE2和SCE3。
在这种工艺中，通过外延生长方法形成半导体元件SCE1、SCE2和SCE3中的每个。以注入前体材料以生长半导体晶体的方式执行外延生长方法，但是当半导体元件SCE1、SCE2和SCE3仅形成在共电极层CEL上的特定区域(例如，显示区域DPA)中时，如果前体材料仅注入到特定区域中，那么根据每个区域中的位置可能发生半导体元件SCE1、SCE2和SCE3之间的质量和密度的差异。在这种情况下，不将前体材料注入到共电极层CEL的整个表面上，因此，注入的前体材料的浓度在特定区域的中心部分与外侧部分之间可能发生差异，这可能导致所形成的半导体元件SCE1、SCE2和SCE3的质量和浓度的差异。另一方面，在根据一个或更多个实施例的用于制造显示装置10的方法中，半导体元件SCE1、SCE2和SCE3全面形成在共电极层CEL上而与位置无关，然后仅使用半导体元件SCE1、SCE2和SCE3之中的设置在部分区域中的半导体元件SCE1、SCE2和SCE3来形成发光元件ED。因此，当选择形成在具有相对均匀的质量和浓度的区域中的半导体元件SCE1、SCE2和SCE3时，设置在显示基底300中的发光元件ED的质量可以是均匀的。
接下来，参照图21至图26，在半导体元件SCE1、SCE2和SCE3上形成绝缘层INS、反射层RL1和RL2以及连接电极CNE1、CNE2和CNE3，以形成发光元件ED、共电极元件ND和虚设元件DE(S30)。发光元件ED可以具有设置在其第一半导体层SEM1上的第一连接电极CNE1和第二连接电极CNE2，共电极元件ND可以被第三连接电极CNE3覆盖，虚设元件DE可以被绝缘层INS完全覆盖。在该工艺中，通过根据共电极层CEL上的特定区域将设置在半导体元件SCE1、SCE2和SCE3上的层构造为彼此不同，可以将半导体元件SCE1、SCE2和SCE3划分为发光元件ED、共电极元件ND和虚设元件DE。
首先，如图21至图24中所示，在半导体元件SCE1、SCE2和SCE3上形成绝缘层INS、第一连接电极CNE1以及反射层RL1和RL2，以形成发光元件ED。绝缘层INS完全设置在共电极层CEL上，并且形成为覆盖多个半导体元件SCE1、SCE2和SCE3。不同于半导体层，可以通过沉积工艺、溅射工艺、原子层沉积工艺等而不是外延生长方法来形成绝缘层INS。
然后，去除绝缘层INS的部分，使得被绝缘层INS覆盖的半导体元件SCE1、SCE2和SCE3之中的设置在显示区域DPA中的半导体元件SCE1、SCE2和SCE3的上表面的部分被暴露。可以通过使用掩模的蚀刻工艺来执行去除绝缘层INS的部分的工艺。蚀刻工艺是用于材料层的一般蚀刻工艺，并且可以是例如干法蚀刻、湿法蚀刻、反应离子蚀刻(RIE)、深反应离子蚀刻(DRIE)、电感耦合等离子体反应离子蚀刻(ICP-RIE)等。在干法蚀刻的情况下，各向异性蚀刻是可行的，并且干法蚀刻可以因此而适合于垂直蚀刻。当使用上述蚀刻方法时，蚀刻剂可以是Cl2、O2等。然而，本公开不限于此。
如附图中所示，设置在左侧上的第一半导体元件至第三半导体元件SCE1、SCE2和SCE3分别是设置在显示区域DPA中的半导体元件SCE1、SCE2和SCE3，并且设置在左侧(例如，显示区域DPA)上的第一半导体元件至第三半导体元件SCE1、SCE2和SCE3的第一半导体层SEM1的上表面的部分可以暴露。设置在右侧上的第一半导体元件至第三半导体元件SCE1、SCE2和SCE3分别是设置在非显示区域NDA中的半导体元件SCE1、SCE2和SCE3，并且设置在右侧(例如，非显示区域NDA)上的第一半导体元件至第三半导体元件SCE1、SCE2和SCE3的第一半导体层SEM1的上表面可以不暴露。
然后，分别在其第一半导体层SEM1的上表面被暴露的半导体元件SCE1、SCE2和SCE3的上表面上形成第一连接电极CNE1。第一连接电极CNE1可以通过光处理选择性地形成在设置在共电极层CEL上的半导体元件SCE1、SCE2和SCE3中的一些上。第一连接电极CNE1可以仅形成在设置在显示区域DPA中的半导体元件SCE1、SCE2和SCE3上，并且其上形成有第一连接电极CNE1的半导体元件SCE1、SCE2和SCE3可以成为发光元件ED。可以在显示区域DPA中的半导体元件SCE1、SCE2和SCE3的暴露的第一半导体层SEM1上直接设置第一连接电极CNE1。
然后，形成在设置在共电极层CEL上的发光元件ED以及半导体元件SCE1、SCE2和SCE3的外表面的部分周围(或围绕其外表面的部分)的反射层RL1和RL2。可以在绝缘层INS上在发光元件ED以及半导体元件SCE1、SCE2和SCE3的侧表面和上表面的部分上设置反射层RL1和RL2。可以在绝缘层INS上在设置在显示区域DPA中的发光元件ED的侧表面和发光元件ED的上表面的未设置第一连接电极CNE1的部分上设置第一反射层RL1。可以在设置在非显示区域NDA中的半导体元件SCE1、SCE2和SCE3的上表面和侧表面上设置第二反射层RL2。
通过上述工艺，设置在共电极层CEL上的半导体元件SCE1、SCE2和SCE3之中的设置在显示区域DPA中的半导体元件SCE1、SCE2和SCE3可以形成发光元件ED。然后，执行将设置在非显示区域NDA中的半导体元件SCE1、SCE2和SCE3分类为共电极元件ND和虚设元件DE并形成共电极的工艺。
如图25和图26中所示，在发光元件ED上形成第二连接电极CNE2，并且在一些半导体元件SCE1、SCE2和SCE3上形成第三连接电极CNE3，以形成共电极元件ND和虚设元件DE。首先，执行去除绝缘层INS和第二反射层RL2的部分以暴露设置在非显示区域NDA中的半导体元件SCE1、SCE2和SCE3之中的设置在共电极区域CPA1、CPA2和CPA3中的半导体元件SCE1、SCE2和SCE3的外表面的工艺。可以通过使用掩模的蚀刻工艺来执行该工艺。
其外表面在上述蚀刻工艺中未暴露的半导体元件SCE1、SCE2和SCE3是虚设元件DE，并且可以根据活性层MQW1、MQW2和MQW3的材料成为第一虚设元件至第三虚设元件DE1、DE2和DE3中的任何一个。在图25中已经示出了形成其外表面被绝缘层INS和第二反射层RL2覆盖的第一虚设元件DE1。图25是基于图8的结构的图，并且因此，可以在共电极层CEL上进一步设置第二虚设元件DE2和第三虚设元件DE3。
然后，在显示区域DPA中的发光元件ED1、ED2和ED3以及共电极区域CPA中的其外表面在上述蚀刻工艺中暴露的半导体元件SCE1、SCE2和SCE3上分别形成第二连接电极CNE2和第三连接电极CNE3。在发光元件ED上的第一连接电极CNE1上直接设置第二连接电极CNE2。可以在设置在共电极区域CPA1、CPA2和CPA3中的半导体元件SCE1、SCE2和SCE3上设置第三连接电极CNE3。在设置在共电极区域CPA1、CPA2和CPA3中的半导体元件SCE1、SCE2和SCE3中，去除绝缘层INS和第二反射层RL2，使得半导体层的外表面暴露，并且可以在设置在共电极区域CPA1、CPA2和CPA3中的半导体元件SCE1、SCE2和SCE3的外表面和侧表面上设置第三连接电极CNE3。第三连接电极CNE3可以设置为与半导体元件SCE1、SCE2和SCE3中的至少第一半导体层SEM1和第二半导体层SEM2接触，并且这些半导体元件SCE1、SCE2和SCE3可以成为其两端短路的共电极元件ND。
被第三连接电极CNE3短路的设置在共电极区域CPA1、CPA2和CPA3中的半导体元件SCE1、SCE2和SCE3是共电极元件ND，并且可以根据活性层MQW1、MQW2和MQW3的材料成为第一共电极元件至第三共电极元件ND1、ND2和ND3中的任何一个。在图26中已经示出了形成第二共电极元件ND2和第三共电极元件ND3。图26是基于图8的结构的图，并且因此，可以在共电极层CEL上进一步设置第一共电极元件ND1。
可以通过上述工艺制造设置在第二基底210上的显示基底300。然后，可以通过将所准备的电路基底100和显示基底300彼此接合来制造显示装置10。
参照图27，将电路基底100和其中形成有发光元件ED、共电极元件ND和虚设元件DE的显示基底300彼此接合(S40)。形成在第二基底210上的显示基底300可以设置在电路基底100的显示基底区域DSA上。在该工艺中，第二基底210和显示基底300可以在电路基底100上彼此对准，使得发光元件ED对应于电路基底100的像素电极AE。设置在显示区域DPA中的第二连接电极CNE2可以对准为在厚度方向上与像素电极AE叠置，设置在共电极区域CPA1、CPA2和CPA3中的第三连接电极CNE3可以对准为在厚度方向上与共电极连接部CEP叠置。
当第二基底210和显示基底300与电路基底100对准时，在显示基底300与电路基底100之间设置填充层500，以将显示基底300和电路基底100彼此接合。作为示例，可以注入填充层500的材料，使得当显示基底300和电路基底100彼此对准时，填充层500填充显示基底300与电路基底100之间的空间，使得连接电极CNE1、CNE2和CNE3与像素电极AE和共电极连接部CEP接触。此后，当填充层500的注入材料固化时，显示基底300和电路基底100可以彼此接合。然而，本公开不限于此，并且如上所述，也可以以将填充层500的材料分别设置在第一基底110和共电极层CEL上以使第一基底110和共电极层CEL的上表面平坦化然后将第一基底110和共电极层CEL彼此附接的方式来执行将电路基底100和显示基底300彼此接合的工艺。
设置在显示基底300的发光元件ED上的第二连接电极CNE2可以与像素电极AE直接接触，设置在共电极区域CPA1、CPA2和CPA3中的第三连接电极CNE3可以与共电极连接部CEP直接接触。当电路基底100和显示基底300彼此接合时，发光元件ED的两端可以电连接到电路基底100的像素电路部PXC。
接下来，参照图28，可以通过去除设置在显示基底300的基体层BL上的第二基底210来制造显示装置10。根据一个或更多个实施例的用于制造显示装置10的方法可以包括在共电极层CEL上全面形成半导体元件SCE1、SCE2和SCE3然后将半导体元件SCE1、SCE2和SCE3形成为发光元件ED、共电极元件ND和虚设元件DE的工艺。因此，显示装置10可以形成为使得设置在显示基底300的区域之中的显示区域DPA中的发光元件ED具有均匀的质量和浓度。
在下文中，将进一步参照其它附图来描述显示装置10的各种实施例。
图29是示出根据一个或更多个实施例的显示装置的一部分的剖视图。
参照图29，在根据一个或更多个实施例的显示装置10_1中，设置在第三连接电极CNE3下方的共电极元件ND可以仅包括第二半导体层SEM2。共电极元件ND可以用作利用第三连接电极CNE3将共电极层CEL(其为发光元件ED的共电极)和共电极连接部CEP彼此电连接在一起的电极。如果第一半导体层SEM1和第二半导体层SEM2被第三连接电极CNE3短路，那么共电极元件ND可以用作一个导电图案。也就是说，只要共电极元件ND在第三连接电极CNE3与共电极层CEL之间具有导电性，就可以改变共电极元件ND的结构。
共电极元件ND可以仅包括第二半导体层SEM2，并且在共电极元件ND中可以省略第一半导体层SEM1、超晶格层SLT、活性层MQW和电子阻挡层EBL。即使共电极元件ND仅包括第二半导体层SEM2，第二半导体层SEM2的材料也可以根据在与形成共电极元件ND的工艺相同的工艺中形成的发光元件ED的活性层MQW的材料而彼此不同。例如，在与形成包括第一活性层MQW1的第一发光元件ED1的工艺相同的工艺中形成的第一共电极元件ND1可以包括与第一发光元件ED1的第二半导体层SEM2相同的材料，在与形成包括第二活性层MQW2的第二发光元件ED2的工艺相同的工艺中形成的第二共电极元件ND2可以包括与第二发光元件ED2的第二半导体层SEM2相同的材料。因为第一发光元件ED1和第二发光元件ED2的第二半导体层SEM2可以包括不同的材料，所以第一共电极元件ND1和第二共电极元件ND2也可以包括由不同材料制成的第二半导体层SEM2。类似地，第三共电极元件ND3可以包括由与第一共电极元件ND1和第二共电极元件ND2的材料不同的材料制成的第二半导体层SEM2。
因为共电极元件ND仅包括第二半导体层SEM2，所以第三连接电极CNE3可以不具有用于共电极元件ND的短路的布局。例如，第三连接电极CNE3可以设置在第二半导体层SEM2的一个表面上，并且可以不与共电极层CEL和第二半导体层SEM2的侧表面直接接触。
如上所述，在显示基底300中，设置在发光元件ED和共电极元件ND上的连接电极CNE1、CNE2和CNE3的下表面距共电极层CEL的一个表面的高度可以彼此相同。在其中共电极元件ND仅包括第二半导体层SEM2的一个或更多个实施例中，第三连接电极CNE3的厚度可以比第一连接电极CNE1和第二连接电极CNE2的厚度之和大。作为示例，第三连接电极CNE3的厚度可以与发光元件ED的电子阻挡层EBL、活性层MQW、超晶格层SLT和第一半导体层SEM1、第一连接电极CNE1和第二连接电极CNE2的厚度之和相同。所描述的实施例与图8的实施例的不同之处在于：共电极元件ND和第三连接电极CNE3的结构。在用于制造显示装置10_1的工艺之中，暴露设置在共电极区域CPA1、CPA2和CPA3中的半导体元件SCE1、SCE2和SCE3的外表面的蚀刻工艺可以被执行为蚀刻半导体元件SCE1、SCE2和SCE3的电子阻挡层EBL、活性层MQW、超晶格层SLT和第一半导体层SEM1的工艺。
图30和图31是示出用于制造图29的显示装置的一个或更多个工艺的剖视图。
参照图30和图31，可以通过暴露设置在共电极区域CPA1、CPA2和CPA3中的半导体元件SCE1、SCE2和SCE3的外表面并蚀刻半导体元件SCE1、SCE2和SCE3的电子阻挡层EBL、活性层MQW、超晶格层SLT和第一半导体层SEM1的蚀刻工艺来执行用于制造显示装置10_1的工艺之中的蚀刻设置在共电极区域CPA1、CPA2和CPA3中的半导体元件SCE1、SCE2和SCE3的工艺。在蚀刻工艺中，仅第二半导体层SEM2保留在设置在共电极区域CPA1、CPA2和CPA3中的半导体元件SCE1、SCE2和SCE3中，使得半导体元件SCE1、SCE2和SCE3可以成为共电极元件ND。第三连接电极CNE3可以设置在共电极元件ND的第二半导体层SEM2的一个表面上。第三连接电极CNE3可以设置为与第二半导体层SEM2的至少上表面接触，或者与上述实施例中类似，可以设置为与第二半导体层SEM2的侧表面和共电极层CEL的一个表面接触。
图32是示出根据一个或更多个实施例的显示装置的一部分的剖视图。
参照图32，根据一个或更多个实施例的显示装置10_2还可以包括第二基底210。所描述的实施例与上述实施例的不同之处在于：在用于制造显示装置10_2的工艺中，不去除其上形成有显示基底300的第二基底210。第二基底210是由透明材料制成的基底，并且可以是蓝宝石基底或玻璃基底。因此，即使设置了第二基底210，从发光元件ED发射的光也可以通过第二基底210的上表面发射。不同于上述实施例，第二基底210设置在显示基底300的基体层BL上，因此，可以改善对外部冲击的耐久性。
图33和图34是示出根据一个或更多个实施例的显示装置的部分的剖视图。
参照图33和图34，在根据一个或更多个实施例的显示装置10_3和10_4中，显示基底300还可以包括设置在基体层BL上的滤色器CF1、CF2和CF3以及光阻挡构件BM。在图33的一个或更多个实施例中，滤色器CF1、CF2和CF3以及光阻挡构件BM可以直接设置在基体层BL上，并且在图34的实施例中，滤色器CF1、CF2和CF3以及光阻挡构件BM可以设置在第二基底210上。图33和图34的实施例与上述实施例的不同之处在于：在显示基底300上还包括滤色器CF1、CF2和CF3以及光阻挡构件BM。在下文中，将省略对重复内容的描述，并且将主要描述滤色器CF1、CF2和CF3以及光阻挡构件BM。
光阻挡构件BM可以设置在基体层BL上。第三光阻挡构件BM可以直接设置在基体层BL上，或者在其中还包括第二基底210的一个或更多个实施例中可以直接设置在第二基底210上。光阻挡构件BM可以设置在除了显示区域DPA之外的区域以及显示区域DPA中的其中未设置发光元件ED的区域中，并且阻挡光的透射。光阻挡构件BM可以不与显示区域DPA中的发光元件ED叠置，并且可以以网格形状设置。
在一个或更多个实施例中，光阻挡构件BM可以包括有机光阻挡材料，并且可以通过有机光阻挡材料的涂覆工艺、曝光工艺等形成。光阻挡构件BM可以包括具有光阻挡性质的染料或颜料，并且可以是黑色矩阵。
多个滤色器CF1、CF2和CF3可以设置在基体层BL上。滤色器CF1、CF2和CF3可以直接设置在基体层BL上，或者在其中还包括第二基底210的一个或更多个实施例中可以直接设置在第二基底210上。滤色器CF1、CF2和CF3可以设置为分别对应于由光阻挡构件BM开口的区域。不同的滤色器CF1、CF2和CF3可以设置为彼此间隔开，但是不限于此。在一些实施例中，滤色器CF1、CF2和CF3也可以设置为彼此叠置。
多个滤色器CF1、CF2和CF3可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第一滤色器CF1可以设置为在第三方向DR3上与第一发光元件ED1叠置。第二滤色器CF2可以设置为在第三方向DR3上与第二发光元件ED2叠置，第三滤色器CF3可以设置为在第三方向DR3上与第三发光元件ED3叠置。
多个滤色器CF1、CF2和CF3可以设置为填充由光阻挡构件BM开口的区域，并且多个滤色器CF1、CF2和CF3的部分可以设置在光阻挡构件BM上。然而，本公开不限于此，并且滤色器CF1、CF2和CF3也可以设置在由光阻挡构件BM开口的区域中。各个滤色器CF1、CF2和CF3可以以岛状图案设置，但是不限于此。例如，各个滤色器CF1、CF2和CF3可以形成显示区域DPA中的在一个方向上延伸的线性图案。
在一个或更多个实施例中，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，第三滤色器CF3可以是蓝色滤色器。各个滤色器CF1、CF2和CF3可以透射从发光元件ED发射的光中的仅一些，并且可以阻挡其它光的透射。在根据一个或更多个实施例的显示装置10_3和10_4中，从发光元件ED发射的光透射通过滤色器CF1、CF2和CF3，然后发射，因此，可以进一步改善色纯度。
在一个或更多个实施例中，不同的滤色器CF1、CF2和CF3也可以设置为彼此叠置。滤色器CF1、CF2和CF3可以在彼此间隔开的不同发光元件ED1、ED2和ED3之间的区域中彼此部分地叠置。例如，第一滤色器CF1和第二滤色器CF2可以设置为分别与第一发光元件ED1和第二发光元件ED2叠置，并且可以设置为在第一发光元件ED1与第二发光元件ED2之间的区域中彼此叠置。其中第一滤色器CF1和第二滤色器CF2设置为彼此叠置的部分可以阻挡从第一发光元件ED1发射的红光和从第二发光元件ED2发射的绿光的透射。在其中不同的滤色器CF1、CF2和CF3设置为彼此叠置的一个或更多个实施例中，可以省略光阻挡构件BM。在显示装置10_3和10_4中，滤色器CF1、CF2和CF3设置为彼此叠置，因此，可以省略形成分离的光阻挡构件BM的工艺。
图35是示出根据一个或更多个实施例的设置在显示装置的显示区域中的发光元件的相对布局的平面图。图36是示出设置在图35的显示装置中的显示基底上的发光元件和虚设元件的相对布局的平面图。
参照图35和图36，在根据一个或更多个实施例的显示装置10_5中，多个像素PX中的每个可以包括四个发光元件ED1、ED2、ED3和ED4，多个发光元件ED、共电极元件ND和虚设元件DE可以布置为在第一方向DR1和第二方向DR2上彼此间隔开，并且彼此间隔开以彼此最相邻的元件可以在第一方向DR1与第二方向DR2之间的对角线方向DD1和DD2上彼此间隔开。所描述的实施例与图5的实施例的不同之处在于：构成一个像素PX的发光元件ED的数量以及发光元件ED的布置。在下文中，将省略对重复内容的描述，并且将主要描述与上述内容不同的内容。
像素PX中的每个可以包括发射第一颜色的光的第一发光元件ED1、发射第二颜色的光的第二发光元件ED2、发射第三颜色的光的第三发光元件ED3和发射第二颜色的光的第四发光元件ED4。在显示区域DPA中，第一发光元件ED1和第三发光元件ED3可以沿着第一方向DR1和第二方向DR2交替地设置。第二发光元件ED2和第四发光元件ED4也可以沿着第一方向DR1和第二方向DR2交替地设置。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以在第一方向DR1与第二方向DR2之间的对角线方向DD1和DD2上交替地设置。对角线方向DD1和DD2可以是从第一方向DR1和第二方向DR2倾斜的倾斜方向。
例如，在多个像素PX中的每个中，第一发光元件ED1和第二发光元件ED2可以沿着第一方向DR1上的一侧与第二方向DR2上的一侧之间的第一对角线方向DD1交替地设置，第三发光元件ED3和第四发光元件ED4可以沿着第一对角线方向DD1交替地设置。在多个像素PX中的每个中，第一发光元件ED1和第四发光元件ED4可以在第一方向DR1上的一侧与第二方向DR2上的另一侧之间的第二对角线方向DD2上交替地设置，第二发光元件ED2和第三发光元件ED3可以在第二对角线方向DD2上交替地设置。第一对角线方向DD1和第二对角线方向DD2可以彼此交叉。
第四发光元件ED4可以与第二发光元件ED2基本相同。第四发光元件ED4可以包括第二活性层MQW2以发射绿光(其为第二颜色的光)，并且可以具有与第二发光元件ED2相同的结构。
在一个或更多个实施例中，第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4可以具有相同的直径。例如，第一发光元件ED1的第一直径WE1、第二发光元件ED2的第二直径WE2、第三发光元件ED3的第三直径WE3和第四发光元件ED4的第四直径WE4可以彼此相同。即使在图5的实施例的情况下，第一发光元件至第三发光元件ED1、ED2和ED3的直径也可以彼此相同。然而，本公开不限于此。在一个或更多个实施例中，发光元件ED1、ED2、ED3和ED4的直径也可以彼此不同。
彼此相邻的第二发光元件ED2与第四发光元件ED4之间的间距DA1和DA3可以与彼此相邻的第一发光元件ED1与第三发光元件ED3之间的间距DA2和DA4相同。例如，在第一方向DR1上彼此相邻的第二发光元件ED2与第四发光元件ED4之间的第一间距DA1可以与在第一方向DR1上彼此相邻的第一发光元件ED1与第三发光元件ED3之间的第二间距DA2相同。在第二方向DR2上彼此相邻的第二发光元件ED2与第四发光元件ED4之间的第三间距DA3可以与在第二方向DR2上彼此相邻的第一发光元件ED1与第三发光元件ED3之间的第四间距DA4相同。此外，在第一对角线方向DD1上彼此相邻的第一发光元件ED1与第二发光元件ED2之间的第一对角线间距DG1可以与在第一对角线方向DD1上彼此相邻的第三发光元件ED3与第四发光元件ED4之间的第二对角线间距DG2相同。在第二对角线方向DD2上彼此相邻的第二发光元件ED2与第三发光元件ED3之间的第三对角线间距DG3可以与在第二对角线方向DD2上彼此相邻的第一发光元件ED1与第四发光元件ED4之间的第四对角线间距DG4相同。然而，本公开不限于此。彼此相邻的发光元件ED之间的间距可以根据发光元件ED的布局、直径等而改变。
在图35中已经示出了第一发光元件ED1发射红光(其为第一颜色的光)，第二发光元件ED2和第四发光元件ED4发射绿光(其为第二颜色的光)，第三发光元件ED3发射蓝光(其为第三颜色的光)，但是本公开不限于此。在一个或更多个实施例中，第一发光元件ED1可以发射红光(其为第一颜色的光)，第二发光元件ED2和第四发光元件ED4可以发射蓝光(其为第三颜色的光)，第三发光元件ED3可以发射绿光(其为第二颜色的光)。可选地，第一发光元件ED1可以发射绿光(其为第二颜色的光)，第二发光元件ED2和第四发光元件ED4可以发射红光(其为第一颜色的光)，第三发光元件ED3可以发射蓝光(其为第三颜色的光)。可选地，第四发光元件ED4可以发射黄光(其为与第一颜色至第三颜色不同的第四颜色的光)。作为第四颜色的光的黄光可以具有在550nm至600nm范围内的中心波长带，但是不限于此。
共电极元件ND可以包括包含由不同材料制成的活性层MQW的第一共电极元件ND1、第二共电极元件ND2、第三共电极元件ND3和第四共电极元件ND4。虚设元件DE可以包括包含由不同材料制成的活性层MQW的第一虚设元件DE1、第二虚设元件DE2、第三虚设元件DE3和第四虚设元件DE4。多个共电极元件ND和虚设元件DE的布局、布置等可以与发光元件ED的布局、布置等基本相同。不同的共电极元件ND和不同的虚设元件DE可以分别在第一方向DR1、第二方向DR2、第一对角线方向DD1和第二对角线方向DD2中的任何一个上彼此间隔开。
在图35和图36中已经示出了第一发光元件至第四发光元件ED1、ED2、ED3和ED4中的每个在平面图中具有圆形形状，但是本公开不限于此。如上所述，发光元件ED中的每个可以具有多边形形状(诸如三角形形状、四边形形状、五边形形状、六边形形状和八边形形状)、椭圆形形状或不规则形状。
在图35和图36中，第一发光元件至第四发光元件ED1、ED2、ED3和ED4之间的间距DA1至DA4以及DG1至DG4已经被示出为基于各个发光元件ED1、ED2、ED3和ED4的外侧部分的最短间距。然而，本公开不限于此。也可以基于发光元件ED1、ED2、ED3和ED4的中心来示出发光元件ED1、ED2、ED3和ED4之间的间距DA1至DA4以及DG1至DG4。
图37是示出根据一个或更多个实施例的设置在显示装置的显示区域中的发光元件的相对布局的平面图。
参照图37以及图35和图36，彼此相邻的第二发光元件ED2与第四发光元件ED4的中心之间的间距DA1和DA3可以与彼此相邻的第一发光元件ED1与第三发光元件ED3的中心之间的间距DA2和DA4相同。例如，在第一方向DR1上彼此相邻的第二发光元件ED2与第四发光元件ED4的中心之间的第一间距DA1可以与在第一方向DR1上彼此相邻的第一发光元件ED1与第三发光元件ED3的中心之间的第二间距DA2相同。在第二方向DR2上彼此相邻的第二发光元件ED2与第四发光元件ED4的中心之间的第三间距DA3可以与在第二方向DR2上彼此相邻的第一发光元件ED1与第三发光元件ED3的中心之间的第四间距DA4相同。此外，在第一对角线方向DD1上彼此相邻的第一发光元件ED1与第二发光元件ED2的中心之间的第一对角线间距DG1可以与在第一对角线方向DD1上彼此相邻的第三发光元件ED3与第四发光元件ED4的中心之间的第二对角线间距DG2相同。在第二对角线方向DD2上彼此相邻的第二发光元件ED2与第三发光元件ED3的中心之间的第三对角线间距DG3可以与在第二对角线方向DD2上彼此相邻的第一发光元件ED1与第四发光元件ED4的中心之间的第四对角线间距DG4相同。
在所描述的实施例中已经示出了发光元件ED1、ED2、ED3和ED4的中心之间的间距DA1至DA4以及DG1至DG4彼此相同的情况，但是本公开不限于此。发光元件ED1、ED2、ED3和ED4的中心之间的间距也可以类似于上面参照图35和图36的实施例描述的间距来修改。
图38是示出根据一个或更多个实施例的设置在显示装置的显示区域中的发光元件的相对布局的平面图。图39是示出图38的显示装置的一部分的剖视图。图40是示出根据一个或更多个实施例的设置在显示装置的显示区域中的发光元件的相对布局的平面图。
参照图38至图40，在根据一个或更多个实施例的显示装置10_6和10_7中，发光元件ED1、ED2、ED3和ED4的尺寸可以彼此不同。在图38和图39的显示装置10_6中，第一发光元件ED1的第一直径WE1可以比第二发光元件ED2、第三发光元件ED3和第四发光元件ED4的直径WE2、WE3和WE4中的每个大，并且第三发光元件ED3的第三直径WE3可以比第二发光元件ED2和第四发光元件ED4的直径WE2和WE4大。第二发光元件ED2的第二直径WE2可以与第四发光元件ED4的第四直径WE4相同。图40的实施例与图38和图39的实施例的不同之处在于：第一发光元件ED1的第一直径WE1与第三发光元件ED3的第三直径WE3相同。
在用于制造显示装置10_6和10_7的工艺中，各个发光元件ED、共电极元件ND和虚设元件DE可以具有与形成在支撑层SPL中的孔H1、H2和H3的尺寸对应的直径。在用于制造显示装置10_6和10_7的工艺中，可以通过将形成在支撑层SPL中的孔H1、H2和H3的直径调节为彼此不同来调节设置在显示基底300中的各个发光元件ED、共电极元件ND和虚设元件DE的直径。
因此，彼此相邻的发光元件ED之间的间距可以彼此部分地不同。
例如，在第一方向DR1上彼此相邻的第二发光元件ED2与第四发光元件ED4之间的第一间距DA1可以比在第一方向DR1上彼此相邻的第一发光元件ED1与第三发光元件ED3之间的第二间距DA2大。在第二方向DR2上彼此相邻的第二发光元件ED2与第四发光元件ED4之间的第三间距DA3可以比在第二方向DR2上彼此相邻的第一发光元件ED1与第三发光元件ED3之间的第四间距DA4大。此外，在第一对角线方向DD1上彼此相邻的第一发光元件ED1与第二发光元件ED2之间的第一对角线间距DG1可以不同于在第一对角线方向DD1上彼此相邻的第三发光元件ED3与第四发光元件ED4之间的第二对角线间距DG2。在第二对角线方向DD2上彼此相邻的第二发光元件ED2与第三发光元件ED3之间的第三对角线间距DG3可以不同于在第二对角线方向DD2上彼此相邻的第一发光元件ED1与第四发光元件ED4之间的第四对角线间距DG4。
在其中第一发光元件ED1的第一直径WE1比第三发光元件ED3的第三直径WE3大的一个或更多个实施例中，第一对角线间距DG1可以比第二对角线间距DG2小，第三对角线间距DG3可以比第四对角线间距DG4大。然而，本公开不限于此。彼此相邻的发光元件ED之间的间距可以根据发光元件ED的布局、直径等而改变。例如，在其中第一发光元件ED1的第一直径WE1与第三发光元件ED3的第三直径WE3相同的一个或更多个实施例中，第一对角线间距DG1可以与第二对角线间距DG2相同，第三对角线间距DG3可以与第四对角线间距DG4相同。
在图38至图40中已经示出了第一发光元件ED1和第三发光元件ED3分别发射红光(其为第一颜色的光)和蓝光(其为第三颜色的光)，第二发光元件ED2和第四发光元件ED4发射绿光(其为第二颜色的光)，但是本公开不限于此。类似于上述实施例，发光元件ED1、ED2、ED3和ED4的直径、发光元件ED1、ED2、ED3和ED4之间的间距、从各个发光元件ED发射的光的颜色可以被各种改变。
在图38至图40中，基于发光元件ED1、ED2、ED3和ED4的外侧部分的间距已经被示出并描述为第一发光元件至第四发光元件ED1、ED2、ED3和ED4之间的间距DA1至DA4以及DG1至DG4，但是本公开不限于此。类似于图37的实施例，即使发光元件ED1、ED2、ED3和ED4之间的间距基于发光元件ED1、ED2、ED3和ED4的中心来彼此比较，也可以类似地应用图38至图40中描述的发光元件ED1、ED2、ED3和ED4之间的间距。然而，在其中各个发光元件ED1、ED2、ED3和ED4的直径彼此不同的一个或更多个实施例中，基于发光元件ED1、ED2、ED3和ED4的外侧部分的发光元件ED1、ED2、ED3和ED4之间的间距与基于发光元件ED1、ED2、ED3和ED4的中心的发光元件ED1、ED2、ED3和ED4之间的间距之间的尺寸关系可以彼此不同。
图41是示出根据另一实施例的显示装置的显示基底和电路基底的一部分的平面图。图42是沿着图41的线V-V'截取的剖视图。图43是示出用于制造图41的显示装置的工艺中的一个的剖视图。
参照图41至图43，根据一个或更多个实施例的显示装置10_8还可以包括对准图案AM：AM1和AM2。显示装置10_8可以包括在电路基底100的显示基底区域DSA中设置在非显示区域NDA中的第一对准图案AM1以及设置在虚设元件DE(设置在显示基底300的非显示区域NDA中)上的第二对准图案AM2。
在用于制造显示装置108的工艺中，显示基底300和第二基底210可以在其中它们与电路基底100对准的状态下彼此接合。这里，显示基底300的发光元件ED可以对准为分别对应于电路基底100的像素电极AE，并且发光元件ED和像素电极AE可以通过对准图案AM1和AM2而彼此对准。电路基底100可以包括设置在第一基底110的非显示区域NDA中的第一对准图案AM1，并且显示基底300可以包括设置为在第三方向DR3上与虚设元件DE中的至少一个叠置的第二对准图案AM2。第二对准图案AM2可以直接设置在覆盖虚设元件DE的第二反射层RL2上。
在用于制造显示装置10_8的工艺中，可以使电路基底100和显示基底300彼此对准，使得第一对准图案AM1和第二对准图案AM2彼此叠置。当电路基底100和显示基底300以这种状态彼此接合时，显示装置10_8中的第一对准图案AM1和第二对准图案AM2可以在厚度方向或第三方向DR3上彼此叠置。在图41至图43中已经示出了第一对准图案AM1和第二对准图案AM2在其中它们彼此间隔开的状态下彼此叠置，但是本公开不限于此。第一对准图案AM1和第二对准图案AM2可以彼此直接接触。此外，在图41至图43中已经示出了一个第一对准图案AM1和一个第二对准图案AM2分别设置在电路基底100和显示基底300中，但是本公开不限于此。
第一对准图案AM1和第二对准图案AM2的位置以及第一对准图案AM1与第二对准图案AM2之间的对准可以对应于多个发光元件ED与像素电极AE之间的对准以及第三连接电极CNE3与共电极连接部CEP之间的对准。当对准图案AM1和AM2彼此对准时，电路基底100和显示基底300的对准图案AM1和AM2可以设置在其中多个发光元件ED和像素电极AE可以彼此对准的位置处。显示装置10_8还可以包括对准图案AM1和AM2以使电路基底100和显示基底300彼此精确地对准，并且防止第二连接电极CNE2与像素电极AE之间的对准缺陷、接触缺陷等。
图44是根据一个或更多个实施例的显示装置的一个像素的等效电路图。在图44中，示出了包括在图5的一个像素PX中的像素电路图的示例。
参照图44，发光元件ED根据驱动电流Ids发光。从发光元件ED发射的光的量可以与驱动电流Ids成比例。发光元件ED可以是包括阳极电极、阴极电极和设置在阳极电极与阴极电极之间的无机半导体的无机发光元件。
发光元件ED的阳极电极可以连接到驱动晶体管DT的源电极，发光元件ED的阴极电极可以连接到被供应有比高电位电压低的低电位电压的第二电力线VSL。
驱动晶体管DT根据驱动晶体管DT的栅电极与源电极之间的电压差来调节从被供应有第一源极电压的第一电力线VDL流到发光元件ED的电流。驱动晶体管DT的栅电极可以连接到第一晶体管ST1的第一电极，驱动晶体管DT的源电极可以连接到发光元件ED的阳极电极，驱动晶体管DT的漏电极可以连接到被施加有高电位电压的第一电力线VDL。
第一晶体管ST1通过第一扫描线SCL1的第一扫描信号(例如，高电平信号)导通，以将数据线DL连接到驱动晶体管DT的栅电极。第一晶体管ST1的栅电极可以连接到第一扫描线SCL1，第一晶体管ST1的第一电极可以连接到驱动晶体管DT的栅电极，第一晶体管ST1的第二电极可以连接到数据线DL。
第二晶体管ST2通过第二扫描线SCL2的第二扫描信号(例如，高电平信号)导通，以将初始化电压线VIL连接到驱动晶体管DT的源电极。第二晶体管ST2的栅电极可以连接到第二扫描线SCL2，第二晶体管ST2的第一电极可以连接到初始化电压线VIL，并且第二晶体管ST2的第二电极可以连接到驱动晶体管DT的源电极。
第一晶体管ST1和第二晶体管ST2中的每个的第一电极可以是源电极，第一晶体管ST1和第二晶体管ST2中的每个的第二电极可以是漏电极，但是本公开不限于此。也就是说，第一晶体管ST1和第二晶体管ST2中的每个的第一电极可以是漏电极，第一晶体管ST1和第二晶体管ST2中的每个的第二电极可以是源电极。
电容器Cst形成在驱动晶体管DT的栅电极与源电极之间。电容器Cst储存驱动晶体管DT的栅极电压与源极电压之间的电压差(或变化)。
已经在图44中主要描述了驱动晶体管DT以及第一晶体管ST1和第二晶体管ST2形成为n型金属氧化物半导体场效应晶体管(MOSFET)，但是应当注意的是，本公开不限于此。驱动晶体管DT以及第一晶体管ST1和第二晶体管ST2也可以形成为p型MOSFET。
在一个或更多个实施例中，用于显示图像的显示装置可以应用于各种装置和设备。
图45示出了应用有根据一个或更多个实施例的显示装置10的虚拟现实装置1，图46示出了应用有根据一个或更多个实施例的显示装置10的智能手表2。图47示出了根据一个或更多个实施例的显示装置10_a、10_b、10_c、10_d和10_e应用于车辆的显示单元。
参照图45，根据一个或更多个实施例的虚拟现实装置1可以是眼镜型装置。根据一个或更多个实施例的虚拟现实装置1可以包括显示装置10、左眼镜片10a、右眼镜片10b、支撑框架20、眼镜框架腿30a和30b、反射构件40和显示装置容纳部50。
已经在图45中示出了包括眼镜框架腿30a和30b的虚拟现实装置1，但是根据一个或更多个实施例的虚拟现实装置1也可以应用于包括头戴式带的头戴式显示器，头戴式显示器可以安装在用户的头部而不是眼镜框架腿30a和30b上。根据一个或更多个实施例的虚拟现实装置1不限于图45中所示的结构，并且可以以各种形式应用于各种其它电子装置。
显示装置容纳部50可以包括显示装置10和反射构件40。显示在显示装置10上的图像可以被反射构件40反射并通过右眼镜片10b提供到用户的右眼。因此，用户可以通过他/她的右眼观看显示在显示装置10上的虚拟现实图像。
显示装置容纳部50可以设置在支撑框架20的右远端处，但是不限于此。例如，显示装置容纳部50可以设置在支撑框架20的左远端处，并且显示在显示装置10上的图像可以被反射构件40反射并通过左眼镜片10a提供到用户的左眼。因此，用户可以通过他/她的左眼观看显示在显示装置10上的虚拟现实图像。可选地，显示装置容纳部50可以设置在支撑框架20的左远端和右远端两者处。在这种情况下，用户可以通过他/她的左眼和右眼两者观看显示在显示装置10上的虚拟现实图像。
参照图46，根据一个或更多个实施例的显示装置10可以应用于作为智能装置中的一个的智能手表2。
参照图47，根据一个或更多个实施例的显示装置10_a、10_b和10_c可以应用于车辆的仪表板，应用于车辆的中央仪表板，或者应用于设置在车辆的仪表板上的中央信息显示器(CID)。此外，根据一个或更多个实施例的显示装置10_d和10_e可以应用于替代车辆的侧镜的室内镜显示器。
图48和图49是示出包括根据一个或更多个实施例的显示装置的透明显示装置的视图。
参照图48和图49，根据一个或更多个实施例的显示装置10可以应用于透明显示装置。透明显示装置可以在显示图像IM的同时透射光。位于透明显示装置的前面的用户不仅可以观看显示装置10上显示的图像IM，而且可以看到位于透明显示装置的后面的对象RS或背景。
在总结详细描述时，本领域技术人员将理解的是，在基本不脱离本公开的范围和原理的情况下，可以对一个或更多个实施例进行许多变化和修改。因此，本发明的实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
多个像素电极和共电极连接部，在第一基底上彼此间隔开；
多个发光元件，在所述多个像素电极上；
多个共电极元件，在所述共电极连接部上；以及
共电极层，在所述多个发光元件和所述多个共电极元件上，
其中，所述多个发光元件中的每个包括第一半导体层、第二半导体层和在所述第一半导体层与所述第二半导体层之间的活性层，
其中，所述多个共电极元件中的每个至少包括所述第二半导体层，并且
其中，所述共电极层包括与所述第二半导体层相同的材料，以连接到所述多个发光元件的所述第二半导体层和所述多个共电极元件的所述第二半导体层。
2.根据权利要求1所述的显示装置，其中，所述多个共电极元件中的每个包括在所述第二半导体层的一个表面上的所述活性层和在所述活性层上的所述第一半导体层，
其中，所述多个发光元件包括第一发光元件和第二发光元件，所述第一发光元件包括发射第一颜色的光的第一活性层，所述第二发光元件包括与所述第一活性层不同并且发射第二颜色的光的第二活性层，并且
其中，所述多个共电极元件包括第一共电极元件和第二共电极元件，所述第一共电极元件包括所述第一活性层，所述第二共电极元件包括所述第二活性层。
3.根据权利要求2所述的显示装置，所述显示装置还包括：第一连接电极，在所述多个发光元件的所述第一半导体层的一个表面上；第二连接电极，在所述第一连接电极与所述像素电极之间；以及第三连接电极，在所述多个共电极元件上，
其中，所述第二连接电极分别与所述多个像素电极直接接触，并且所述第三连接电极分别与所述共电极连接部直接接触。
4.根据权利要求3所述的显示装置，其中，所述第三连接电极中的第三连接电极在所述多个共电极元件中的共电极元件的侧表面上，以与所述第一半导体层和所述第二半导体层中的每个直接接触。
5.根据权利要求2所述的显示装置，其中，所述多个发光元件还包括第三发光元件，所述第三发光元件包括与所述第一活性层和所述第二活性层不同并且发射第三颜色的光的第三活性层，并且
其中，所述多个共电极元件还包括第三共电极元件，所述第三共电极元件包括所述第三活性层。
6.根据权利要求1所述的显示装置，所述显示装置还包括：连接电极，直接在所述多个共电极元件的所述第二半导体层上，并且与所述共电极连接部直接接触。
7.根据权利要求1所述的显示装置，所述显示装置还包括：绝缘层，在所述多个发光元件的侧表面周围，并且具有直接在所述共电极层上的部分；反射层，在所述绝缘层上在所述多个发光元件的侧表面周围；以及基体层，在所述共电极层上，并且包括未掺杂的半导体。
8.根据权利要求7所述的显示装置，所述显示装置还包括：多个虚设元件，均包括所述第一半导体层、所述活性层和所述第二半导体层，并且定位在所述第一基底上，
其中，所述多个虚设元件具有被所述绝缘层覆盖的外表面。
9.根据权利要求8所述的显示装置，其中，所述多个虚设元件中的虚设元件的所述第二半导体层连接到所述共电极层，所述多个虚设元件中的所述虚设元件不电连接到所述多个像素电极中的任何像素电极。
10.根据权利要求8所述的显示装置，其中，所述多个发光元件包括第一发光元件和第二发光元件，所述第一发光元件包括发射第一颜色的光的第一活性层，所述第二发光元件包括与所述第一活性层不同并且发射第二颜色的光的第二活性层，并且
其中，所述多个虚设元件包括第一虚设元件和第二虚设元件，所述第一虚设元件包括所述第一活性层，所述第二虚设元件包括所述第二活性层。
11.根据权利要求8所述的显示装置，其中，所述多个虚设元件中的每个与所述第一基底间隔开。
12.一种显示装置，所述显示装置包括：
第一基底，包括显示区域和在所述显示区域周围的非显示区域；
多个像素电极，在所述显示区域中在所述第一基底上彼此间隔开；
多个共电极连接部，在所述非显示区域中的在所述显示区域的一侧的共电极区域中在所述第一基底上；
多个发光元件，在所述多个像素电极中的对应的像素电极上；
多个共电极元件，在所述多个共电极连接部中的对应的共电极连接部上；
共电极层，在所述显示区域和所述非显示区域中在所述多个发光元件和所述多个共电极元件上；以及
多个连接电极，在所述多个发光元件与所述多个像素电极之间以及在所述多个共电极元件与所述多个共电极连接部之间，
其中，所述多个连接电极中的至少一些在所述多个共电极元件的侧表面上。
13.根据权利要求12所述的显示装置，其中，所述多个发光元件和所述多个共电极元件中的每个包括第一半导体层、第二半导体层和活性层，所述第一半导体层包括p型半导体，所述第二半导体层在所述第一半导体层上并且包括n型半导体，所述活性层在所述第一半导体层与所述第二半导体层之间，并且
其中，所述多个连接电极中的在所述多个共电极元件中的对应的共电极元件上的连接电极与所述多个共电极元件中的所述对应的共电极元件的所述第一半导体层和所述第二半导体层接触。
14.根据权利要求13所述的显示装置，其中，所述多个发光元件包括第一发光元件和第二发光元件，所述第一发光元件包括发射第一颜色的光的第一活性层，所述第二发光元件包括与所述第一活性层不同并且发射第二颜色的光的第二活性层，并且
其中，所述多个共电极元件包括第一共电极元件和第二共电极元件，所述第一共电极元件包括所述第一活性层，所述第二共电极元件包括所述第二活性层。
15.根据权利要求14所述的显示装置，所述显示装置还包括：多个虚设元件，在所述非显示区域中的除了所述共电极区域之外的区域中，所述多个虚设元件中的每个包括所述第一半导体层、所述活性层和所述第二半导体层，
其中，所述多个虚设元件包括第一虚设元件和第二虚设元件，所述第一虚设元件包括所述第一活性层，所述第二虚设元件包括所述第二活性层。
16.根据权利要求15所述的显示装置，其中，所述共电极层包括与所述多个发光元件、所述多个共电极元件和所述多个虚设元件的所述第二半导体层成一体的n型半导体。
17.一种用于制造显示装置的方法，所述方法包括：
在包括n型半导体的共电极层上形成支撑层，形成穿透所述支撑层的多个孔，并且在所述孔中形成多个半导体元件，所述多个半导体元件中的每个包括作为p型半导体的第一半导体层、作为n型半导体的第二半导体层以及在所述第一半导体层与所述第二半导体层之间的活性层；
通过形成覆盖所述多个半导体元件和所述共电极层的绝缘层并且去除所述绝缘层的部分以暴露所述多个半导体元件中的一些的所述第一半导体层的上表面来形成多个发光元件；
在所述多个发光元件的暴露的所述第一半导体层上形成第一连接电极，并且在所述绝缘层上形成反射层，所述反射层在所述多个发光元件和所述多个半导体元件的侧表面周围；
通过去除所述绝缘层和所述反射层的部分以暴露所述多个半导体元件中的另一些的外表面来形成多个共电极元件；
在所述第一连接电极上形成第二连接电极，并且至少在所述多个共电极元件的侧表面上形成第三连接电极；以及
将所述多个发光元件和所述多个共电极元件设置在包括多个像素电极和共电极连接部的电路基底上。
18.根据权利要求17所述的制造显示装置的方法，其中，在所述多个共电极元件的形成步骤中，不去除在所述多个半导体元件中的另一些上的所述绝缘层和所述反射层，使得形成多个虚设元件，并且所述第三连接电极至少在所述多个共电极元件的所述侧表面上，以与所述第一半导体层和所述第二半导体层中的每个直接接触。
19.根据权利要求17所述的用于制造显示装置的方法，其中，所述多个半导体元件包括第一半导体元件和第二半导体元件，所述第一半导体元件包括第一活性层，所述第二半导体元件包括第二活性层，并且
其中，所述多个半导体元件的形成步骤包括：形成穿透所述支撑层的第一孔，并且在通过所述第一孔暴露的所述共电极层上形成所述第二半导体元件；以及形成穿透所述支撑层的第二孔，并且在通过所述第二孔暴露的所述共电极层上形成所述第一半导体元件。
20.根据权利要求19所述的用于制造显示装置的方法，其中，所述多个发光元件包括第一发光元件和第二发光元件，所述第一发光元件包括所述第一活性层，所述第二发光元件包括所述第二活性层，并且
其中，所述多个共电极元件包括第一共电极元件和第二共电极元件，所述第一共电极元件包括所述第一活性层，所述第二共电极元件包括所述第二活性层。
CN202210903563.6A 2021-08-10 2022-07-28 显示装置和用于制造显示装置的方法 Pending CN115707287A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0105307 2021-08-10
KR1020210105307A KR20230023853A (ko) 2021-08-10 2021-08-10 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN115707287A true CN115707287A (zh) 2023-02-17

Family

ID=85176745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210903563.6A Pending CN115707287A (zh) 2021-08-10 2022-07-28 显示装置和用于制造显示装置的方法

Country Status (3)

Country Link
US (1) US20230053037A1 (zh)
KR (1) KR20230023853A (zh)
CN (1) CN115707287A (zh)

Also Published As

Publication number Publication date
US20230053037A1 (en) 2023-02-16
KR20230023853A (ko) 2023-02-20

Similar Documents

Publication Publication Date Title
US20210057610A1 (en) Display device
US20230387348A1 (en) Monolithic integration of different light emitting structures on a same substrate
US20220115564A1 (en) Display device and method of manufacturing the same
CN115707287A (zh) 显示装置和用于制造显示装置的方法
US20210335765A1 (en) Display device
US20230048385A1 (en) Display device and method for fabrication thereof
CN114175282A (zh) 发光元件、其制造方法以及包括发光元件的显示装置
US12015048B2 (en) Display device
US20230155063A1 (en) Display device
US20230027490A1 (en) Display device
US20240063250A1 (en) Display device and method for manufacturing the same
US20230261136A1 (en) Light-emitting element, method of aligning the same, and display device
KR20240024401A (ko) 표시 장치 및 그 제조 방법
KR20230085243A (ko) 표시 장치
KR20230087653A (ko) 표시 장치
KR20240068851A (ko) 표시 장치
KR20230101994A (ko) 표시 장치 및 이의 제조 방법
TW202315112A (zh) 顯示裝置及其製造方法
KR20230101993A (ko) 표시 장치 및 이의 제조 방법
KR20230023130A (ko) 표시 장치 및 이의 제조 방법
KR20230125988A (ko) 마이크로 led 표시 장치 및 마이크로 led 표시 장치 제조 방법
KR20230053032A (ko) 표시 장치 및 이의 제조 방법
KR20230055412A (ko) 표시 장치 및 이의 제조 방법
KR20230023858A (ko) 표시 장치
CN115274745A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication