CN115700915A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115700915A
CN115700915A CN202210593444.5A CN202210593444A CN115700915A CN 115700915 A CN115700915 A CN 115700915A CN 202210593444 A CN202210593444 A CN 202210593444A CN 115700915 A CN115700915 A CN 115700915A
Authority
CN
China
Prior art keywords
electrode
circuit pattern
control
semiconductor device
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210593444.5A
Other languages
English (en)
Inventor
丸山力宏
小宫山典宏
小林邦雄
小林佑斗
原田孝仁
大山浩永
佐佐木雅浩
臼井亮辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115700915A publication Critical patent/CN115700915A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12031—PIN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供能够降低振荡现象的产生的半导体装置。半导体装置通过电阻芯片来减小从控制端子起控制电极为止的布线电阻以及电感的相对差。在导通(或关断)针对控制电极的控制电压时，能够抑制多个半导体芯片的上升时间(或下降时间)的差。由此，输出电极(源极)的电压不会紊乱。因此，能够向外部的控制装置输出稳定的电压。此外，半导体装置通过引线而使配置于不同的绝缘电路基板的半导体芯片的输出电极间的电位均匀化。由此，能够从输出电极(源极)向外部的控制装置稳定地输出电压。因此，半导体装置能够抑制振荡现象以及由其引起的误动作的产生，并且能够抑制可靠性的降低。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
半导体装置包含功率器件，被用作电力转换装置。功率器件是开关元件。开关元件是例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。半导体装置包括半导体芯片、以及绝缘电路基板，该半导体芯片包含功率器件。绝缘电路基板包括绝缘板、以及形成于绝缘板的正面且接合了半导体芯片的电路图案。另外，在绝缘电路基板上，半导体芯片与电路图案之间、半导体芯片与多个电路图案之间通过键合线电连接而形成期望的电路。另外，外部连接端子(引线框架)相对于电路图案而电连接。这样的半导体芯片、绝缘电路基板、键合线、外部连接端子的一部分被收纳于壳体并在壳体内填充密封部件(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：国际公开第2016/084622号
发明内容
技术问题
上述半导体装置所包含的作为开关元件的半导体芯片有时会产生振荡现象。特别地，在开关元件以宽带隙半导体为主要成分而构成时，容易更显著地产生振荡现象。若产生振荡现象，则导致半导体装置的可靠性降低。
本发明是鉴于这样的问题而做成的，其目的在于，提供一种减少振荡现象的产生的半导体装置。
技术方案
根据本发明的一个观点，提供一种半导体装置，所述半导体装置具备：多个第一半导体芯片，其在正面具备第一控制电极和第一输出电极，并且在背面具备第一输入电极；多个第二半导体芯片，其在正面具备第二控制电极和第二输出电极，并且在背面具备第二输入电极；第一输入电路图案，其供所述多个第一半导体芯片的所述第一输入电极配置；第一控制电路图案，其与所述第一控制电极电连接；第二输入电路图案，其供所述多个第二半导体芯片的所述第二输入电极配置；以及第二控制电路图案，其与所述第二控制电极电连接，所述第一控制电路图案经由第一电阻元件而配置在控制端子与所述第一控制电极之间，所述第二控制电路图案经由第二电阻元件而配置在所述控制端子与所述第二控制电极之间，至少一个所述第一输出电极与至少一个所述第二输出电极通过第一基板间布线部件而电连接。
技术效果
根据公开的技术，能够降低振荡现象的产生，并且能够抑制半导体装置的可靠性的降低。
附图说明
图1是第一实施方式的半导体装置的俯视图。
图2是第一实施方式的半导体装置所包含的电阻芯片的图。
图3是示出第一实施方式的半导体装置的控制侧的布线结构的图。
图4是示出第一实施方式的半导体装置的输出侧的布线结构的图。
图5是示出第一实施方式的半导体装置的等效电路的图。
图6是第一实施方式的变形例的半导体装置的主要部分俯视图。
图7是参考例的半导体装置的主要部分俯视图。
图8是第二实施方式的半导体装置的俯视图。
图9是示出第二实施方式的半导体装置的控制侧的布线结构的图。
图10是示出第二实施方式的半导体装置的等效电路的图。
符号说明
1、10 半导体装置
2、5、20a～20f 绝缘电路基板
3、6、21a～21f 绝缘板
3a～3d 第一边～第四边
4a～4e、4a1、7a～7e、22a1～22a8、22b1～22b8、22c1～22c8、22d1～22d8、22e1、22e2、22f1、22f2 电路图案
6a～6d 第五边～第八边
8a、8b 引线框架
8a1、8b1 布线部
8a2、8a3、8b2、8b3 脚部
9a1～9h1、9a2～9h2、9j、9k、40、40a～40d、41、42 引线
25 基底基板
30、31 半导体芯片
30a 控制电极
30b 输出电极
32 电阻芯片
32a、32d 电阻部
32b 正面电极
32c 背面电极
32e、32f 电极
具体实施方式
以下，参照附图，对实施方式进行说明。应予说明，在以下说明中，在图中的半导体装置中，“正面”和“上表面”是表示朝向上侧(+Z方向)的X-Y面。同样地，在图中的半导体装置中，“上”是表示上侧(+Z方向)的方向。在图中的半导体装置中，“背面”和“下表面”是表示朝向下侧(-Z方向)的X-Y面。同样地，在图中的半导体装置中，“下”是表示下侧(-Z方向)的方向。根据需要，在其他附图中也表示相同的方向性。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”仅仅是便于确定相对位置关系的表达而已，并不限定本发明的技术思想。例如，“上”和“下”不必须表示相对于地面的铅垂方向。即，“上”和“下”的方向不限于重力方向。另外，在以下说明中，“主要成分”表示包含80vol％以上的情况。
[第一实施方式]
利用图1和图2对第一实施方式的半导体装置进行说明。图1是第一实施方式的半导体装置的俯视图。图2是第一实施方式的半导体装置所包括的电阻芯片的图。应予说明，图2的(A)表示纵型电阻芯片，图2的(B)表示横型电阻芯片。另外，图2的上侧是纵型电阻芯片、横型电阻芯片各自的俯视图，图2的下侧是上侧的图的单点划线X-X处的截面图。半导体装置1包括绝缘电路基板2、绝缘电路基板5、引线框架8a(控制端子)、引线框架8b、半导体芯片30、半导体芯片31以及电阻芯片32。半导体装置1如此构成一个臂。因此，半导体装置1可以包含上述那样的臂作为上臂，还包括相同结构的臂作为下臂。另外，绝缘电路基板2、5、半导体芯片30、31以及电阻芯片32之间通过引线而适当地电连接。
半导体装置1相邻地配置有绝缘电路基板2、5。即，绝缘电路基板2、5如后所述那样，绝缘板3、6的第一边3a、第五边6a以及第三边3c、第七边6c形成同一平面，另外，绝缘板3的第二边3b和绝缘板6的第八边6d对置。应予说明，半导体装置1也可以在金属制的基底基板上经由焊料而配置绝缘电路基板2、5。另外，半导体装置1也可以利用壳体以使基底基板的背面露出的方式收纳基底基板上的绝缘电路基板2、5，另外，也可以利用密封部件来密封壳体内。或者，半导体装置1也可以不使用壳体，而利用密封部件以使基底基板的背面露出的方式密封基底基板上的绝缘电路基板2、5。
如图1所示，绝缘电路基板2、5构成为，相对于第二边3b和第八边6d而彼此形成线对称。这样的绝缘电路基板2、5包括绝缘板3、6、形成于绝缘板3、6的正面的电路图案4a～4e、7a～7e、以及形成于绝缘板3、6的背面的金属板(省略图示)。应予说明，绝缘板3、6以及金属板在俯视下为矩形形状。特别地，绝缘板3、6依次被第一边～第四边3a～3d、第五边～第八边6a～6d包围。另外，绝缘板3、6以及金属板的角部可以被倒角为R形状、C形状。在俯视下，金属板的尺寸比绝缘板3、6的尺寸小，并且形成在绝缘板3、6的内侧。
绝缘板3、6以导热性良好的陶瓷为主要成分而构成。该陶瓷由例如以氧化铝、氮化铝或氮化硅为主要成分的材料构成。另外，绝缘板3、6的厚度为0.2mm以上且2.5mm以下。
金属板以导热性优良的金属为主要成分而构成。这样的金属是例如铜、铝或至少包括其中一种的合金。另外，金属板的厚度为0.1mm以上且5.0mm以下。为了提高耐腐蚀性，也可以对金属板的表面进行镀覆处理。此时，使用的镀覆材料列举出例如镍、镍-磷合金、镍-硼合金。
电路图案4a～4e、7a～7e在俯视下分别呈尺寸不同的矩形形状。这样的电路图案4a～4e、7a～7e以导电性优良的金属为主要成分而构成。这样的金属列举出例如铜、铝或至少包括其中一种的合金。另外，电路图案4a～4e、7a～7e的厚度为0.1mm以上且5.0mm以下。为了提高耐腐蚀性，也可以对电路图案4a～4e、7a～7e的表面进行镀覆处理。此时，所使用的镀覆材料列举出例如镍、镍-磷合金、镍-硼合金。电路图案4a～4e、7a～7e通过在绝缘板3、6的正面形成金属层，并对该金属层进行蚀刻等处理而获得。或者，也可以使预先从金属层切出的电路图案4a～4e、7a～7e压接在绝缘板3、6的正面而获得。应予说明，图1所示的电路图案4a～4e、7a～7e的形状、个数为一例。另外，被电路图案4d、7d、4e、7e所示的虚线包围的区域表示引线框架(外部连接端子)的接合部位。
电路图案4a在绝缘板3的正面的第一边3a侧，沿着第二边3b而形成。电路图案4b在绝缘板3的正面的第一边3a侧，相对于电路图案4a而形成在第四边3d侧。即，电路图案4a、4b沿第一边3a而形成一列。
电路图案7a在绝缘板6的正面的第五边6a侧，沿着第八边6d而形成。另外，电路图案7a与电路图案4a对置。电路图案7b在绝缘板6的正面的第五边6a侧，相对于电路图案7a而形成在第六边6b侧。即，电路图案7a、7b沿着第五边6a而形成一列。
电路图案4c、7c在第三边3c、第七边6c侧与电路图案4a、4b、7a、7b相邻，并从第二边3b、第六边6b向第四边3d、第八边6d延伸而形成。电路图案4d、7d在第三边3c、第七边6c侧与电路图案4c、7c相邻，并从第二边3b、第六边6b向第四边3d、第八边6d延伸而形成。电路图案4e、7e在第三边3c、第七边6c侧与电路图案4d、7d相邻，并且沿着第三边3c、第七边6c从第二边3b、第六边6b向第四边3d、第八边6d延伸而形成。
作为具有这样的结构的绝缘电路基板2、5，可以使用例如DCB(Direct CopperBonding：直接铜键合衬底)基板、AMB(Active Metal Brazed：活性金属钎焊)基板。绝缘电路基板2、5能够使由半导体芯片30、31产生的热量经由电路图案4d、7d、绝缘板3、6以及金属板而向外侧传导。
半导体芯片30、31以硅为主要成分而构成。另外，半导体芯片30、31也可以以宽带隙半导体为主要成分而构成。宽带隙半导体列举出例如碳化硅、氮化镓。半导体芯片30是开关元件。开关元件是例如IGBT、功率MOSFET。这样的半导体芯片30在背面具备漏极或集电极作为输入电极(主电极)。另外，半导体芯片30在正面分别具备控制电极30a(栅极)、以及作为主电极的输出电极30b(源极或发射极)。对于上述半导体芯片30而言，其背面侧沿第一边3a、第五边6a和第三边3c、第七边6c通过接合材料(省略图示)而在电路图案4d、7d上接合有多个(例如两个)。应予说明，在图1中，半导体芯片30以使控制电极30a分别对置的方式设置在电路图案4d、7d上。或者，半导体芯片30也可以以使控制电极30a分别朝向第一边3a、第五边6a侧的方式设置。或者，半导体芯片30也可以以使控制电极30a分别朝向绝缘板3、6的第二边3b、第六边6b和第四边3d、第八边6d侧的方式设置。
应予说明，接合材料是焊料或金属烧结体。焊料使用无铅焊料。无铅焊料以例如包含锡、银、铜、锌、锑、铟、铋中的至少两种的合金为主要成分。此外，焊料中也可以含有添加物。金属烧结体的材料以银或银合金为主要成分。另外，这样的接合材料也可以用于后述的半导体芯片31相对于电路图案4d、7d的接合。
半导体芯片31包括二极管元件。二极管元件是例如SBD(Schottky BarrierDiode：肖特基二极管)、PiN(P-intrinsic-N)二极管的FWD(Free Wheeling Diode：续流二极管)。这样的半导体芯片31在背面具备阴极作为背面负电极，在正面具备阳极作为正面正电极。对于上述半导体芯片31而言，其背面侧以与第一边3a、第五边6a和第三边3c、第七边6c平行且沿着半导体芯片30的方式通过接合材料(省略图示)而在电路图案4d、7d上接合多个(例如两个)。应予说明，也可以配置将开关元件和二极管元件作为一个半导体芯片的RC(Reverse Conducting：反向导通)-IGBT元件来代替半导体芯片30、31。
电阻芯片32相对于电路图案4a、7a分别经由接合材料而接合于内侧。应予说明，接合材料如上所述。另外，在图2的(A)的下半部分(截面图)，示出使电阻芯片32与电路图案4a接合的情况。如图2的(A)所示，在此使用的电阻芯片32为纵型，在俯视下呈矩形形状。这样的电阻芯片32具备电阻部32a、以及分别形成于电阻部32a的正面和背面的正面电极32b和背面电极32c。电阻部32a包含将后述的正面电极32b与背面电极32c连接的电阻材料。电阻部32a的厚度为0.1mm以上且5.0mm以下。电阻部32a的俯视下的一边的长度为0.1mm以上且10.0mm以下。另外，正面电极32b和背面电极32c以导电性优良的金属为主要成分而构成。这样的金属列举出例如铜、铝或至少包括其中一种的合金。正面电极32b和背面电极32c的厚度为0.1mm以上且5.0mm以下。在俯视下，正面电极32b和背面电极32c的尺寸比电阻部32a的尺寸小，并且形成在电阻部32a的内侧。
另外，在图2的(B)中示出了横型的电阻芯片32。另外，在图2的(B)的下半部分(截面图)，示出使电阻芯片32与电路图案4a、4b接合的情况。横型的电阻芯片32在立方体状的电阻部32d的两侧部分别形成有电极32e、32f。电阻部32d具备立方体状的陶瓷、设置在该陶瓷的正面的电阻膜、以及形成在电阻膜上的保护膜。电极32e、32f覆盖该陶瓷的两端，并且分别与电阻膜连接。应予说明，后面会对使用横型的电阻芯片32的情况进行描述。
引线框架8a的一端侧与外部的控制装置等电连接，另一端侧与绝缘电路基板2、5连接。引线框架8a可以是控制端子。引线框架8a具备布线部8a1、以及与布线部8a1接合的脚部8a2、8a3。布线部8a1呈例如直线状。另外，布线部8a1的一端侧(图1中右侧)可以包括与外部的控制装置电连接的控制端子。在布线部8a1的另一端侧(图1中左侧)分别连接有脚部8a2、8a3。脚部8a2与电路图案4a的第二边3b侧接合。脚部8a3与电路图案7a的第八边6d侧接合。脚部8a2、8a3相对于电路图案4a、7a的接合能够使用上述的接合材料。或者，也可以通过超声波接合来接合。引线框架8a以导电性优良的金属为主要成分而构成。这样的金属列举出例如铜、铝或至少包括其中一种的合金。为了提高耐腐蚀性，也可以对引线框架8a的表面进行镀覆处理。此时，使用的镀覆材料列举出例如镍、镍-磷合金、镍-硼合金。因此，施加于引线框架8a的布线部8a1的一端侧的控制电流在布线部8a1流通，向脚部8a2、8a3分流而分别流向电路图案4a、7a。应予说明，不限于该情况，也可以相对于引线框架8a而另行具备控制端子。例如，也可以在布线部8a1的一端侧(图1中右侧)电连接有控制端子。即，从外部的控制装置施加的控制电流可以经由控制端子和引线框架8a、或者经由具备控制端子的引线框架8a而分别流向电路图案4a、7a。
引线框架8b的一端侧与外部的控制装置等电连接，另一端侧与绝缘电路基板2、5连接。引线框架8b可以是感测端子。引线框架8b具备布线部8b1、以及与布线部8b1接合的脚部8b2、8b3。布线部8b1呈例如直线状。另外，布线部8b1的一端侧(图1中右侧)可以包括与外部的控制装置电连接的控制端子。在布线部8b1的另一端侧(图1中左侧)分别连接有脚部8b2、8b3。脚部8b2与电路图案4c的第二边3b侧接合。脚部8b3与电路图案7c的第八边6d侧接合。脚部8b2、8b3相对于电路图案4c、7c的接合能够使用上述接合材料。或者，也可以通过超声波接合来接合。引线框架8b可以由与引线框架8a相同的材料构成。因此，从绝缘电路基板2、5各自的半导体芯片30的输出电极30b(源极)输出的感测电流经由引线9d1、9e1、9d2、9e2以及电路图案4c、7c而在脚部8b2、8b3流通，进而在布线部8b1流通，从而向外部的控制装置等输出。应予说明，不限于该情况，也可以相对于引线框架8b而另行具备具备感测端子。例如，在布线部8b1的一端侧(图1中右侧)也可以电连接有感测端子。
针对这样的绝缘电路基板2、5、半导体芯片30、31以及电阻芯片32而布线有引线9a1～9h1、9a2～9h2、9j。首先，对控制用的布线进行说明。引线9a1、9a2将电阻芯片32的正面电极与电路图案4b、7b直接连接。另外，引线9b1、9c1、9b2、9c2将电路图案4b、7b与半导体芯片30的控制电极30a直接连接。这样的控制用的引线9a1～9c1、9a2～9c2的直径为例如25μm以上且400μm以下。
接下来，对感测用的引线进行说明。感测用的引线9d1、9e1、9d2、9e2将半导体芯片30的输出电极30b与电路图案4c、7c直接连接。这样的检测用的引线9d1、9e1、9d2、9e2的直径为例如25μm以上且400μm以下。这些检测用的引线9d1、9e1、9d2、9e2可以是与控制用的引线9a1～9c1、9a2～9c2相同的直径。
对主电流用的布线进行说明。引线9f1、9g1、9f2、9g2将半导体芯片30的输出电极30b、半导体芯片31的正面正电极以及电路图案4e、7e直接连接。主电流用的引线9f1、9g1、9f2、9g2的直径为100μm以上且600μm以下。
另外，在绝缘电路基板2、5内，引线9h1、9h2将半导体芯片30的输出电极30b之间直接连接。此外，引线9j横跨绝缘电路基板2、5而将绝缘电路基板2、5各自的半导体芯片30的输出电极30b之间直接连接。这些引线9h1、9h2、9j的直径为25μm以上且400μm以下。这些引线9h1、9h2、9j可以是与控制用的引线9a1～9c1、9a2～9c2相同的直径。
接下来，利用图3和图4，对从半导体装置1的引线框架8a(布线部8a1)起到绝缘电路基板2、5的半导体芯片30的控制电极30a为止的控制(栅极)侧的布线结构、以及从半导体芯片30的输出电极30b起到输出端子为止的输出(源极)侧的布线结构进行说明。图3是示出第一实施方式的半导体装置的控制侧的布线结构的图，图4是示出第一实施方式的半导体装置的输出侧的布线结构的图。应予说明，在图4中，相对于半导体装置1所包括的半导体芯片30的输出侧的布线结构，还一并示出控制侧的布线结构以及后述的半导体装置1的等效电路。
应予说明，图3中的电阻Rx是从通电时的控制端子起，通过引线框架8a的布线部8a1而分支到脚部8a2、8a3为止的电阻(布线电阻)。即，电阻Rx是引线框架8a的电阻。另外，图4中的电阻Rz是通电时的输出端子的布线电阻。应予说明，在图4中，省略了从输出端子起到配置有输出端子的电路图案为止的布线的图示。电阻Ra是将绝缘电路基板2所包括的电路图案4a、引线9a1、电路图案4b的布线电阻以及电阻芯片32的电阻相加而得的电阻。另外，电阻Rb是将绝缘电路基板5所包括的电路图案7a、引线9a2、电路图案7b的布线电阻以及电阻芯片32的电阻相加而得的电阻。应予说明，电阻芯片32的电阻值比各布线电阻大。
电阻ra1和电阻ra2是从电路图案4b起到绝缘电路基板2的半导体芯片30的控制电极30a为止的布线电阻。即，电阻ra1是引线9b1的布线电阻。同样地，电阻ra2是引线9c1的布线电阻。
电阻ra3和电阻ra4是从绝缘电路基板2的不同的半导体芯片30的输出电极30b起到绝缘电路基板2的电路图案4e为止的布线电阻。即，电阻ra3和电阻ra4是引线9f1、9g1的布线电阻。电阻ra5是从电路图案4e起到省略图示的输出端子为止的布线电阻。
电阻rb1和电阻rb2是从电路图案7b起到绝缘电路基板5的半导体芯片30的控制电极30a为止的通电时的布线电阻。即，电阻rb1是引线9b2的布线电阻。电阻ra2是引线9c2的布线电阻。
电阻rb3和电阻rb4是从绝缘电路基板5的不同的半导体芯片30的输出电极30b起到绝缘电路基板5的电路图案7e为止的布线电阻。即，电阻rb3和电阻rb4是引线9f2、9g2的布线电阻。电阻rb5是从电路图案7e起到省略图示的输出端子为止的布线电阻。
另外，分别设置于绝缘电路基板2、5的电阻芯片32的电阻使用比从引线框架8a起到电阻芯片32为止的电阻Rx(以及输出端子的电阻Rz)大且比电阻ra1～ra5、rb1～rb5大的电阻。这样的电阻芯片32的电阻优选为10Ω以上且100Ω以下，更优选为30Ω以上且50Ω以下。
在这样的半导体装置1中，首先，对没有电阻芯片32的情况进行说明。在该情况下，考虑为了导通(或关断)而使针对引线框架8a的控制电压成为导通(或关断)之时。在该情况下，由于因从控制端子起的路径的不同而引起的布线电阻以及电感的差，所以在多个半导体芯片30的上升时间(或下降时间)上出现差。由此，在多个半导体芯片30中从输出电极30b(源极)输出的电压产生时间差。该电流经由感测用的引线9d1、9e1、9d2、9e2、电路图案4c、7c、引线框架8b，成为紊乱的电压而被向外部的控制装置输出。由此，有可能导致产生振荡现象，并使绝缘电路基板2、5的半导体芯片30引起误动作。
另一方面，半导体装置1的绝缘电路基板2、5分别设置有电阻芯片32。在该情况下，从控制端子起的布线电阻以及电感的相对差(各个半导体芯片30的布线电阻或者电感相对于标准的布线电阻或者电感的相对比)小。在上述情况下，在使针对引线框架8a的控制电压成为导通(或关断)时，能够抑制多个半导体芯片30的上升时间(或下降时间)的差。由此，输出电极30b(源极)的电压不会紊乱。因此，能够向外部的控制装置输出稳定的电压。因此，在配置于后述的不同的绝缘电路基板2、5的半导体芯片30的输出电极30b间的电位被均匀化的情况下，通过配置电阻芯片32，抑制振荡现象以及由其引起的误动作的产生。
接下来，利用图5和图1对半导体装置1所包括的等效电路进行说明。图5是示出第一实施方式的半导体装置的等效电路的图。应予说明，在图5中，作为半导体芯片30，示出功率MOSFET的情况。另外，图5中的上方对应于绝缘电路基板2，图5中的下方对应于绝缘电路基板5。
在绝缘电路基板2的电路图案4d并联连接有半导体芯片30的背面的输入电极(漏极)以及半导体芯片31的背面负电极。另外，半导体芯片30的输出电极30b(源极)以及半导体芯片31的正面正电极经由引线9f1、9g1而与电路图案4e连接。此外，半导体芯片30的输出电极30b之间通过引线9h1而直接连接。
在绝缘电路基板5的电路图案7d并联连接有半导体芯片30的背面的输入电极(漏极)以及半导体芯片31的背面负电极。另外，半导体芯片30的正面的输出电极(源极)以及半导体芯片31的正面正电极经由引线9f2、9g2而与电路图案7e连接。此外，半导体芯片30的输出电极30b之间通过引线9h2而直接连接。
此外，在半导体装置1中，绝缘电路基板2的半导体芯片30的输出电极30b与绝缘电路基板5的半导体芯片30的输出电极30b通过引线9j而直接连接。
在这样的半导体装置1中，首先，对不设置引线9h1、9h2、9j的情况进行说明。在该情况下，认为设置于绝缘电路基板2的两个半导体芯片30的输出电极30b(源极)间的电感值根据路径而变大。另外，同样地，认为设置于绝缘电路基板5的两个半导体芯片30的输出电极30b间的电感值也根据路径而变大。在这样的情况下，半导体装置1有时在导通(或关断)时半导体芯片30的控制电极30a-输出电极30b(栅极-源极)间的电位紊乱而导致振荡。
特别地，绝缘电路基板2的半导体芯片30与绝缘电路基板5的半导体芯片30之间并联连接。绝缘电路基板2的半导体芯片30的输出电极30b和绝缘电路基板5的半导体芯片30的输出电极30b电连接于半导体装置1所包括的引线框架8b或输出端子(省略图示)。因此，绝缘电路基板2的半导体芯片30的输出电极30b与绝缘电路基板5的半导体芯片30的输出电极30b之间的布线长度比配置于相同的绝缘电路基板2(或绝缘电路基板5)的半导体芯片30的输出电极30b间的布线长度长。因此，配置于不同的绝缘电路基板2、5的半导体芯片30的输出电极30b间经由大的电感而连接。因此，有时会产生半导体芯片30的振荡现象。
另一方面，对半导体装置1利用引线9j将绝缘电路基板2的半导体芯片30的输出电极30b与绝缘电路基板5的半导体芯片30的输出电极30b连接的情况进行说明。通过利用引线9j将分别配置于这些不同的绝缘电路基板2、5的半导体芯片30的输出电极30b间直接连接，从而使它们之间的电位均匀化。由此，能够从输出电极30b(源极)向外部的控制装置输出稳定的电压。因此，如利用图3说明的那样，在半导体芯片30的控制电极30a的布线电阻以及电感的偏差小的情况下，利用引线9j将分别配置于不同的绝缘电路基板2、5的半导体芯片30的输出电极30b间连接，从而抑制振荡现象以及由其引起的误动作的产生。
在半导体装置1中，在绝缘电路基板2、5分别设置有电阻芯片32，并且未利用引线9j将绝缘电路基板2的半导体芯片30的输出电极30b与绝缘电路基板5的半导体芯片30的输出电极30b连接的情况下，进行如下考虑。利用电阻芯片32，能够减小配置在绝缘电路基板2内的半导体芯片30的控制电极30a以及配置在绝缘电路基板5内的半导体芯片30的控制电极30a中的、从各控制端子起的布线电阻以及电感的相对差。另一方面，在分别配置于不同的绝缘电路基板2、5的半导体芯片30的控制电极30a，有时因电阻芯片32的电阻值的偏差而产生从控制端子起的布线电阻以及电感的相对差。
因此，在绝缘电路基板2、5分别设置有电阻芯片32的情况下，通过利用引线9j将分别配置于不同的绝缘电路基板2、5的半导体芯片30的输出电极30b之间连接，从而使不同的绝缘电路基板2、5的输出电位均匀化。通过如此地操作，能够抑制振荡现象以及由其引起的误动作的产生。
此外，对设置引线9h1、9h2的情况进行说明。利用引线9h1将绝缘电路基板2的半导体芯片30的输出电极30b之间直接连接，从而使输出电极30b间的电位均匀化，抑制了电感值的增加。另外，同样地，利用引线9h2将绝缘电路基板5的半导体芯片30的输出电极30b之间直接连接，从而使输出电极30b间的电位均匀化，进而，抑制了振荡现象以及由其引起的误动作的产生。
如此，在半导体装置1中，通过利用引线9h1、9h2、9j来连接，从而能够降低绝缘电路基板2的半导体芯片30的输出电极30b之间的电感值、绝缘电路基板5的半导体芯片30的输出电极30b之间的电感值、以及绝缘电路基板2的半导体芯片30的输出电极30b与绝缘电路基板5的半导体芯片30的输出电极30b之间的电感值。其结果是，能够降低半导体装置1的半导体芯片30的振荡现象。
上述半导体装置1具备半导体芯片30、以及分别设置有半导体芯片30的绝缘电路基板2、5。半导体芯片30在正面具备控制电极30a和输出电极30b，在背面具备输入电极。绝缘电路基板2、5包括绝缘板3、6、形成于绝缘板的正面并且配置有半导体芯片30的输入电极的电路图案4d、7d(输入电路图案)以及与控制电极30a电连接的电路图案4b、7b(控制电路图案)。此时，在半导体装置1中，电路图案4b、7b经由电阻芯片32而在电路图案4b、7b与控制电极30a之间分别施加控制电压，通过引线9j(第一基板间布线部件)，将绝缘电路基板2的半导体芯片30的输出电极30b与绝缘电路基板5的半导体芯片30的输出电极30b电连接。
半导体装置1利用电阻芯片32来减小从控制端子起到控制电极30a为止的布线电阻以及电感的相对差。在使针对控制电极30a的控制电压成为导通(或关断)时，能够抑制多个半导体芯片30的上升时间(或下降时间)的差。由此，输出电极30b(源极)的电压不会紊乱。因此，能够向外部的控制装置输出稳定的电压。此外，半导体装置1利用引线9j使配置于不同的绝缘电路基板2、5的半导体芯片30的输出电极30b间的电位均匀化。由此，能够从输出电极30b(源极)向外部的控制装置稳定地输出电压。因此，半导体装置1能够抑制振荡现象以及由其引起的误动作的产生，并且能够抑制可靠性的降低。此外，半导体装置1通过在同一绝缘电路基板2、5利用引线9h1、9h2将半导体芯片30的输出电极30b之间直接连接，从而使输出电极30b间的电位均匀化，抑制电感值的增加。因此，能够进一步抑制半导体装置1的振荡现象以及由其引起的误操作的产生。
在图1的半导体装置1中，只不过示例出使用绝缘电路基板2、5的情况。只要构成图5所示的等效电路，电路图案4a～4e、7a～7e也可以不是必须形成于绝缘板3、6。另外，图1的半导体装置1的电阻芯片32的配置是一个例子而已，不限于该情况。在以下的变形例中，利用图6，对与图1的半导体装置1相同地有助于抑制振荡现象的电阻芯片32以及配置有电阻芯片32的电路图案的其他方式进行说明。图6是第一实施方式的变形例的半导体装置的主要部件俯视图。应予说明，图6的(A)示出变形例1-1中的电阻芯片32的周围。另外，图6的(B)示出后述的变形例1-2中的电阻芯片32的周围。
另外，在图6中，示出绝缘电路基板2的第一边3a侧。在图6中，示出在图1的绝缘电路基板2中去除了电路图案4c的情况。与此相对的绝缘电路基板5的电路图案也构成为，在与图1相同地相对于绝缘电路基板2配置时，相对于第二边3b和第八边6d而与图6的绝缘电路基板2的电路图案呈线对称。另外，此时的绝缘电路基板5也被去除了电路图案7c。
(变形例1-1)
在图6的(A)的绝缘电路基板2中，形成有电路图案4a1来代替图1的电路图案4a、4b。电路图案4a1具备与电路图案4a、4b相同的宽度，在第一边3a侧从第二边3b向第四边3d延伸而形成。另外，在电路图案4a1的第二边3b侧设置有电阻芯片32。在电阻芯片32的正面电极直接连接有引线框架8a。另外，引线9b1、9c1分别将电路图案4a1与半导体芯片30的控制电极30a直接连接。即，电阻芯片32的背面电极与半导体芯片30的控制电极30a电连接。
这样的绝缘电路基板2在引线框架8a与半导体芯片30的控制电极30a之间包含电阻芯片32、电路图案4a1以及引线9b1、9c1。若与图1的绝缘电路基板2相比，能够减少一个电路图案。能够比图1的绝缘电路基板2更容易形成，并且能够削减制造成本。在该情况下，也能够与图1的半导体装置1相同地抑制振荡现象的产生，并且能够抑制半导体装置1的可靠性的降低。
(变形例1-2)
在图6的(B)的绝缘电路基板2中，在图1的绝缘电路基板2，横跨电路图案4a、4b的间隙而设置有横型的电阻芯片32来代替纵型的电阻芯片32(图2的(B))。此时，电阻芯片32的一个端部与电路图案4a的端部(第四边3d侧)直接连接，电阻芯片32的另一个端部与电路图案4b的端部(第二边3b侧)直接连接(参照图2的(B)的下半部分(截面图))。即，电阻芯片32的另一个电极与半导体芯片30的控制电极30a电连接，电阻芯片32的一个电极与引线框架8a电连接。与图1的半导体装置1同样地，能够抑制振荡现象的产生，并且能够抑制半导体装置1的可靠性的降低。
(参考例)
在此，利用图7对针对图1、图6的参考例进行说明。图7是参考例的半导体装置的主要部分俯视图。参考例的绝缘电路基板2在图1的绝缘电路基板2中去除了电路图案4b、4c。另外，在参考例的绝缘电路基板2中，从图1的绝缘电路基板2中去除电路图案4b。因此，利用引线9k通过针脚接合将电阻芯片32的正面电极与半导体芯片30的控制电极30a之间直接连接。然而，在该情况下，导致从电阻芯片32起到各半导体芯片30的控制电极30a为止的布线长不同。与这样的布线长的不同相对应地，导致从电阻芯片32起到各半导体芯片30为止的布线电阻以及电感不同。因此，与图1和图6的情况相比，不能可靠地抑制振荡现象。因此，针对半导体芯片30的控制电极30a，优选不通过引线从电阻芯片32直接连接，而是经由电路图案分别连接。
[第二实施方式]
接下来，利用图8对第二实施方式进行说明。图8是第二实施方式的半导体装置的俯视图。在图8中，设置有与第一实施方式相同的半导体芯片30、31。其中，示出了第二实施方式的半导体芯片30是功率MOSFET的情况。另外，除引线40a～40d、41、42以外，都作为引线40而进行说明。另外，图8中的图案中的被四边形包围的区域表示引线框架所连接的部位。
半导体装置10具备基底基板25、利用上述接合材料而与基底基板25的正面接合的绝缘电路基板20a～20d、半导体芯片30、31以及引线40、40a～40d、41、42。半导体装置10也可以将它们收纳于壳体并利用密封部件来密封壳体内。或者，半导体装置10也可以不使用壳体，而利用密封部件以使基底基板的背面露出的方式密封基底基板上的绝缘电路基板20a～20d。应予说明，半导体装置10利用绝缘电路基板20a、20b构成上臂，并且利用绝缘电路基板20c、20d构成下臂。
基底基板25以导热性优良的金属为主要成分而构成。这样的金属是例如铜、铝或至少包括其中一种的合金。另外，金属板的厚度为5.0mm以上且10.0mm以下。如图8所示，基底基板25在俯视下是绝缘电路基板20a～20d能够以两行两列的方式配置并且绝缘电路基板20e、20f能够在基底基板25的右侧的短边与绝缘电路基板20a、20b之间排列的面积。为了提高耐腐蚀性，也可以对基底基板25的表面进行镀覆处理。此时，所使用的镀覆材料列举出例如镍、镍-磷合金、镍-硼合金。
绝缘电路基板20a～20f包括绝缘板21a～21f、形成于绝缘板21a～21f的正面的电路图案22a1～22a8、22b1～22b8、22c1～22c8、22d1～22d8、22e1～22e2、22f1～22f2、以及形成于绝缘板21a～21f的背面的金属板(省略图示)。应予说明，绝缘板21a～21f以及金属板的角部也可以被倒角为R形状、C形状。金属板的尺寸在俯视下比绝缘板21a～21f的尺寸小，并且形成于绝缘板21a～21f的内侧。
绝缘板21a～21f以导热性良好的陶瓷为主要成分而构成。该陶瓷由例如以氧化铝、氮化铝或氮化硅为主要成分的材料构成。另外，绝缘板21a～21f的厚度为0.2mm以上且2.5mm以下。
金属板以导热性优良的金属为主要成分而构成。这样的金属是例如铜、铝或至少包括其中一种的合金。另外，金属板的厚度为0.1mm以上且5.0mm以下。为了提高耐腐蚀性，也可以对金属板的表面进行镀覆处理。此时，使用的镀覆材料列举出例如镍、镍-磷合金、镍-硼合金。
电路图案22a1～22a8、22b1～22b8、22c1～22c8、22d1～22d8、22e1～22e2、22f1～22f2在俯视下分别呈尺寸不同的矩形形状。这样的电路图案22a1～22a8、22b1～22b8、22c1～22c8、22d1～22d8、22e1～22e2、22f1～22f2以导电性优良的金属为主要成分而构成。这样的金属列举出例如铜、铝或至少包括其中一种的合金。另外，电路图案22a1～22a8、22b1～22b8、22c1～22c8、22d1～22d8、22e1～22e2、22f1～22f2的厚度为0.1mm以上且5.0mm以下。为了提高耐腐蚀性，也可以对电路图案22a1～22a8、22b1～22b8、22c1～22c8、22d1～22d8、22e1～22e2、22f1～22f2的表面进行镀覆处理。此时，所使用的镀覆材料列举出例如镍、镍-磷合金、镍-硼合金。电路图案22a1～22a8、22b1～22b8、22c1～22c8、22d1～22d8、22e1～22e2、22f1～22f2的绝缘板21a～21f以与第一实施方式相同的方式形成。
电路图案22a6、22b6沿绝缘板21a、21b的图中右侧的短边的中央部而形成。电路图案22a8、22b8沿绝缘板21a、21b的图中左侧的短边的中央部而形成。电路图案22a7、22b7的图中右侧包围电路图案22a6、22b6的周围的一半左右，并向图中左侧延伸。另外，在电路图案22a7、22b7的图中左侧，包围电路图案22a8、22b8的除图中左侧的边以外的周围。
另外，如图8所示，电路图案22a1、22a5、22b1、22b5在绝缘板21a、21b的图中右侧的角部形成为L字状。如图8所示，电路图案22a2、22a4、22b2、22b4以与电路图案22a8、22b8的短边平行的方式直线状地形成在绝缘板21a、21b的外周缘。电路图案22a3、22b3沿绝缘板21a、21b的图中左侧而形成为U字状。
电路图案22c6、22d6沿绝缘板21c、21d的图中左侧的短边的中央部而形成。电路图案22c8、22d8沿绝缘板21c、21d的图中右侧的短边的中央部而形成。电路图案22c7、22d7的图中左侧包围电路图案22c6、22d6的周围的一半左右，并向图中右侧延伸。另外，电路图案22c7、22d7的图中右侧包围电路图案22c8、22d8的除图中右侧的边以外的周围。
另外，如图8所示，电路图案22c1、22c5、22d1、22d5在绝缘板21c、21d的图中左侧的角部形成为L字状。如图8所示，电路图案22c2、22c4、22d2、22d4以与电路图案22c8、22d8的短边平行的方式直线状地形成在绝缘板21c、21d的外周缘。电路图案22c3、22d3沿绝缘板21c、21d的图中右侧而形成为U字状。电路图案22e1、22e2、22f1、22f2在绝缘板21e、21f的正面，在俯视下形成为上下各一半。
作为具有这样的结构的绝缘电路基板20a～20f，可以使用例如DCB基板、AMB基板。绝缘电路基板20a～20d能够使由半导体芯片30、31产生的热量经由电路图案22a7、22b7、22c7、22d7、绝缘板21a～21d以及金属板而向外侧传导。
半导体芯片30、31和电阻芯片32是如第一实施方式中所说明的那样。应予说明，电阻芯片32使用纵型。半导体芯片30的背面的输入电极与绝缘电路基板20a～20d的电路图案22a7、22b7、22c7、22d7接合。半导体芯片31的背面负电极与绝缘电路基板20a～20d的电路图案22a7、22b7、22c7、22d7接合。电阻芯片32的背面电极与绝缘电路基板20a～20d的电路图案22a6、22b6、22c6、22d6接合。
省略图示的引线框架由与第一实施方式相同的材质构成。引线框架分别与绝缘电路基板20a～20f所示的四边形的区域接合。即，作为G2、G1端子的引线框架分别与绝缘电路基板20e、20f的电路图案22e1、22f1接合。另外，作为S2、S1端子的引线框架分别与绝缘电路基板20e、20f的电路图案22e2、22f2接合。另外，作为D1端子的引线框架与绝缘电路基板20a、20b的电路图案22a7、22b7接合。作为S2端子的引线框架与绝缘电路基板20c、20d的电路图案22c8、22d8接合。作为D2S1端子的引线框架与绝缘电路基板20c、20d的电路图案22c7、22d7接合。
控制用的引线40将电路图案22e1、22a1直接连接。控制用的引线40将电路图案22a1、22a2、22c2、22c1直接连接。控制用的引线40将电路图案22c1、22c6以及电阻芯片32直接连接。控制用的引线40将电路图案22c6以及绝缘电路基板20c的半导体芯片30的控制电极30a直接连接。此外，控制用的引线40将电路图案22c1、22c5、22d1以及电阻芯片32直接连接。
另外，控制用的引线40将电路图案22f1、22b5直接连接。控制用的引线40将电路图案22b5和电阻芯片32直接连接。控制用的引线40将电路图案22b6与绝缘电路基板20b的半导体芯片30的控制电极30a直接连接。此外，控制用的引线40将绝缘电路基板20b的电阻芯片32与绝缘电路基板20a的电阻芯片32直接连接。控制用的引线40将电路图案22b6与绝缘电路基板20b的半导体芯片30的控制电极30a直接连接。这样的控制用的引线40的直径为例如25μm以上且400μm以下。
主电流用的引线40将绝缘电路基板20a的半导体芯片30的输出电极30b、半导体芯片31的正面正电极、以及电路图案22a8直接连接。主电流用的引线40将电路图案22a8、22c7直接连接。主电流用的引线40将绝缘电路基板20c的半导体芯片30的输出电极30b、半导体芯片31的正面正电极以及电路图案22c8直接连接。
主电流用的引线40将绝缘电路基板20b的半导体芯片30的输出电极30b、半导体芯片31的正面正电极以及电路图案22b8直接连接。主电流用的引线40将电路图案22b8、22d7直接连接。主电流用的引线40将绝缘电路基板20d的半导体芯片30的输出电极30b、半导体芯片31的正面正电极以及电路图案22d8直接连接。主电流用的引线40的直径为100μm以上且600μm以下。
检测用的引线40将电路图案22f2、22b1、22b2、22b3、22b4与电路图案22b8直接连接。另外，检测用的引线40将电路图案22b3、22a3、22a8直接连接。另外，检测用的引线40将电路图案22e2、22a5、22a4、22c3、22c4直接连接。检测用的引线40将电路图案22c3、22c8直接连接。检测用的引线40将电路图案22c3、22d3、22d8、22d4直接连接。这样的检测用的引线40的直径为例如25μm以上且400μm以下。这些检测用的引线40可以是与控制用的引线40相同的直径。
此外，在绝缘电路基板20a～20d，引线40a～40d将半导体芯片30的输出电极30b之间直接连接。另外，引线41将绝缘电路基板20a的半导体芯片31的正面正电极与绝缘电路基板20b的半导体芯片31的正面正电极直接连接。引线42将绝缘电路基板20c的半导体芯片31的正面正电极与绝缘电路基板20d的半导体芯片31的正面正电极直接连接。应予说明，引线40a～40d、41、42的直径为例如25μm以上且400μm以下。另外，引线40a～40d、41、42各自不限于一条，也可以是多条。这些引线40a～40d、41、42可以是与控制用的引线40相同的直径。
接下来，利用图9，对从半导体装置10的G1、G2端子的引线框架起到绝缘电路基板20a～20d的半导体芯片30的控制电极30a为止的布线结构进行说明。图9是示出第二实施方式的半导体装置的控制侧的布线结构的图。
应予说明，图9中的电阻Rx、Ry是通电时的分别从G1、G2端子的引线框架起到电路图案22f1、22e1为止的电阻(布线电阻)。即，电阻Rx、Ry是G1、G2端子的引线框架各自的电阻。电阻Ra是将绝缘电路基板20f所包括的电路图案22f1、引线40、电路图案22b5、引线40的布线电阻以及绝缘电路基板20b的电阻芯片32的电阻相加而得的电阻。电阻Rb是将绝缘电路基板20f所包括的电路图案22f1、引线40、电路图案22b5、(电路图案22b5、22b6、22a6间的)引线40的布线电阻以及绝缘电路基板20a的电阻芯片32的电阻相加而得的电阻。
电阻Rc是将电路图案22e1、引线40、电路图案22a1、引线40、电路图案22a2、引线40、电路图案22c2、引线40、电路图案22c1、引线40的布线电阻以及绝缘电路基板20c的电阻芯片32的电阻相加而得的电阻。电阻Rd是将电路图案22e1、引线40、电路图案22a1、引线40、电路图案22a2、引线40、电路图案22c2、引线40、电路图案22c1、引线40、电路图案22c5、引线40、电路图案22d1、引线40的布线电阻以及绝缘电路基板20d的电阻芯片32的电阻相加而得的电阻。
电阻ra1、ra2是分别从电路图案22a6起到绝缘电路基板20a的半导体芯片30的控制电极30a为止的布线电阻。即，电阻ra1、ra2是引线40的布线电阻。电阻rb1、rb2是分别从电路图案22b6起到绝缘电路基板20b的半导体芯片30的控制电极30a为止的布线电阻。即，电阻rb1、rb2是引线40的布线电阻。
电阻rc1、rc2是分别从电路图案22c6起到绝缘电路基板20c的半导体芯片30的控制电极30a为止的布线电阻。即，电阻rc1、rc2是引线40的布线电阻。电阻rd1、rd2是分别从电路图案22d6起到绝缘电路基板20d的半导体芯片30的控制电极30a为止的布线电阻。即，电阻rc1、rc2是引线40的布线电阻。
另外，分别设置于绝缘电路基板20a～20d的电阻芯片32的电阻Ra～Rd使用比从各引线框架起到电阻芯片32为止的电阻Rx、Ry大且比电阻ra1、ra2、rb1、rb2、rc1、rc2、rd1、rd2大的电阻。具体的电阻值与第一实施方式相同。
因此，与第一实施方式同样地，利用电阻芯片32，使从G1、G2端子起的布线电阻以及电感的相对差变小。在使针对G1、G2端子的引线框架的控制电压成为导通(或关断)时，能够抑制多个半导体芯片30的上升时间(或下降时间)的差。由此，输出电极30b(源极)的电压不会紊乱。因此，能够向外部的控制装置输出稳定的电压。因此，在使配置于后述的不同的绝缘电路基板20a～20d的半导体芯片30的输出电极30b间的电位均匀化的情况下，通过配置电阻芯片32，能够抑制振荡现象以及由其引起的误动作的产生。
接下来，利用图10以及图8，对这样的半导体装置10所包括的等效电路进行说明。图10是示出第二实施方式的半导体装置的等效电路的图。应予说明，在图10中，如上所述，作为半导体芯片30而示出了功率MOSFET的情况。另外，在图10中分别对应于绝缘电路基板20a～20d。图10与图3的情况相同地示出控制侧的布线结构。第二实施方式的半导体装置10的输出侧形成与图4的情况相同的布线结构。
半导体芯片30的背面的输入电极(漏极)以及半导体芯片31的背面负电极经由绝缘电路基板20a、20b的电路图案22a7、22b7而与作为D1端子的引线框架电连接。
绝缘电路基板20a、20b的半导体芯片30的正面的输出电极30b(源极)以及半导体芯片31的正面正电极经由引线40、电路图案22a8、22b8、22c8、22d8、22c7、22d7而与作为D2S1端子的引线框架电连接。
半导体芯片30的背面的输入电极(漏极)以及半导体芯片31的背面的负极电极经由绝缘电路基板20c、20d的电路图案22c7、22d7而与作为D2S1端子的引线框架电连接。
绝缘电路基板20c、20d的半导体芯片30的正面的输出电极30b(源极)以及半导体芯片31的正面正电极经由引线40、电路图案22c8、22d8而分别与作为S2端子的引线框架电连接。
而且，绝缘电路基板20a的半导体芯片31的正面正电极与绝缘电路基板20b的半导体芯片31的正面正电极通过引线41而直接连接。绝缘电路基板20c的半导体芯片31的正面正电极与绝缘电路基板20d的半导体芯片31的正面正电极通过引线42而直接连接。由此，如利用图9进行说明的那样，在半导体芯片30的控制电极30a的布线电阻以及电感的偏差小的情况下，使各正面正电极之间的电位均匀化。由此，能够向外部的控制装置输出稳定的输出电极30b(源极)。
此外，绝缘电路基板20a的半导体芯片30的输出电极30b之间通过引线40a而直接连接。在绝缘电路基板20b～20d也同样地，半导体芯片30的输出电极30b之间通过引线40b～40d而直接连接。由此，使绝缘电路基板20a～20d分别包括的半导体芯片30的输出电极30b间的电位均匀化，从而抑制电感值的增加。
因此，半导体装置10具备电阻芯片32，利用引线41、42将不同的绝缘电路基板20a、20b以及不同的绝缘电路基板20c、20d的半导体芯片31的正面正电极间直接连接。此外，利用引线40将同一绝缘电路基板20a～20d的半导体芯片30的输出电极30b间直接连接。由此，能够降低半导体装置10的半导体芯片30的振荡现象，并且能够抑制可靠性的降低。

Claims (14)

1.一种半导体装置，其特征在于，具备：
多个第一半导体芯片，其在正面具备第一控制电极和第一输出电极，并且在背面具备第一输入电极；
多个第二半导体芯片，其在正面具备第二控制电极和第二输出电极，并且在背面具备第二输入电极；
第一输入电路图案，其供所述多个第一半导体芯片的所述第一输入电极配置；
第一控制电路图案，其与所述第一控制电极电连接；
第二输入电路图案，其供所述多个第二半导体芯片的所述第二输入电极配置；以及
第二控制电路图案，其与所述第二控制电极电连接，
所述第一控制电路图案经由第一电阻元件而配置在控制端子与所述第一控制电极之间，
所述第二控制电路图案经由第二电阻元件而配置在所述控制端子与所述第二控制电极之间，
至少一个所述第一输出电极与至少一个所述第二输出电极通过第一基板间布线部件而电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述多个第一半导体芯片各自的所述第一控制电极与所述第一控制电路图案通过第一控制布线部件而直接连接，
所述多个第二半导体芯片各自的所述第二控制电极与所述第二控制电路图案通过第二控制布线部件而直接连接。
3.根据权利要求1或2所述的半导体装置，其特征在于，
至少一个所述第一输出电极与至少一个所述第二输出电极通过所述第一基板间布线部件而直接连接。
4.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备：
第一绝缘电路基板，其包括第一绝缘板；以及
第二绝缘电路基板，其包括第二绝缘板，
所述第一输入电路图案与所述第一控制电路图案形成于所述第一绝缘板的正面，
所述第二输入电路图案与所述第二控制电路图案形成于所述第二绝缘板的正面。
5.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具有：
第三半导体芯片，其在正面具备第一正电极，在背面具备第一负电极，并且将所述第一负电极侧配置于所述第一输入电路图案；以及
第四半导体芯片，其在正面具备第二正电极，在背面具备第二负电极，并且将所述第二负电极侧配置于所述第二输入电路图案，
所述第一正电极与所述第二正电极通过第二基板间布线部件而直接连接。
6.根据权利要求4或5所述的半导体装置，其特征在于，
所述第一绝缘板在俯视下为矩形形状，并且依次被第一边、第二边、第三边、第四边包围，
所述第一控制电路图案形成在所述第一绝缘板的正面的所述第一边侧，
所述第一输入电路图案在所述第一绝缘板的正面相对于所述第一控制电路图案而形成在所述第三边侧，
所述第二绝缘板在俯视下为矩形形状，并且依次被第五边、第六边、第七边、第八边包围，
所述第二控制电路图案形成在所述第二绝缘板的正面的所述第五边侧，
所述第二输入电路图案在所述第二绝缘板的正面相对于所述第二控制电路图案而形成在所述第七边侧，
在俯视下，所述第二绝缘电路基板使所述第五边和所述第七边与所述第一边和所述第三边形成同一平面，并与所述第一绝缘电路基板相邻。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一电阻元件在正面具备第一正面电极，并且在背面具备第一背面电极，
所述第二电阻元件在正面具备第二正面电极，并且在背面具备第二背面电极，
在所述第一绝缘板上形成有第一电阻电路图案，该第一电阻电路图案经由接合材料而与所述第一电阻元件的所述第一背面电极接合，并且与所述第一控制电极电连接，
在所述第二绝缘板上形成有第二电阻电路图案，该第二电阻电路图案经由接合材料而与所述第二电阻元件的所述第二背面电极接合，并且与所述第二控制电极电连接，
所述第一电阻元件的所述第一正面电极与所述第一控制电路图案通过第一中转控制布线部件而直接连接，
所述第二电阻元件的所述第二正面电极与所述第二控制电路图案通过第二中转控制布线部件而直接连接。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第一电阻电路图案形成在所述第一绝缘板的所述第一边侧，并且相对于所述第一控制电路图案而形成于所述第二边侧，
所述第二电阻电路图案形成在所述第二绝缘板的所述第五边侧，并且相对于所述第二控制电路图案而形成于所述第八边侧。
9.根据权利要求1所述的半导体装置，其特征在于，
所述第一电阻元件在正面具备第一正面电极，并且在背面具备第一背面电极，
所述第二电阻元件在正面具备第二正面电极，并且在背面具备第二背面电极，
所述第一电阻元件的所述第一背面电极经由接合材料而与所述第一控制电路图案接合，
所述第二电阻元件的所述第二背面电极经由接合材料而与所述第二控制电路图案接合，
所述第一电阻元件的所述第一正面电极与所述第一控制电极电连接，
所述第二电阻元件的所述第二正面电极与所述第二控制电极电连接。
10.根据权利要求6所述的半导体装置，其特征在于，
所述第一电阻元件在两侧部分别具备第一电极，
所述第二电阻元件在两侧部分别具备第二电极，
在所述第一绝缘板上形成有第一电阻电路图案，该第一电阻电路图案经由接合材料而与所述第一电阻元件的所述第一电极接合，并且与所述第一控制电极电连接，
在所述第二绝缘板上形成有第二电阻电路图案，该第二电阻电路图案经由接合材料而与所述第二电阻元件的所述第二电极接合，并且与所述第二控制电极电连接，
所述第一电阻元件的所述第二电极通过接合材料而与所述第一控制电路图案接合，
所述第二电阻元件的所述第二电极通过接合材料而与所述第二控制电路图案接合。
11.根据权利要求10所述的半导体装置，其特征在于，
所述第一电阻电路图案形成在所述第一绝缘板的所述第一边侧，并且相对于所述第一控制电路图案而形成于所述第二边侧，
所述第二电阻电路图案形成在所述第二绝缘板的所述第五边侧，并且相对于所述第二控制电路图案而形成于所述第八边侧。
12.根据权利要求3所述的半导体装置，其特征在于，
所述多个第一半导体芯片的所述第一输出电极间分别通过第一基板内输出布线部件而直接连接，
所述多个第二半导体芯片的所述第二输出电极间分别通过第二基板内输出布线部件而直接连接。
13.根据权利要求1所述的半导体装置，其特征在于，
所述多个第一半导体芯片和所述多个第二半导体芯片由宽带隙半导体构成。
14.根据权利要求13所述的半导体装置，其特征在于，
所述宽带隙半导体是碳化硅。
CN202210593444.5A 2021-07-15 2022-05-27 半导体装置 Pending CN115700915A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021116826A JP2023012992A (ja) 2021-07-15 2021-07-15 半導体装置
JP2021-116826 2021-07-15

Publications (1)

Publication Number Publication Date
CN115700915A true CN115700915A (zh) 2023-02-07

Family

ID=84546851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210593444.5A Pending CN115700915A (zh) 2021-07-15 2022-05-27 半导体装置

Country Status (4)

Country Link
US (1) US20230014848A1 (zh)
JP (1) JP2023012992A (zh)
CN (1) CN115700915A (zh)
DE (1) DE102022113481A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415834B (zh) 2014-11-28 2019-09-13 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20230014848A1 (en) 2023-01-19
DE102022113481A1 (de) 2023-01-19
JP2023012992A (ja) 2023-01-26

Similar Documents

Publication Publication Date Title
JP7150461B2 (ja) 半導体装置
JP7520177B2 (ja) 半導体装置
US20160365307A1 (en) Semiconductor device
US7479693B2 (en) Arrangement of conductive connectors in a power semiconductor device
JP7543969B2 (ja) 半導体装置
CN115700915A (zh) 半导体装置
CN114026687A (zh) 半导体装置
CN111293095A (zh) 半导体装置及其制造方法
WO2021200166A1 (ja) 半導体装置
JP7413720B2 (ja) 半導体モジュール
CN113056813B (zh) 半导体装置
EP3361506B1 (en) Semiconductor module
JP2021190556A (ja) 半導体装置の実装構造
US20230140922A1 (en) Current detection resistor and current detection apparatus
JP7509315B2 (ja) 半導体装置
US20240105566A1 (en) Semiconductor device
JP7085974B2 (ja) 半導体装置
WO2023140046A1 (ja) 半導体装置
JP2024126917A (ja) 電子装置
JP2023128114A (ja) 半導体装置
JP2024053145A (ja) 半導体装置
JP2023163856A (ja) 半導体装置
CN115699308A (zh) 半导体单元及半导体装置
JP2020191363A (ja) 抵抗器およびその実装方法
TWM564822U (zh) Lead frame package component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination