CN115699257A - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN115699257A
CN115699257A CN202180043051.0A CN202180043051A CN115699257A CN 115699257 A CN115699257 A CN 115699257A CN 202180043051 A CN202180043051 A CN 202180043051A CN 115699257 A CN115699257 A CN 115699257A
Authority
CN
China
Prior art keywords
superlattice
semiconductor
strain
structures
superlattice structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180043051.0A
Other languages
English (en)
Inventor
彼得·卡林顿
伊万杰利亚·德利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lancaster University
Original Assignee
Lancaster University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lancaster University filed Critical Lancaster University
Publication of CN115699257A publication Critical patent/CN115699257A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1276—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising growth substrates not made of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种半导体装置，包括基板、一个或多个第一III族半导体层、和在基板和所述一个或多个第一层之间的多个超晶格结构。多个超晶格结构包括初始超晶格结构和在初始超晶格结构和所述一个或多个第一层之间的一个或多个另外的超晶格结构。多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变‑厚度乘积大于或等于在那个超晶格结构和基板之间的所述多个超晶格结构的一个或多个超晶格结构中的半导体层对的应变‑厚度乘积。多个超晶格结构还被配置为使得一个或多个另外的超晶格结构中的至少一个超晶格结构的半导体层对的应变‑厚度乘积大于初始超晶格结构中的半导体层对的应变‑厚度乘积。

Description

半导体结构
技术领域
本公开涉及用于在晶格失配基板上生长半导体层的技术，以及涉及包括一个或多个半导体层和晶格失配基板的半导体结构和装置。
背景技术
与底层的基板具有高晶格失配的薄膜的异质外延生长会导致螺旋位错的形成，这会恶化外延层的结晶质量并阻碍半导体装置的性能。
例如，III-V族化合物半导体可以用于生产在1.3至15μm光谱范围内操作的高性能光电子装置，该光谱范围包括具有重要技术意义的中红外(MIR)光谱范围(2至5μm)。传统上，用于MIR光子学的III-V族化合物半导体是在昂贵的小尺寸晶片上生长的，诸如锑化镓(GaSb)和砷化铟(InAs)，这导致制造成本较高。将III-V族半导体直接集成到诸如硅(Si)的IV族半导体晶片上，是能够实现成本效益制造的一种有吸引力的替代方案。
然而，基本的材料差异，诸如大的晶格失配(对于在Si上生长的GaSb约为12％)，界面的极性-非极性特性(例如III至V/Si)以及热膨胀系数的差异，可能导致形成螺旋位错(TD)和反相畴(APD)，这降低了装置性能，并使得在晶格失配的基板上直接外延生长高质量的半导体层具有挑战性。
发明内容
申请人认为，半导体结构和装置仍有改进的余地。
本发明的第一方面提供了一种半导体结构，包括：
基板；
一个或多个第一半导体层；和
在基板和一个或多个第一层之间的多个超晶格结构，其中多个超晶格结构包括初始超晶格结构和在该初始超晶格结构和该一个或多个第一层之间的一个或多个另外的超晶格结构；
其中多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变-厚度乘积大于或等于在那个超晶格结构和基板之间的多个超晶格结构的一个或多个超晶格结构中的半导体层对的应变-厚度乘积；和
其中多个超晶格结构被配置为使得一个或多个另外的超晶格结构中的至少一个超晶格结构的半导体层对的应变-厚度乘积大于初始超晶格结构中的半导体层对的应变-厚度乘积。
本发明的第二方面提供了一种形成半导体结构的方法，该方法包括：
在基板上形成初始半导体层组；和
在初始半导体层组上形成一个或多个第一半导体层；
其中形成初始半导体层组包括形成多个超晶格结构，该多个超晶格结构包括初始超晶格结构和一个或多个另外的超晶格结构；
其中形成多个超晶格结构包括形成该多个超晶格结构，使得一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变-厚度乘积大于或等于在那个超晶格结构和基板之间的一个或多个超晶格结构中的半导体层对的应变-厚度乘积；和
其中形成多个超晶格结构包括形成该多个超晶格结构，使得一个或多个另外的超晶格结构中的至少一个超晶格结构的半导体层对的应变-厚度乘积大于该初始超晶格结构中的半导体层对的应变-厚度乘积。
各种实施例涉及可以形成半导体装置的一部分的半导体结构(和形成半导体结构的方法)，其中在一个或多个第一半导体层之间提供多个超晶格结构(每个超晶格结构包括一对半导体层的多个重复)，诸如一个或多个III至V化合物半导体外延层，和晶格失配的基板，诸如IV族半导体基板。
该多个超晶格结构包括例如最靠近基板的初始超晶格结构，以及在初始超晶格结构和一个或多个第一层之间的一个或多个另外的超晶格结构。
在各种实施例中，一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变-厚度乘积大于或等于在那个超晶格结构和基板之间的多个超晶格结构的一个或多个超晶格结构中的半导体层对的应变-厚度乘积。此外，一个或多个另外的超晶格结构中的至少一个超晶格结构的半导体层对的应变-厚度乘积大于初始超晶格结构中半导体层对的应变-厚度乘积。
换言之，多个超晶格结构被配置为使得最靠近一个或多个第一层的超晶格结构中的半导体层对的应变-厚度乘积大于最靠近基板的(初始)超晶格结构中的半导体层对的应变-厚度乘积。多个超晶格结构还被配置为使得从最靠近基板的(初始)超晶格结构开始到最靠近一个或多个第一层的超晶格结构，每个超晶格结构中半导体层对的应变-厚度乘积大于或等于先前超晶格结构中的半导体层对的应变-厚度乘积。
如下文将更详细描述的那样，申请人已经发现，以这种方式增加超晶格结构的半导体层对的应变-厚度乘积具有增强多个超晶格结构的过滤效果的作用。因此，该结构的使用允许形成高结晶质量的半导体层。事实上，申请人已经表明，使用该结构可以为生长在硅基板上的锑化镓(GaSb)层提供约106cm-2量级的缺陷密度。
因此，可以理解的是，各种实施例提供了改进的半导体结构和形成半导体结构的改进方法。
基板可以包括任何合适的基板(晶片)。该基板可以由任何合适的半导体材料形成，诸如IV族半导体材料或其他半导体材料。基板的半导体材料将具有特定的晶格常数。在各种特定的实施例中，基板是由硅(Si)、锗(Ge)或砷化镓(GaAs)制成的。使用硅基板可以显著降低制造半导体结构的成本。此外，硅被认为是用于开发完全集成的片上Si光子电路的最普遍的材料平台之一，该片上Si光子电路可以包括几个无源部件(诸如波导)和/或有源部件(诸如激光器、检测器等)。
一个或多个第一半导体层可以包括任何合适的此类层。一个或多个第一层可以包括半导体结构的一个或多个外延层。一个或多个第一层可以包括一种或多种半导体材料的多个层，但在各种特定的实施例中包括(单一)半导体材料的一层。
一个或多个第一层可以由任何合适的半导体材料形成，诸如一种或多种III-V族化合物半导体材料。一个或多个第一层的(每个)半导体材料可以具有特定的晶格常数。
在各种特定的实施例中，一个或多个第一层的(每个)半导体材料的晶格常数不同于(失配于)基板的半导体材料的晶格常数。例如，一个或多个第一层的(每个)半导体材料的晶格常数可以大于基板的半导体材料的晶格常数，例如大了几个百分点，例如>5％。
在各种特定的实施例中，一个或多个第一层的半导体材料包括锑化镓(GaSb)、砷化镓(GaAs)、磷化镓(GaP)、氮化镓(GaN)、锑砷化镓(GaAsSb)、锑化铟镓(GaInSb)、磷砷化镓(GaAsP)、锑砷化铟镓(GaInAsSb)、砷化铟(InAs)、磷化铟(InP)、锑砷化铟(InAsSb)、锑化铝(AlSb)或锑化铟铝(AlInSb)等。
如上所述，即使在失配的基板上生长一个或多个第一半导体层，由于在一个或多个第一层和基板之间生长的多个超晶格结构，一个或多个第一层(的上层)可以具有特别高的结晶质量。
在各种实施例中，可以在基板上(直接)生长一个或多个缓冲层，并且可以在一个或多个缓冲层上(直接)生长多个超晶格结构。因此，半导体结构可以包括在多个超晶格结构和基板之间的一个或多个缓冲层。
一个或多个缓冲层可以包括任何合适的缓冲层，例如，取决于基板和一个或多个第一层的性质。在各种实施例中，一个或多个缓冲层可以由与一个或多个第一层相同的半导体材料形成。
例如，在基板包括硅基板并且一个或多个第一层包括锑化镓(GaSb)层的情况下，一个或多个缓冲层可以包括锑化镓(GaSb)层，该锑化镓(GaSb)层可以例如使用锑化铝(AlSb)界面错和(IMF)成核层生长在硅基板上。
在这些实施例中，可以使用两步式生长程序来生长一个或多个缓冲层(例如锑化镓(GaSb)层)，例如，其中在第一(基本恒定)温度下生长(GaSb)层的第一部分，然后使用一个或多个第二温度生长该层的第二部分，其中一个或多个第二温度大于第一温度。在各种实施例中，使用(逐步或连续)增加的生长温度来生长该层的第二部分。第一部分可以比第二部分更厚。这一程序已被证明可以提高层的质量。
在基板包括硅基板并且一个或多个第一层包括砷化铟(InAs)层的情况下，一个或多个缓冲层可以包括砷化铟(InAs)层和/或锑化镓(GaSb)层。
可以酌情使用其他缓冲层。
多个超晶格结构可以一起包括位错过滤超晶格(DFSL)结构。
该多个超晶格结构可以包括任何数量的(多个)超晶格结构。该多个超晶格结构至少包括初始超晶格结构(其可以是多个超晶格结构中最靠近基板的超晶格结构)，以及在初始超晶格结构和一个或多个第一半导体层之间的一个或多个另外的超晶格结构(并且因此可以包括最靠近一个或多个第一层的一个或多个超晶格结构)。
该一个或多个另外的超晶格结构可以包括至少一个最终超晶格结构，该最终超晶格结构可以是多个超晶格结构中最靠近一个或多个第一层的超晶格结构，并且可以(也可以不)包括一个或多个中间超晶格结构，该中间超晶格结构可以在初始超晶格结构和最终超晶格结构之间。多个超晶格结构可以包括，例如，在初始超晶格结构和最终超晶格结构之间的0、1、2、3、4、5或更多这样的中间超晶格结构。
在各种特定的实施例中，多个超晶格结构包括初始超晶格结构、两个中间超晶格结构和最终超晶格结构。
多个超晶格结构的每个超晶格结构可以(直接)与多个超晶格结构的一个或两个其他超晶格结构相邻形成。然而，在各种特定的实施例中，多个超晶格结构的相邻超晶格结构通过垫板层彼此分开。在各种实施例中，在每个超晶格结构的上方(在最靠近一个或多个第一层的侧上)形成垫板层。因此，半导体装置可以包括在每个超晶格结构上方的垫板层。
每个垫板层可以具有任何合适的厚度，诸如几十或几百纳米。所有垫板层可以具有相同的厚度，或者一些或所有垫板层的厚度可以不同。每个垫板层可以由任何合适的半导体材料形成，诸如与一个或多个第一层相同的半导体材料。
可以酌情使用其他垫板层。
多个超晶格结构中的每个超晶格结构包括多个重复的半导体层对，即半导体层的重复对(包括第一层和第二层)，该对的每层由不同的半导体材料形成。
换言之，每个超晶格结构包括第一半导体材料和第二不同半导体材料的多个重复，其中每个重复包括第一半导体材料的(单一)第一层和第二半导体材料的(单一)第二层。因此，每个超晶格结构可以包括第一半导体材料和第二半导体材料的多个交替层。
多个超晶格结构的每个超晶格结构可以包括任何合适的(多个)重复数量。合适的重复数量可以是，例如1、2、3、4、5、6、7、8、9、10、11、12、13或更多的重复。
多个超晶格结构的所有超晶格结构可以具有相同的重复数量，但在各种实施例中，多个超晶格结构的一个或多个或每个超晶格结构具有与多个超晶格结构的其他一个或多个超晶格结构不同的重复数量。
在超晶格结构内的第一半导体材料的所有第一层可以彼此具有相同的厚度。同样地，在超晶格结构内的第二半导体材料的所有第二层半导体材料可以彼此具有相同的厚度。因此，在超晶格结构内的每个半导体层对可以具有与该超晶格结构内的每个其他半导体层对相同的厚度。
在每个超晶格结构内，第一半导体材料的第一层的厚度可以与第二半导体材料的第二层的厚度相同或不同。
在每个半导体层对内的每个层的合适厚度为约几纳米或几十纳米，诸如在约2和20nm之间，或在约4和15nm之间。相似地，每个半导体层对的合适厚度为约几纳米或几十纳米，诸如在约5和40nm之间，或在约8和30nm之间。
每个半导体层对的第一半导体材料和第二半导体材料可以包括任何合适的(不同的)半导体材料，诸如任何合适的(不同的)III-V族化合物半导体材料。
在各种实施例中，每个半导体层对的一层(诸如第一半导体材料的(每个)第一层)由与一个或多个第一层相同的半导体材料形成(即第一半导体材料可以是与一个或多个第一半导体层的材料相同的半导体材料)。
因此，每个半导体层对中的一层(诸如(每个)第一层)可以由锑化镓(GaSb)、砷化镓(GaAs)、磷化镓(GaP)、氮化镓(GaN)、锑砷化镓(GaAsSb)、锑化铟镓(GaInSb)、磷砷化镓(GaAsP)、锑砷化铟镓(GaInAsSb)、砷化铟(InAs)、磷化铟(InP)、锑砷化铟(InAsSb)、锑化铝(AlSb)或锑化铟铝(AlInSb)等形成。
每个半导体层对的另一层(诸如第二半导体材料的(每个)第二层)可以由任何合适的(例如III-V族化合物)半导体材料形成，该半导体材料不同于第一半导体材料。
例如，每个半导体层对的另一层(诸如(每个)第二层)可以由锑化镓(GaSb)、砷化镓(GaAs)、磷化镓(GaP)、氮化镓(GaN)、锑砷化镓(GaAsSb)、锑化铟镓(GaInSb)、磷砷化镓(GaAsP)、锑砷化铟镓(GaInAsSb)、砷化铟(InAs)、磷化铟(InP)、锑砷化铟(InAsSb)、锑化铝(AlSb)或锑化铟铝(AlInSb)等形成。
在每个超晶格结构内的每个半导体层将具有应变-厚度乘积，该应变-厚度乘积将取决于半导体层的厚度和半导体层的应变(并等于半导体层的厚度和半导体层的应变的乘积)。
每个半导体层的应变又将取决于在半导体层和在其上生长该层的半导体层之间的晶格失配，并可以使用以下等式来计算：
Figure BDA0004000897120000061
其中αi是层的晶格常数，而αs是下层的晶格常数。
在各种实施例中，多个超晶格结构被配置为使得多个超晶格结构的每个超晶格结构中的(每个半导体层对的)每个第二层的应变小于约2％。这确保了每个第二层(在每个半导体层对内)的应变可以由第二层的均匀弹性应变来调节，从而确保了高晶体质量。
在各种实施例中，多个超晶格结构还被配置为使得多个超晶格结构的每个超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积小于所谓的马修斯极限(如下文进一步描述的)。因此，在实施例中，多个超晶格结构被配置为使得多个超晶格结构的每个超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积小于使用等式1计算出的马修斯极限。
在各种实施例中，多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积大于或等于在那个超晶格结构和基板之间的多个超晶格结构的一个或多个超晶格结构的(每个半导体层对的)每个第二层的应变-厚度乘积。换言之，多个超晶格结构被配置为使得从最靠近基板的(初始)超晶格结构开始并向最靠近一个或多个第一层的超晶格结构前进，每个超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积大于或等于先前超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积。
多个超晶格结构还可以被配置为使得在一个或多个另外的超晶格结构中的至少一个超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积大于初始超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积。这意味着多个超晶格结构可以被配置为使得最靠近一个或多个第一层的超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积大于最靠近基板的(初始)超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积。
在各种实施例中，多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积大于先前的一个或多个超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积。换言之，在各种实施例中，多个超晶格结构被配置为使得从最靠近基板的(初始)超晶格结构开始并向最靠近一个或多个第一半导体层的(最终)超晶格结构移动，每个超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积大于(所有)先前一个或多个超晶格结构中的(每个半导体层对的)每个第二层的应变-厚度乘积。也就是说，多个超晶格结构的相邻超晶格结构被配置为使得(每个半导体层对的)每个第二层的应变-厚度乘积在最靠近一个或多个第一层的相邻超晶格结构的超晶格结构中更大。
如下文将更详细描述的，申请人已经发现，以这种方式增加超晶格结构的(每个半导体层对的)每个第二层的应变-厚度乘积具有增强多个超晶格结构的过滤效果的作用。因此，该结构的使用允许形成高结晶质量的半导体层。
每个半导体层对(即每个超晶格结构的每个重复)也将具有应变-厚度乘积，该应变-厚度乘积取决于半导体层对的厚度(即重复的厚度)和半导体层对的应变(即重复的应变)(并等于半导体层对的厚度(即重复的厚度)和半导体层对的应变(即重复的应变)的乘积)。
每个半导体层对的应变又将取决于在半导体层对和在其上生长该层对的半导体层之间的晶格失配，并且可以使用以下等式来计算：
Figure BDA0004000897120000071
其中α1是半导体层对的第一层的晶格常数，α2是半导体层对的第二层的晶格常数，αs是在其上生长该层对的半导体材料的晶格常数，h1是半导体层对的第一层的厚度，h2是半导体层对的第二层的厚度，并且hpl(＝h1+h2)是半导体层对的(总)厚度。
在各种实施例中，多个超晶格结构被配置为使得多个超晶格结构的每个超晶格结构中的每个半导体层对的应变小于约2％。这再次确保了高晶体质量。
在各种实施例中，多个超晶格结构还被配置为使得多个超晶格结构的每个超晶格结构中的每个半导体层对的应变-厚度乘积小于所谓的马休斯极限。因此，在实施例中，多个超晶格结构被配置为使得多个超晶格结构的每个超晶格结构中的每个半导体层对的应变-厚度乘积小于使用等式1计算出的马修斯极限。
多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变-厚度乘积大于或等于在那个超晶格结构和基板之间的多个超晶格结构的一个或多个超晶格结构中的半导体层对的应变-厚度乘积。换言之，多个超晶格结构被配置为使得从最靠近基板的(初始)超晶格结构开始并向最靠近一个或多个第一层的超晶格结构前进，每个超晶格结构中的半导体层对的应变-厚度乘积大于或等于先前超晶格结构中的半导体层对的应变-厚度乘积。
多个超晶格结构还被配置为使得在一个或多个另外的超晶格结构中的至少一个超晶格结构中的半导体层对的应变-厚度乘积大于在初始超晶格结构中的半导体层对的应变-厚度乘积。这意味着，多个超晶格结构被配置为使得最靠近一个或多个第一层的超晶格结构中的半导体层对的应变-厚度乘积大于最靠近基板的(初始)超晶格结构中的半导体层对的应变-厚度乘积。
在各种实施例中，多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变-厚度乘积大于在先前的一个或多个超晶格结构中的半导体层对的应变-厚度乘积。
换言之，在各种实施例中，多个超晶格结构被配置为使得从最靠近基板的(初始)超晶格结构开始并向最靠近一个或多个第一半导体层的(最终)超晶格结构移动，每个超晶格结构中的半导体层对的应变-厚度乘积大于(所有的)先前的一个或多个超晶格结构中的半导体层对的应变-厚度乘积。也就是说，多个超晶格结构的相邻超晶格结构被配置为使得半导体层对的应变-厚度乘积在最靠近一个或多个第一层的相邻超晶格结构的超晶格结构中更大。
如下文将更详细描述的，申请人已经发现，以这种方式增加超晶格结构的半导体层对的应变-厚度乘积具有增强多个超晶格结构的过滤效果的作用。因此，该结构的使用允许形成高结晶质量的半导体层。
可以以任何合适的方式在多个超晶格结构的相邻超晶格结构之间增加半导体层对的应变-厚度乘积。
在各种特定的实施例中，在相邻的超晶格结构之间增加半导体层对的应变和半导体层对的厚度中的一个或两个。
因此，在各种实施例中，多个超晶格结构被配置为使得在一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的厚度和/或应变大于或等于在那个超晶格结构和基板之间的多个超晶格结构的一个或多个超晶格结构中的半导体层对的厚度和/或应变，并且该多个超晶格结构被配置为使得在一个或多个另外的超晶格结构中的至少一个超晶格结构中的半导体层对的厚度和/或应变大于初始超晶格结构中的半导体层对的厚度和/或应变。
在各种实施例中，多个超晶格结构被配置为使得在一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的厚度和/或应变大于先前的一个或多个超晶格结构中的半导体层对的厚度和/或应变。
通过增加在相邻超晶格结构之间的(每个半导体层对的)每个第一层的厚度和(每个半导体层对的)每个第二层的厚度中的一个或两个，可以增加在每个超晶格结构之间的半导体层对厚度。
因此，在各种实施例中，多个超晶格结构被配置为使得在一个或多个另外的超晶格结构的每个超晶格结构中：(i)(每个半导体层对的)每个第一层的厚度大于在先前超晶格结构中的(每个半导体层对的)每个第一层的厚度；和/或(ii)(每个半导体层对的)每个第二层的厚度大于在先前超晶格结构中的(每个半导体层对的)每个第二层的厚度。
通过改变半导体材料和/或通过改变在相邻超晶格结构之间的(每个半导体层对的)每个第一层和/或第二层中的一个或两个的半导体材料的组成，可以在每个超晶格结构之间增加半导体层对应变。在各种特定的实施例中，通过改变半导体材料和/或通过改变在相邻超晶格结构之间的(每个半导体层对的)每个第二层的半导体材料的成分，在相邻超晶格结构之间增加半导体层对应变。
例如，在(每个半导体层对的)每个第二层由三元、四元(及更高阶)化合物半导体形成的情况下，可以通过改变三元、四元(等)化合物半导体的两种成分的组成(即摩尔分数)，在每个超晶格结构之间增加半导体层对应变(如下文将进一步描述的)。
因此，在各种实施例中，多个超晶格结构被配置为使得在一个或多个另外的超晶格结构的每个超晶格结构中：(i)(每个半导体层对的)每个第一层的半导体材料和/或半导体材料的组成不同于先前超晶格结构中的(每个半导体层对的)每个第一层的半导体材料和/或半导体材料的组成；和/或(ii)(每个半导体层对的)每个第二层的半导体材料和/或半导体材料的组成不同于先前超晶格结构中的(每个半导体层对的)每个第二层的半导体材料和/或半导体材料的组成。
多个超晶格结构的每个超晶格结构也将具有应变-厚度乘积，该应变-厚度乘积取决于超晶格结构的总厚度和超晶格结构的应变(并等于超晶格结构的总厚度和超晶格结构的应变的乘积)。超晶格结构的总厚度等于超晶格结构中的半导体层对的数量乘以超晶格结构的(每个)半导体层对的厚度。
每个超晶格结构的应变又将取决于在超晶格结构和在其上生长该超晶格结构的半导体层之间的晶格失配，并且等于该超晶格结构的每个半导体层对的应变。
在各种实施例中，多个超晶格结构被配置为使得该多个超晶格结构的每个超晶格结构的应变小于约2％。这再次确保了高晶体质量。
在各种实施例中，多个超晶格结构还被配置为使得多个超晶格结构的每个超晶格结构的应变-厚度乘积小于约0.8nm。如下文将进一步描述的，申请人已经认识到，超晶格结构的应变-厚度乘积超过这个值会导致缺陷产生。
多个超晶格结构还可以被配置为使得多个超晶格结构的每个超晶格结构的应变-厚度乘积大于约0.6nm。
在各种实施例中，多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构的应变-厚度乘积大于或等于在那个超晶格结构和基板之间的多个超晶格结构的一个或多个超晶格结构的应变-厚度乘积。换言之，多个超晶格结构被配置为使得从最靠近基板的(初始)超晶格结构开始并向最靠近一个或多个第一层的超晶格结构前进，每个超晶格结构的应变-厚度乘积大于或等于先前超晶格结构的应变-厚度乘积。
多个超晶格结构还可以被配置为使得一个或多个另外的超晶格结构中的至少一个超晶格结构的应变-厚度乘积大于初始超晶格结构的应变-厚度乘积。这意味着多个超晶格结构可以被配置为使得最靠近一个或多个第一层的超晶格结构的应变-厚度乘积大于最靠近基板的(初始)超晶格结构的应变-厚度乘积。
在各种实施例中，多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构的应变-厚度乘积大于先前的一个或多个超晶格结构的应变-厚度乘积。换言之，在各种实施例中，多个超晶格结构被配置为使得从最靠近基板的(初始)超晶格结构开始并向最靠近一个或多个第一半导体层的(最终)超晶格结构移动，每个超晶格结构的应变-厚度乘积大于(所有的)先前的一个或多个超晶格结构的应变-厚度乘积。也就是说，多个超晶格结构的相邻的超晶格结构被配置为使得在最靠近一个或多个第一层的相邻超晶格结构的超晶格结构中的应变-厚度乘积更大。
如下文将更详细描述的，申请人已经发现，以这种方式增加超晶格结构的应变-厚度乘积具有增强多个超晶格结构的过滤效果的作用。因此，该结构的使用可以形成高结晶质量的半导体层。
超晶格结构的应变-厚度乘积可以以任何合适的方式在多个超晶格结构的相邻超晶格结构之间增加。
在各种特定的实施例中，在相邻的超晶格结构之间增加超晶格结构的应变和超晶格结构的厚度中的一个或两个。
因此，在各种实施例中，多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构的厚度和/或应变大于或等于在那个超晶格结构和基板之间的多个超晶格结构的一个或多个超晶格结构的厚度和/或应变，并且多个超晶格结构被配置为使得一个或多个另外的超晶格结构中的至少一个超晶格结构的厚度和/或应变大于初始超晶格结构的厚度和/或应变。
在各种实施例中，多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构的厚度和/或应变大于先前的一个或多超晶格结构的厚度和/或应变。
通过增加在相邻超晶格结构之间的每个半导体层对的厚度，可以增加在每个超晶格结构之间的超晶格结构厚度。
还可以通过增加在相邻超晶格结构之间的每个超晶格结构中的半导体层对的重复数量来增加在每个超晶格结构之间的超晶格结构厚度。然而，在各种特定的实施例中，每个超晶格结构中的半导体层对的重复数量在相邻的超晶格结构之间是恒定的或减少的(并且依赖于相邻超晶格结构之间的应变和/或半导体层对厚度的增加来增加相邻超晶格结构之间的应变-厚度乘积)。
因此，在各种实施例中，多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构中的重复数量小于或等于在那个超晶格结构和基板之间的多个超晶格结构中的重复数量。多个超晶格结构可以被配置为使得一个或多个另外的超晶格结构中的至少一个超晶格结构的重复数量小于初始超晶格结构中的重复数量。
在各种实施例中，多个超晶格结构被配置为使得一个或多个另外的超晶格结构的每个超晶格结构中的重复数量大于先前的一个或多个超晶格结构中的重复数量。
通过以上述方式改变在每个超晶格结构之间的半导体层对应变，可以增加在每个超晶格结构之间的超晶格应变。
半导体结构应该(并且在各种实施例中确实)包括半导体异质结构，该半导体异质结构包括上文描述的层。因此，该半导体结构可以包括多个半导体层(即一起外延生长)，该多个半导体层包括上文描述的层。
该半导体结构可以形成半导体装置的一部分。因此，根据另一个方面，提供了一种包括上文描述的半导体结构的半导体装置。根据另一个方面，提供了一种形成半导体装置的方法，该方法包括形成上文描述的半导体结构。
半导体装置可以包括一个或多个第二半导体层，诸如一个或多个III-V族化合物半导体层，该III-V族化合物半导体层可以(直接)相邻于(生长在)一个或多个第一半导体层。该一个或多个第二层可以包括半导体装置的一个或多个有源层。如上所述，由于一个或多个第一(外延)层将具有特别低的缺陷密度，因此一个或多个第二有源层也将具有高的结晶质量，从而改善半导体装置的操作。
半导体装置可以是任何合适的装置，诸如发射装置(例如发光二极管(LED)、二极管激光器、竖直腔面发射激光器(VCSEL)等)、光检测装置(诸如检测器(例如光电检测器等))和/或电子装置(例如晶体管、存储器等)。
在半导体装置包括发光装置或光检测装置的情况下，半导体装置可以对任何合适范围的光敏感和/或发射任何合适范围的光，该合适范围诸如例如中红外范围(约2至5μm)。
附图说明
现在将仅通过示例并参考以下附图的方式更详细地描述本公开的某些优选的实施例，其中：
图1是生长在Si晶片上的两步式GaSb缓冲层的表示；
图2是随着层厚度变化的错和应变(misfit strain)的图示；
图3是根据各种实施例的AISb/GaSb的DFSL结构的示意图；
图4是图3的结构的第一超晶格的AlSb层和GaSb/AISb层对的应变-厚度特性的示意图；
图5是图3的结构的第一GaSb/AISb超晶格的应变-厚度特性的示意图；
图6是图3的结构的AlSb层、AISb/GaSb层对和第二位错过滤结构的总超晶格的应变-厚度特性的示意图；
图7是图3的结构的AlSb层、GaSb/AISb层对和第三和第四位错过滤结构的总超晶格的应变-厚度特性的示意图；
图8是图3的结构的AlSb层、AISb/GaSb层对和所有AISb/GaSb位错过滤结构的SL的应变-厚度特性的图形表示；
图9是根据各种实施例的InAs/AISb的DFSL结构的示意图；
图10是图9的结构的AlSb层、InAs/AISb层对和四个InAs/AISb位错过滤结构中的每个位错过滤结构的超晶格的应变-厚度特性的图形表示；
图11是根据各种实施例的GaSb/Ga0.8In0.2Sb的DFSL结构的示意图；
图12是图11的结构的Ga0.8In0.2Sb层、GaSb/Ga0.8In0.2Sb层对和四个GaSb/Ga0.8In0.2Sb超晶格的应变-厚度特性的图形表示；
图13是根据各种实施例的GaSb/GaxIn(1-x)Sb的DFSL结构的示意图；和
图14是图13的结构的不同的GaxIn(1-x)Sb层、GaSb/GaxIn(1-x)Sb层对和四个GaSb/GaxIn(1-x)Sb超晶格的应变-厚度特性的图形表示。
具体实施方式
与底层的基板具有高晶格失配的薄膜的异质外延生长会导致螺旋位错的形成，这会恶化外延层的结晶质量并阻碍电气装置的性能。
例如，在诸如硅(Si)的IV族晶片上直接集成锑化镓(GaSb)，是对于降低制造成本和开发完全集成的片上实验室中红外(MIR)Si光子电路的有吸引力的根源。然而，大的晶格失配(约12％)是具有挑战性的，并且直接外延生长会导致大密度(≥1010cm-2)的螺旋位错和平面缺陷。
据报道，使用薄的锑化铝(AlSb)成核层在Si晶片上生长GaSb能够通过形成界面错和位错(IMF)阵列的网络来限制界面处的位错。然而，外延层中仍然存在大量的缺陷，这些缺陷从外延层的下部传播到顶部，得到109cm-2数量级的表面位错密度。对于集成在Si上的GaSb，该值比估计的约105cm-2的缺陷极限高约四个数量级。
各种实施例提供了使用一系列的经应变的位错过滤在失配的基板上生长高结晶质量的外延层的新的方法。位错过滤层作为阻挡螺旋位错竖直传播的阻隔层，导致106cm-2数量级的表面缺陷密度。
关于在Si上的高质量GaSb的异质外延集成的先前工作是基于使用17个单层(ML)的薄AlSb IMF成核层和双温度步骤生长程序在4度切割Si晶片上生长厚的GaSb层。定向错误的Si晶片的使用抑制了诸如反相域(APD)的平面缺陷的形成。
图1是两步式GaSb缓冲层的表示。两步式生长技术包括使用487℃的生长温度沉积1.5μm厚的GaSb层，接着生长另一个500nm的GaSb，同时逐渐提高生长温度至515℃。
这个程序显著改善了层的质量，得到2×108cm-2数量级的表面位错密度。然后，基于应用和例如所期望的操作波长，可以在缓冲层的顶部上生长各种锑化物基半导体材料体系。
最初，位错密度预计会随着缓冲层厚度的增加而降低。这是由于当螺旋位错接近相互作用在能量上有利的区域时的螺旋位错之间的反应。然而，以前的报告表明，对于缓冲层的厚度的不断递增变化，两个位错位于同一相互作用区域的概率显著降低。因此，使用简单的缓冲层将位错密度降低到低于108cm-2的数量级是不太可能的。
因此，已经认识到，包括交替半导体经应变的层的位错过滤超晶格(SL)的横向过度生长对于进一步减少到达结构表面和/或装置的有源区的螺旋位错的数量很重要。附加的界面错和应变促进了螺旋位错的移动和滑行，这触发了缺陷重组。这被认为是实现106cm-2或更低的数量级的缺陷密度的主要方法，与仅使用厚缓冲层的可行方法相比，大大降低了缺陷密度。
经应变的层位错过滤结构通常包括由垫板层隔开的多个超晶格。每个超晶格包括一对层(层对)，厚度为h1的层1和厚度为h2的层2，重复t次，其中t＝1、2、3等。可以在每个超晶格结构之后生长垫板层，以帮助缓解由底层超晶格的交替经应变的层引入的总残余应变。超晶格优于本体经应变的层的关键优点是界面错和应变值显著低于在与基板的界面处存在的界面错和应变值，并且可以重复使用；从而提高了位错阻挡的有效性。
在交替材料的层之间产生的界面错和应变可以用于迫使螺旋位错的移动和弯曲。高达1.5至2％的错和应变可以通过外延层的均匀弹性应变来适应。然而，如果在外延生长期间引入的应变足够大，或者如果外延层超过了临界厚度，则可能产生另外的缺陷或开始通过滑行来移动，以缓解应变。
临界厚度的概念是由以下马修斯方程描述的：
Figure BDA0004000897120000141
其中ε为错和应变，hc为临界厚度，λ为在滑移方向和垂直于滑移面和表面的交点的层平面的方向之间的角度，b为伯格矢量的幅值，ν为泊松比，并且θ为在位错线和其伯格矢量之间的角度。
该层的错和应变由以下等式给出：
Figure BDA0004000897120000142
其中αi为该层的晶格常数，αs为超晶格的基板、缓冲层或垫板层的晶格常数。
通常，该层的厚度显著低于底层的厚材料层(基板、缓冲层或垫板层)。对于生长在(001)膜平面上的膜，假定具有
Figure BDA0004000897120000143
型的伯格矢量的位错。伯格矢量的幅值由以下等式给出：
Figure BDA0004000897120000144
对于锑化物(Sb)材料(GaSb、InAs、AlSb二元及其合金)，也被称为
Figure BDA0004000897120000151
III-V族半导体，假定平均晶格常数为
Figure BDA0004000897120000152
泊松比为ν约0.33。当
Figure BDA0004000897120000153
和
Figure BDA0004000897120000154
时，伯格矢量的幅值约为0.43nm。对于砷化物(As)、氮化物(N)和磷化物(P)材料，晶格常数、泊松比和伯格向量应该相应地改变。
对于生长在(001)膜上的
Figure BDA0004000897120000155
半导体外延层，根据等式(1)预测的临界厚度如图2所示。
图2是随着层厚度变化的错和应变的图示。实线示出了锑化物半导体的临界厚度随预测的错和应变的变化。
一般地，对于应变-厚度特性低于马修斯极限(黑线)的层，弹性应变小于形成缺陷所需的应变，并且新的螺旋位错不会自发前进。因此，预计对于位于低于和高达临界厚度线的ε·h，弹性错和应变很容易通过层的塑性变形来调节。然而，对于低于该极限的超晶格层，由于位错弯曲或相互作用，仍有可能阻挡预先存在的位错。
增加层厚远超过临界值会导致缺陷产生以适应错和应变。然而，一些报告表明，即使对于比由马修斯模型计算出的临界值高20％的应变-厚度乘积，也不会产生新的位错。
因此，可以使用合适的生长条件来生长超过临界层厚度的外延层。在各种实施例中，将由马修斯模型预测的值作为确定确保不产生缺陷的最小临界厚度值。
最终，当远超过临界厚度时，位错的产生变得非常活跃。最初，应变松弛和缺陷产生是缓慢的。然而，对于远大于临界值的厚度，有效应变足以使位错的密度呈指数增长，直到有效应变大大降低。为了激活这种缺陷倍增机制，该层的厚度必须足够厚，以便产生位错环或圈。因此，需要几倍于临界厚度的层厚度。
各种实施例使用ε·h为约0.8nm的位错倍增极限(由图2中的点划线所示)。如果将层的应变-厚度特性置于图2的点划线之上，则会激活更多的位错源，并显著增加位错密度。换言之，对于高于0.8nm的应变-厚度乘积值来说，位错倍增被激活。
对于应变-厚度特性低于并尽可能接近ε·h＝0.8nm极限线的经应变的层，可以获得具有低的缺陷密度的高质量层。
基于上述考虑，可以看出，应变-厚度乘积在应变弛豫机制中提供了重要的作用，并且可以用作设计有效位错过滤超晶格的重要参数。主要目标是尽可能有效地去除螺旋位错，同时不产生新的来源或倍增。
根据各种实施例，提供以下设计规则以能够形成有效的位错过滤(DFSL)结构。
(i)前面提出的马修斯条件(等式1)被定义为厚度极限，该厚度极限完全确保在生长经应变的外延层时抑制缺陷产生，同时允许界面处的缺陷弯曲。因此，层的各自的厚度(hi，其中，i＝1或2)应该低于对应的马修斯临界厚度。使用等式2计算层的错和应变。
(ii)每个超晶格(SL)包括层对的几个重复。假设该层对作为具有厚度的单层：
hpl＝h1+h2 (4)。
层对的应变可以用以下等式来计算：
Figure BDA0004000897120000161
其中αi，i＝1或2，是半导体层的晶格常数。对于计算出的应变，层对的厚度hpl也必须遵循马修斯模型。
(iii)为了避免显著增加总应变εpl，这可能导致非相干的经应变的层的生长，层对的应变也应该低于2％。
(iv)当向结构的顶部移动时，对于每个SL结构，层对的应变-厚度乘积(εpl·hpl)应该增加。当向结构的顶部的SL移动时，通过增加层的应变(εi)和/或厚度(hi)，可以实现层对的更高的应变-厚度乘积值。
(v)位错过滤超晶格被认为表现为单层，其总厚度由下式给出：
hSL＝hpl×t (5)，
其中t是迭代次数，而SL应变将等于εpl。因此，选择迭代次数，使得超晶格的应变-厚度特性低于倍增极限，以避免缺陷的倍增。因此，每个SL的应变-厚度乘积应该低于0.8，即εSL·hSL<0.8nm。
(vi)应该选择每个SL的总厚度和迭代次数，使得SL的应变-厚度乘积(εSL·hSL)在向结构中的顶部SL移动时增加。
(vii)如果所有的SL都非常接近0.8nm极限，则结构中的总净应变可能过高，导致缺陷的产生。因此，仅过滤结构中顶部SL的应变-厚度特性应该更接近0.8nm极限。
一般地，预计向结构的上部移动时，位错密度由于前面的SL结构的阻挡效应而显著降低。因此，在位错之间的空间分隔将增加，从而降低缺陷相互作用的概率。
为了进一步增加通过界面对位错的扫除并增强位错的运动以促进位错的相交，从而减少它们的数量，在向结构的顶部进行时，使用更厚的层和/或更高的应变-厚度乘积。这也意味着hplSL1<hplSL2<…<hplSLn，并且εSL1·hSL1<εSL2·hSL2<…<εSLn·hSLn≤0.8nm，其中n＝1、2、3等。
值得注意的是，除了要求更厚的层和/或更高的应变-厚度乘积作为显著提高过滤器SL结构的有效性的手段外，使用具有最大εSL·hSL乘积值(εSL·hSL≈0.8nm)的几个超晶格将导致过滤器和整个结构/装备的故障。因此，在进行生长时，应变-厚度乘积逐渐增加是很重要的。
利用上述限制，可以使用不同的III-V族半导体材料体系(诸如GaSb/AlSb、InAs/AlSb和GaInSb/GaSb)来设计各种可能的位错过滤结构。
以下详细介绍根据各种实施例的四种Sb基的位错过滤结构的特性。
用于生长GaSb缓冲层的GaSb/AlSb位错过滤超晶格
首先，使用一系列具有可变厚度的GaSb和AlSb层提出了GaSb/AlSb位错过滤结构设计。生长在GaSb上的AlSb层的错和应变等于0.649％，这是使用以下的等式(等式2)计算的：
Figure BDA0004000897120000171
其中αAlSb＝0.61355nm，αGaSb＝0.609593nm，分别为AlSb和GaSb的晶格常数。
应变显著低于2％，使得可以在GaSb上弹性地生长薄的AlSb层。根据马修斯临界厚度规则，对于0.649％的应变，可以避免产生缺陷的临界厚度hc约为20nm。
遵循前面描述的规则，GaSb/AlSb位错过滤结构设计包括四个SL，每个SL具有不同的AlSb、GaSb和总SL厚度。如图3所示，对于每个相邻的超晶格，层的厚度和SL的应变-厚度乘积都会增加。
表I概述了结构中使用的四个GaSb/AlSb超晶格的特性。
表I：包括四个单个超晶格的GaSb/AlSb位错过滤超晶格结构的应变和厚度特性。
Figure BDA0004000897120000172
基于表I提出的结果，这四个超晶格满足上述规则。更详细地：
(i)SL1：GaSb 10nm/AlSb 10nm，10次迭代。
AlSb层的厚度为hAlSb＝10nm，而GaSb/AlSb层对的总厚度为：
hlp＝hAlSb+hGaSb＝10+10＝20nm。
AlSb层和GaSb/AlSb层对的应变值为：
Figure BDA0004000897120000181
和
Figure BDA0004000897120000182
它们二者显著低于2％。
AlSb层和GaSb/AlSb层对的应变-厚度乘积分别为εAlSb·hAlSb＝0.0649nm，εlp·hlp＝0.065nm。
AlSb层的厚度和GaSb/AlSb层对的总厚度(0.325％的错和应变)也低于对应的马修斯临界厚度。
图4示出了第一GaSb/AlSb超晶格结构的AlSb层和GaSb/AlSb层对的应变-厚度特性的图示。
为了构建第一SL结构，AlSb/GaSb层对重复了10次，导致总的SL厚度为hSL＝hlp·10＝200nm，应变为εSL＝0.00325→0.325％<2％。SL的总应变-厚度乘积为εSL·hSL＝0.6496nm，这显著低于0.8nm的倍增极限。
图5是包括10次迭代的第一GaSb/AlSb超晶格的应变-厚度特性的示意图。如图5所示，SL的应变-厚度特性位于理论倍增线以下。
(ii)SL2：GaSb 10nm/AlSb 11nm，10次迭代。
遵循对SL1描述的相同程序，AlSb层、GaSb(10nm)/AlSb(11nm)层对和第二AlSb/GaSb(10次迭代)超晶格的应变-厚度特性在图6中示出。
(iii)对于第三GaSb 11nm/AlSb 13nm(9次迭代)和第四SL：GaSb 14nm/AlSb 15nm(8次迭代)超晶格，重复相同程序。这两个超晶格的应变-厚度特性在图7中示出。
图8综述了所有四个GaSb/AlSb位错过滤超晶格获得的应变-厚度特性数据点，这些超晶格满足上述的设计规则。方形、点形和三角形分别代表AlSb层、不同的AlSb/GaSb层对和SL所获得的特性。
当向结构的顶部移动时，AlSb层和GaSb/AlSb层对的厚度增加，而应变(εAlSb，εlp)保持低于2％。对于所有四个过滤结构，AlSb层和GaSb/AlSb层对的应变-厚度特性位于马修斯临界条件线以下。因此，界面应该表现出增强的缺陷阻挡效应，同时避免了由于高应变而导致的螺旋位错的再生。
此外，当从第一结构移动到第四种结构时，四个超晶格的总应变-厚度乘积值增加。需要注意的是，在每种情况下，SL的应变-厚度特性位于ε·h＝0.8nm的极限线以下，以避免位错的倍增。
用于生长InAs缓冲的InAs/AlSb位错过滤超晶格
使用等式2计算生长在InAs上的AlSb层的错和应变。
Figure BDA0004000897120000191
其中αAlSb＝0.61355nm和αInAs＝0.60583nm，分别为AlSb和InAs的晶格常数。计算出的应变等于1.274％，显著低于2％。遵循马修斯的临界厚度规则，生长在InAs上的AlSb的临界厚度约为9nm。
如图9所示，InAs/AlSb位错过滤结构设计包括四个SL，每个SL具有不同的AlSb、InAs和总SL厚度。
表II综述了InAs/AlSb过滤结构的四个超晶格的特性。
表II：由四个单个超晶格组成的InAs/AlSb位错过滤超晶格结构的应变和厚度特性。
Figure BDA0004000897120000192
如表II所示，InAs/AlSb超晶格满足上述的规则。
图10综述了该结构的四个InAs/AlSb超晶格获得的应变-厚度特性。当向结构的顶部移动时，AlSb层和InAs/AlSb层对的厚度增加，而层对的应变低于2％。
AlSb层和每个InAs/AlSb层对的应变-厚度特性位于所有四个过滤结构的马修斯临界厚度条件线以下。
在向结构的顶部移动时，四个InAs/AlSb超晶格的总应变-厚度乘积值增加。此外，SL的应变-厚度特性位于ε·h＝0.8nm的位错倍增极限线以下，并尽可能地接近。
GaSb/GaInSb位错过滤超晶格：情况A
根据这个实施例，当向顶部SL结构移动时，GaInSb层的厚度会增加，同时保持GaInSb层的组成和应变稳定。
GaInSb层中的Ga含量为80％。Ga0.8In0.2Sb的晶格常数是使用以下的等式根据Vegard定律计算的：
Figure BDA0004000897120000202
其中x＝0.8，1-x＝0.2，αGaSb＝0.609593nm，αInSb＝0.6479nm。
Figure BDA0004000897120000203
因此，使用等式2计算出的错和应变是εGa0.8In0.2Sb＝1.2568％。生长在GaSb上的Ga0.8In0.2Sb层的马修斯临界厚度约为9nm。
如图11所示，GaSb/Ga0.8In0.2Sb位错过滤结构设计包括不同厚度的GaSb和Ga0.8In0.2Sb层以及GaSb/Ga0.8In0.2Sb层对。
表III综述了GaSb/Ga0.8In0.2Sb超晶格的特性。
表III：包括四个单个超晶格的GaSb/Ga0.8In0.2Sb位错过滤超晶格结构的应变和厚度特性。
Figure BDA0004000897120000201
对于上述GaSb/AlSb和InAs/AlSb DFSL结构，GaSb/Ga0.8In0.2Sb超晶格的应变-厚度特性满足上述的设计规则。
如图12所示，对于所有四个过滤结构的Ga0.8In0.2Sb层和GaSb/Ga0.8In0.2Sb层对的应变-厚度特性位于马修斯临界厚度线以下，而GaSb/Ga0.8In0.2Sb SL的应变-厚度特性位于ε·h＝0.8nm位错倍增极限线以下。
GaSb/GaInSb位错过滤超晶格：情况B
根据该实施例，当向过滤结构的顶部移动时，GaInSb层的厚度和/或应变(组成)会增加，以提高过滤效果。
到目前为止，对于上文介绍的所有三种位错过滤设计，应变-厚度乘积的增加是通过使用更厚的层来实现的。然而，对于三元、四元等III-V族半导体合金，可以通过改变材料组成而不仅是改变层的厚度来增加应变和应变-厚度乘积。
因此，替代的GaSb/GaxIn1-xSb DFSL结构被设计包括不同厚度和组成的GaxIn(1-x)Sb层。如表III所示，GaxIn1-xSb层使用三种不同的组成，即Ga0.85In0.15Sb、Ga0.82In0.18Sb和Ga0.8In0.2Sb。
分别使用等式6和3计算这三种类型的晶格常数和应变，结果如下：
αGa0.85In0.15Sb＝0.615339nm,εGa0.85In0.15Sb＝0.9426％→hcGa0.85In0.15Sb≈13nm
αGa0.82In0.18Sb＝0.616488nm,εGa0.82In0.18Sb＝1.1311％→hcGa0.82In0.18Sb≈10nm
αGa0.80In0.20Sb＝0.617254nm,εGa0.80In0.20Sb＝1.257％→hcGa0.80In0.20Sb≈9nm
使用马修斯规则计算出αGa0.85In0.15Sb、αGa0.82In0.18Sb和αGa0.80In0.20Sb的临界厚度值分别为hcSL1≈13nm、hcSL2和SL3≈10nm和hcSL4≈9nm。
如图13所示，位错过滤结构包括四个GaSb/GaxIn(1-x)Sb SL和不同厚度以及组分(GaSb、Ga0.85In0.15Sb、Ga0.82In0.18Sb和Ga0.8In0.2Sb)的GaInSb层。表IV综述了该结构的应变-厚度特性。
如图14所示，对于所有四种过滤结构，不同的GaxIn(1-x)Sb层和GaSb/GaxIn(1-x)Sb层对的应变-厚度特性位于马修线以下，而GaSb/GaxIn(1-x)Sb SL的应变-厚度特性则位于ε·h＝0.8nm位错倍增线以下。
表IV：包括四个单个超晶格的GaSb/GaxIn(1-x)Sb位错过滤超晶格结构的组成、应变和厚度特性。
Figure BDA0004000897120000221
上述的位错过滤结构可以用作高级缓冲层，以使各种半导体电气装置(诸如发光二极管、二极管激光器、竖直腔面发射激光器(VCSEL)、探测器阵列、晶体管和存储器)能够直接集成在大型和低成本的晶片上，诸如GaAs和Si。
在Si的情况下，这为Si光子应用的化合物半导体的集成开辟了可能性。根据装置的有源区，操作波长可能在很宽的电磁波谱范围内进行调谐。对于GaSb材料来说，这包括1.3至15μm的范围，也包括2至5μm的中红外光谱区。
基于上述的设计规则生长了GaSb/AlSb DFSL结构，得到106cm-2数量级的表面位错密度。对于集成在Si上的Sb基材料来说，该值是迄今为止报告的最低值。
各种其他的材料组合可以用于设计具有增加的应变和/或应变-厚度乘积的有效位错过滤结构，诸如InAsSb/InAs、GaInAsSb/GaSb、GaSb/GaAs、GaAsP/GaAs、InP/InAsP等。
对于三元或更高阶的合金，当向结构的顶部移动时，可以通过改变层的组成和增加层的厚度来增加应变和/或应变-厚度的乘积。然而，由于合金组分对温度和生长速度的变化非常敏感，据信与仅包括二元III-V族半导体层的过滤结构相比，在这种过滤器中插入应变的控制将更加困难。
根据材料体系和起始缺陷密度的不同，可以使用许多位错过滤结构来产生有效的过滤结构。然而，应该注意的是，使用非常高数量的超晶格重复数量是不实际的，因为结构中的净应变会太高，导致缺陷或裂纹产生。此外，由此产生的缓冲层将太厚且制造成本高。
此外，位于过滤器之间的缓冲层可以具有各种厚度，这取决于底层过滤结构的类型和净应变。
在各种晶格失配体系(诸如GaAs/Si、GaAs/Ge、GaP/Si、InAs/Si、GaN/Si等)中，都观察到高数量级的缺陷密度。为了减少到达外延层表面的螺旋位错的数量，本文中提出的位错过滤设计规则可以用于为所有这些晶格失配体系产生相容的位错过滤结构。
在诸如GaN/Si和GaP/Si界面处存在的拉伸应变需要仔细注意，因为高应变会导致裂缝的产生，从而干扰位错过滤机制。还需要注意的是，在这类体系中，螺旋位错的反应会导致固定位错的形成，这使得有效的位错过滤结构的设计更加困难。
此外，一般地，III-V族半导体的集成可以使用各种生长技术，诸如分子束外延(MBE)和金属有机物气相外延(MOCVD)。MBE被认为是生长高结晶质量的位错过滤的最佳选择之一，因为它能够精确地且准确地控制超晶格的层的组成和厚度。另一方面，MOCVD是大批量应用的首选。
可以理解的是，各种实施例提供了包括半导体基板和一个或多个失配的外延层的半导体装置。一系列经应变的超晶格位错过滤层用于移除在基板和外延层之间的晶格失配产生的螺旋位错。
超晶格位错过滤层被设计使得每个SL的应变-厚度乘积低于0.8nm。层对的应变-厚度乘积向SL结构的顶部增加。当向结构的顶部移动时，层的厚度和/或应变增加。增加层的应变可以通过改变材料组成来实现。可以通过二元、三元或高阶化合物半导体合金的选择来控制超晶格过滤结构的应变-厚度乘积。

Claims (15)

1.一种半导体结构，包括：
基板；
一个或多个第一半导体层；和
在所述基板和所述一个或多个第一层之间的多个超晶格结构，其中所述多个超晶格结构包括初始超晶格结构以及在所述初始超晶格结构和所述一个或多个第一层之间的一个或多个另外的超晶格结构；
其中所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变-厚度乘积大于或等于在那个超晶格结构和所述基板之间的所述多个超晶格结构的一个或多个超晶格结构中的半导体层对的应变-厚度乘积；和
其中所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构中的至少一个超晶格结构的半导体层对的应变-厚度乘积大于在所述初始超晶格结构中的半导体层对的应变-厚度乘积。
2.根据权利要求1所述的半导体结构，其中所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变-厚度乘积大于在那个超晶格结构和所述基板之间的所述多个超晶格结构的一个或多个超晶格结构中的半导体层对的应变-厚度乘积。
3.根据权利要求1或2所述的半导体结构，其中所述多个超晶格结构被配置为使得所述多个超晶格结构中的每个超晶格结构中的每个半导体层和/或层对的所述应变-厚度乘积小于由等式1定义的极限。
4.根据权利要求1、2或3所述的半导体结构，其中：
所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的厚度大于或等于在那个超晶格结构和所述基板之间的所述多个超晶格结构的一个或多个超晶格结构中的半导体层对的厚度；和
所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构中的至少一个超晶格结构的半导体层对的厚度大于所述初始超晶格结构中的半导体层对的厚度。
5.根据前述权利要求中任一项所述的半导体结构，其中：
所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变大于或等于在那个超晶格结构和所述基板之间的所述多个超晶格结构的一个或多个超晶格结构中的半导体层对的应变；和
所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构中的至少一个超晶格结构中的半导体层对的应变大于所述初始超晶格结构中的半导体层对的应变。
6.根据权利要求5所述的半导体结构，其中：
每个半导体层对包括第一半导体层和第二半导体层；和
所述多个超晶格结构被配置为使得所述多个超晶格结构的一个或多个超晶格结构的每个第一层的半导体材料和/或半导体材料的组成不同于所述多个超晶格结构中的一个或多个其他超晶格结构的每个第一层的半导体材料和/或半导体材料的组成；和/或
所述多个超晶格结构被配置为使得所述多个超晶格结构的一个或多个超晶格结构的每个第二层的半导体材料和/或半导体材料的组成不同于所述多个超晶格结构的一个或多个其他超晶格结构的每个第二层的半导体材料和/或半导体材料的组成。
7.根据前述权利要求中任一项所述的半导体结构，其中所述多个超晶格结构被配置为使得所述多个超晶格结构的每个超晶格结构的应变-厚度乘积小于约0.8nm。
8.根据前述权利要求中任一项所述的半导体结构，其中：
所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构的每个超晶格结构的应变-厚度乘积大于或等于在那个超晶格结构和所述基板之间的所述多个超晶格结构的一个或多个超晶格结构的应变-厚度乘积；和
所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构中的至少一个超晶格结构的应变-厚度乘积大于所述初始超晶格结构的应变-厚度乘积。
9.根据前述权利要求中任一项所述的半导体装置，其中：
所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构的每个超晶格结构中的重复数量小于或等于在那个超晶格结构和所述基板之间的所述多个超晶格结构的一个或多个超晶格结构中的重复数量；和
所述多个超晶格结构被配置为使得所述一个或多个另外的超晶格结构中的至少一个超晶格结构中的重复数量小于所述初始超晶格结构中的重复数量。
10.根据前述权利要求中任一项所述的半导体装置，其中所述一个或多个第一层的所述半导体材料的晶格常数不同于所述基板的所述半导体材料的晶格常数。
11.根据前述权利要求中任一项所述的半导体装置，其中所述基板由硅(Si)、锗(Ge)或砷化镓(GaAs)形成。
12.根据前述权利要求中任一项所述的半导体装置，其中所述一个或多个第一层由一种或多种III-V族化合物半导体材料形成，所述III-V族化合物半导体材料诸如为锑化镓(GaSb)、砷化镓(GaAs)、磷化镓(GaP)、氮化镓(GaN)、锑砷化镓(GaAsSb)、锑化铟镓(GaInSb)、磷砷化镓(GaAsP)、锑砷化铟镓(GaInAsSb)、砷化铟(InAs)、磷化铟(InP)、锑砷化铟(InAsSb)、锑化铝(AlSb)或锑化铟铝(AlInSb)。
13.一种包括前述权利要求中任一项所述的半导体结构的半导体装置。
14.根据权利要求13所述的半导体装置，其中所述半导体装置包括发光装置、检测装置和/或电子装置。
15.一种形成半导体结构的方法，所述方法包括：
在基板上形成初始半导体层组；和
在所述初始半导体层组上形成一个或多个第一半导体层；
其中形成所述初始半导体层组包括形成多个超晶格结构，所述多个超晶格结构包括初始超晶格结构和一个或多个另外的超晶格结构；
其中形成所述多个超晶格结构包括形成所述多个超晶格结构，使得所述一个或多个另外的超晶格结构的每个超晶格结构中的半导体层对的应变-厚度乘积大于或等于在那个超晶格结构和所述基板之间的一个或多个超晶格结构中的半导体层对的应变-厚度乘积；和
其中形成所述多个超晶格结构包括形成所述多个超晶格结构，使得所述一个或多个另外的超晶格结构中的至少一个超晶格结构中的半导体层对的应变-厚度乘积大于所述初始超晶格结构中的半导体层对的应变-厚度乘积。
CN202180043051.0A 2020-06-15 2021-06-15 半导体结构 Pending CN115699257A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB2009043.7A GB202009043D0 (en) 2020-06-15 2020-06-15 Semiconductor structures
GB2009043.7 2020-06-15
PCT/GB2021/051485 WO2021255426A1 (en) 2020-06-15 2021-06-15 Semiconductor structures

Publications (1)

Publication Number Publication Date
CN115699257A true CN115699257A (zh) 2023-02-03

Family

ID=71835722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180043051.0A Pending CN115699257A (zh) 2020-06-15 2021-06-15 半导体结构

Country Status (5)

Country Link
US (1) US20230137608A1 (zh)
EP (1) EP4165681A1 (zh)
CN (1) CN115699257A (zh)
GB (1) GB202009043D0 (zh)
WO (1) WO2021255426A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117476797B (zh) * 2023-12-27 2024-03-29 中山大学 一种多结太阳电池及其制备方法和应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
CN102859653A (zh) * 2010-04-28 2013-01-02 日本碍子株式会社 外延基板以及外延基板的制造方法
EP2565928A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JPWO2013125126A1 (ja) * 2012-02-23 2015-07-30 日本碍子株式会社 半導体素子および半導体素子の製造方法
US8872308B2 (en) * 2013-02-20 2014-10-28 Translucent, Inc. AlN cap grown on GaN/REO/silicon substrate structure

Also Published As

Publication number Publication date
US20230137608A1 (en) 2023-05-04
GB202009043D0 (en) 2020-07-29
WO2021255426A1 (en) 2021-12-23
EP4165681A1 (en) 2023-04-19

Similar Documents

Publication Publication Date Title
US7633083B2 (en) Metamorphic buffer on small lattice constant substrates
Yang et al. High-Performance $\hbox {In} _ {0.5}\hbox {Ga} _ {0.5}\hbox {As/GaAs} $ Quantum-Dot Lasers on Silicon With Multiple-Layer Quantum-Dot Dislocation Filters
US6784074B2 (en) Defect-free semiconductor templates for epitaxial growth and method of making same
US8410523B2 (en) Misfit dislocation forming interfacial self-assembly for growth of highly-mismatched III-SB alloys
US7432175B2 (en) Quantum dots nucleation layer of lattice mismatched epitaxy
JP2740029B2 (ja) 半導体ヘテロ構造
CN102610719A (zh) 变质基板体系、其制备方法以及iii-氮化物半导体器件
US20220006264A1 (en) Semiconductor device and fabrication method
US20070160100A1 (en) Misfit dislocation forming interfacial self-assembly for growth of highly-mismatched III-Sb alloys
US9368677B2 (en) Selective layer disordering in III-nitrides with a capping layer
US8879595B2 (en) Quantum cascade structures on metamorphic buffer layer structures
CN115699257A (zh) 半导体结构
KR100377498B1 (ko) 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
US8890113B2 (en) Optoelectronic device with a wide bandgap and method of making same
US20230051827A1 (en) Semiconductor Structures
JP4769094B2 (ja) 半導体装置及びその製造方法
JP3782328B2 (ja) 半導体装置
JP2002084042A (ja) 量子ドット構造体及びそれを有する半導体デバイス装置
CN215185003U (zh) 量子阱结构、芯片及激光器
Hayashi et al. Flip‐chip bonding and fabrication of well‐ordered nanocolumn arrays on sputter‐deposited AlN/Si (111) substrate
CN112636179A (zh) 量子阱结构、芯片加工方法、芯片及激光器
US20180233624A1 (en) Three-dimensional semiconductor nanoheterostructure and method of making same
Ghazai et al. Structural and optical properties of Si-doped Al0. 08In0. 08Ga0. 84N thin films grown on different substrates for optoelectronic devices
US20210218230A1 (en) Quantum dot lasers and methods for making the same
Naniwae et al. CONTROL OF SEMICONDUCTOR INTERFACES I. Ohdomari, M. Oshima and A. Hiraki (editors)© 1994 Elsevier Science BV All rights reserved.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination