CN115687216A - 一种基于lvds的spi信号板间传输电路 - Google Patents
一种基于lvds的spi信号板间传输电路 Download PDFInfo
- Publication number
- CN115687216A CN115687216A CN202211388773.2A CN202211388773A CN115687216A CN 115687216 A CN115687216 A CN 115687216A CN 202211388773 A CN202211388773 A CN 202211388773A CN 115687216 A CN115687216 A CN 115687216A
- Authority
- CN
- China
- Prior art keywords
- signal
- lvds
- spi
- module
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种基于LVDS的SPI信号板间传输电路,信号转换模块与SPI信号产生设备和阻抗变换模块连接,接收SPI信号产生设备的SPI单端信号,将其转化为LVDS差分信号输出;或者接收阻抗变换模块的LVDS差分信号,将其转化为SPI单端信号输出;阻抗变换模块处于信号转换模块与对外接口模块之间,用于变换从信号转换模块中引出的LVDS信号路径的阻抗,变换后LVDS信号路径的阻抗和对外接口模块的阻抗相同;对外接口模块向PCB板外输出或从PCB板外输入LVDS信号和信号转换模块中需要用到的控制信号。本发明在板间通信的任意方向上,均可以使用SPI设备支持的最大速率进行SPI通信,对于某些设备而言,在某一方向上的通信速率可以提高5‑6倍。
Description
技术领域
本发明属于数据传输技术领域,尤其涉及一种基于LVDS的SPI信号板间传输电路。
背景技术
SPI是串行外设接口(Serial Peripheral Interface)的缩写,是一种高速全双工的同步通信总线。最初由摩托罗拉公司在其MC68HCXX系列处理器上定义,后被各种电子设备广泛使用。SPI的通信模型一般由主模块和从模块构成,两者之间通过4根信号线相连,分别是CLK(时钟信号线),CS(片选信号线),MISO(主模块收,从模块发信号线)和MOSI(主模块发,从模块收)。主模块要负责产生时钟信号及片选信号,从模块会根据主模块产生的时钟信号线的跳边沿采样或改变MISO和MOSI信号线上的电平状态,达到接收数据或发送数据的目的,因此SPI通信时是同步的。由于有MISO和MOSI两条信号线,所以对于主模块或从模块的任意一方,都可以同时进行数据的收发工作,因此SPI通信是全双工的。SPI的时钟频率可以达到40MHz以上,如果每个时钟周期都传输1bit数据,则SPI的数据传输速率可以达到40Mbps以上。SPI多在PCB(Printed Circuit Board,印制电路板)板内用于信号的高速传输,用于板间传输时易受干扰,传输速率和正确性都有所下降。
LVDS是低电压差分信号(Low-Voltage Differential Signaling)的缩写,美国IEEE(Institute of Electrical and Electronics Engineers,电气与电子工程师协会)在IEEEP1996.3和ANS/EIA/EIA-644这两个标准中对LVDS做了定义,标准推荐的最大传输速率可以达到655Mbps。它使用幅度差非常低的信号(约350mV)通过一对差分PCB走线或平衡电缆传输数据。由于LVDS信号采用恒流源模式进行驱动,因此产生的噪声和小号的功率都很小,同时,采用差分方式进行数据传输,一方面可以有效防止共模噪声对传输信号的干扰,另一方面,由于差分信号的极性相反,对外辐射的电磁场可以相互抵消,有效减小了传输线对外的电磁干扰。
通过LVDS转换芯片(可以收发LVDS信号的芯片)可以将SPI的4根信号线(均为单端信号线)转为符合LVDS标准的差分信号,利用LVDS信号传输速率快,抗干扰能力强的特点,在PCB板间以LVDS信号的形式进行SPI信号的传输,目前已有的实现方案中,申请公布号为CN 104796150 A的发明专利公开的方式中,在主模块端使用2片LVDS发芯片,2片LVDS收发芯片,在从模块端使用2片LVDS收芯片,2片LVDS收发芯片,通过这8片芯片之间的互连,实现LVDS信号之间的通信。在美国德州仪器(TI)公司公布的编号为TIDA-060017的设计方案中,在主模块端和从模块端都使用1片4路LVDS发芯片和1片4路LVDS收芯片,发芯片只使用其中3路,收芯片只使用其中1路,互连实现LVDS信号的通信。
上述两种方案的缺点在于,一方面,进行SPI通信时,SPI设备间主模块与从模块的角色关系已确定,即根据LVDS转换芯片的收发属性,SPI通信中主模块和从模块的相对关系无法更改。而对于某些电子设备或器件而言,作为SPI主模块和SPI从模块下可以支持的最高数据传输速率是不同的,因此不能够在主模块和从模块之间实现双向都使用设备可支持的最高数据传输速率进行通信。另一方面,现有方案的LVDS信号线在板板之间的连接器多使用排线等大端子,占用PCB面积,对于PCB板面积的减小和电子设备的小型化不利。
发明内容
本发明解决使用LVDS信号在板间传输SPI信号时,SPI设备主模块与从模块角色已被确定的问题,使得SPI设备作为主模块和从模块的角色可以相互转换。同时,采用新的板板间LVDS信号连接器,减小该连接器在PCB板上所占面积。
具体技术方案为一种基于LVDS的SPI信号板间传输电路,包括SPI信号产生设备,还包括信号转换模块、阻抗变换模块和对外接口模块,其中,
所述信号转换模块与SPI信号产生设备和阻抗变换模块连接,接收SPI信号产生设备的SPI单端信号,将其转化为LVDS差分信号输出;或者接收阻抗变换模块的LVDS差分信号,将其转化为SPI单端信号输出;
所述阻抗变换模块处于信号转换模块与对外接口模块之间,用于变换从信号转换模块中引出的LVDS信号路径的阻抗,变换后LVDS信号路径的阻抗和对外接口模块的阻抗相同;
所述对外接口模块向PCB板外输出或从PCB板外输入LVDS信号和信号转换模块中需要用到的控制信号。
优选地,所述信号转换模块包括4组LVDS信号收发模组。
优选地,所述LVDS信号收发模组包括安森美半导体公司的FIN1019芯片及其外围电阻电容,FIN1019芯片的DIN引脚和ROUT引脚分别用于接收和发送SPI单端信号,DOUT+和DOUT-引脚用于发送LVDS差分信号,RIN+和RIN-引脚用于接收LVDS差分信号;DE引脚用于控制FIN1019芯片的LVDS信号发送是否使能,在高电平时有效,即对DE引脚输入高电平时,LVDS信号发送使能,输入低电平时,LVDS信号发送不使能;RE/引脚用于控制FIN1019芯片的LVDS信号接收是否使能,在低电平时有效,即对RE/引脚输入低电平时,LVDS信号接收使能,输入高电平时,LVDS信号引脚接收不使能。
优选地,所述阻抗变换模块通过在PCB板上LVDS传输线宽度的变化实现。
优选地,所述对外接口模块包括24Pin的USB TypeC接口及其外壳的接地电阻。
优选地,所述SPI信号产生设备包括ESP32-WROOM模组。
与现有技术相比较,本发明至少包括以下有益效果:
1.在使用LVDS信号于板间传输SPI信号时,可以改变不同板上SPI设备所处的工作状态角色,任意选择设备作为SPI主模块或SPI从模块,这可以使得在板间通信的任意方向上,均可以使用SPI设备支持的最大速率进行SPI通信,对于某些设备而言,在某一方向上的通信速率可以提高5-6倍;
2.可以减小用于板板间连接接口的尺寸,从而减小该接口在PCB板上所占用的面积,有利于PCB板尺寸的缩小,使用该电路板的设备的集成度更高。
附图说明
图1为本发明基于LVDS的SPI信号板间传输电路的结构框图;
图2为本发明基于LVDS的SPI信号板间传输电路的信号转换模块电路原理图;
图3为本发明基于LVDS的SPI信号板间传输电路的阻抗变换模块在PCB上的走线示意图;
图4为本发明基于LVDS的SPI信号板间传输电路的对外接口模块电路原理图;
图5为本发明基于LVDS的SPI信号板间传输电路的SPI信号产生设备电路原理图。
具体实施方式
以下将结合附图对本发明提供的技术方案作进一步说明。
为了解决现有技术存在的技术问题,参见图1,所示为本发明基于LVDS的SPI信号板间传输电路的框图,所示为每个电路板中模块之间的连接方式,以及在每个模块中传输的信号,每个电路板上设置信号转换模块10、阻抗变换模块20、对外接口模块30和板内SPI设备接口40,板间通过对外接口模块30连接,板内的信号转换模块10与SPI信号产生设备通过板内SPI设备接口40连接。由3个功能模块构成,同时需要辅以一个能够产生SPI信号及高低电平控制信号的设备,该4种元素应当同时集中在1个PCB板上,方可发挥本发明所述功能。
上述3个功能模块分别为信号转换模块10、阻抗变换模块20和对外接口模块30。对于SPI信号来说,3个模块加上SPI信号产生设备,这4个部分通过串联的方式连接在一起,SPI信号依序流过这4个部分。而对于高低电平的控制信号,信号从设备产生后,流经信号转换模块10后,不经过阻抗变换模块20,直接流入到对外接口模块30中。
信号转换模块10的功能是接收输入该模块的SPI单端信号,将其转化为LVDS差分信号输出;或者接收输入该模块的LVDS差分信号,将其转化为SPI单端信号输出。如前述,SPI包含4条信号线,因此本信号转换模块10应当包含至少4组能够进行LVDS信号收发的设备。每一组信号的收发设备的单端信号接收和发送引脚与一条SPI信号线相连,LVDS信号引脚通过传输线引出至阻抗变换模块20中去;信号收发设备的收发使能控制引脚与接入本模块的控制信号连接。本模块还应当能够接收模块外传来的控制信号,该控制信号的来源有2处,一处是通过上文提到的可以产生高低电平控制信号的设备,另一处是由对外接口模块30中传来。控制信号用于控制本模块中LVDS信号收发设备的收发使能状态,可在使能接收SPI信号,发送LVDS信号和使能接收LVDS信号,发送SPI信号两种状态中选择。因此,LVDS信号收发的设备应当允许通过外部输入的控制信号实现上述控制效果。
在使用本发明时,应当事先在进行SPI通信的电路板中确定一个主控板,注意,此处的主控板不代表其上的SPI设备工作于主模块状态,是否是主控板与板上的SPI设备在SPI通信时是主模块还是从模块没有关系。主控板负责产生控制LVDS收发器收发是否使能的控制信号,该控制信号一方面传输到主控板上的信号转换模块10,另一方面通过主控板上的对外接口模块30,将控制信号传输到非主控板上去,非主控板上的设备不应当产生或影响到主控板上传来的控制信号。
阻抗变换模块20处于信号转换模块10与对外接口模块30之间,用于变换从信号转换模块10中引出的LVDS信号路径的阻抗,达到在变换后,LVDS信号路径的阻抗和对外接口模块30的阻抗相同的状态。在信号于传输线上传输时,会在信号线与信号的参考平面之间产生电场,由于电场的建立会产生一个瞬间电流,而信号本身会有一个电压,此电压和瞬间电流的比值则为信号遇到的阻抗。如果传输线的阻抗不连续,则会在阻抗不连续处发生信号反射,从而对信号的电压造成影响,并最终影响到信号终端对信号的判决结果。因此当对外接口模块30中使用的接口器件的特性阻抗与LVDS信号要求的特性阻抗不同时,则应当进行阻抗变换,如果相同,可以不使用该模块。
对外接口模块30,用于向PCB板外输出或从PCB板外输入LVDS信号和信号转换模块10中需要用到的控制信号,该接口应当尽量小巧,在PCB板上不占用过多面积,同时能够传输差分信号。对外接口模块30是板间通信时,板板之间连接线的接口。本发明中,从阻抗变换模块20中引出的4组LVDS差分信号线和从信号转换模块10中引出的控制信号线应当全部接入对外接口模块30中。
具体实施例中,信号转换模块10包括4片安森美半导体公司的FIN1019芯片及其外围电阻电容,一个由三极管SS8050及其外围电阻电容构成的电平反相电路。阻抗变换模块20不使用器件,通过在PCB板上LVDS传输线宽度的变化实现。对外接口模块30包括一个全功能24Pin的USB TypeC接口及其外壳的接地电阻。
用于产生SPI信号和高低电平控制信号的设备使用ESP32-WROOM模组,该模组可配置2组对外使用的SPI信号接口,本实施例中只使用其中1组,另外可使用该模组除SPI信号接口外的任意一个信号接口,将其映射为GPIO口,可产生高低电平信号用作控制信号。
本实施例只使用了2块含有本发明电路的电路板进行连接。
信号转换模块10的电路原理图参见图2。图2中位于上方的4片芯片为LVDS信号收发芯片FIN1019(U1-U4),该芯片的DIN引脚和ROUT引脚分别用于接收和发送SPI单端信号,DOUT+和DOUT-引脚用于发送LVDS差分信号,RIN+和RIN-引脚用于接收LVDS差分信号。DE引脚用于控制FIN1019芯片的LVDS信号发送是否使能,在高电平时有效,即对DE引脚输入高电平时,LVDS信号发送使能,输入低电平时,LVDS信号发送不使能。RE/引脚用于控制FIN1019芯片的LVDS信号接收是否使能,在低电平时有效,即对RE/引脚输入低电平时,LVDS信号接收使能,输入高电平时,LVDS信号引脚接收不使能。图中标号为R2,R11,R14,R17的四个电阻用于在LVDS信号接收端进行阻抗匹配,防止信号反射。
图2中下半部分是由标号为Q1,型号是SS8050的三极管为核心组成的一个电平反相电路,其中信号网络名为EN_P的一端为信号输入端,信号网络名为EN_N的一端为信号输出端。该电平反相电路可以将输入的信号电平反相,即如果输入的信号电平为高电平,则输出信号电平为低电平,如果输入信号电平为低电平,输出信号电平为高电平。其中电阻R4用于在三极管导通时,钳位三级管BE极之间的电压在0.7V的导通电压左右,其余电压由R4承受。电阻R5用于提高高电平导通三极管的门限阈值,增强抗干扰能力,否则输入信号线上较大的电压脉冲可能导致三极管的误导通,在输出端产生错误信号。电阻R1用于在三级管导通后限制CE极之间的电流,防止三极管因为通过了太大的电流而损坏。
由图2中可以看到,4片FIN1019芯片的DIN和ROUT引脚分别与图1中所示的4路SPI信号线相连,用于从ESP32-WROOM模组处接收SPI信号或发送SPI信号给ESP32-WROOM模组。图5中ESP32_WROOM模组IO5引脚接出的信号网络EN_P连接到了除了U3这片芯片以外的其余3片FIN1019芯片的DE和RE/引脚,同时还连接到了电平反相电路的输入端,电平反相电路的输出端信号网络名为EN_N,EN_N连接到了U3片芯片的DE引脚和RE/引脚。图5的信号网络名称都在图中有所标识。
图2中所示的VCC网络是电源网络,电源网络负责给4片FIN1019芯片供电,同时也给电平反相电路提供能量。在本实施例中,VCC电压取3.3V,如果使用其他LVDS信号收发芯片或有其他的信号电平标准,则可以通过在本发明所在的电路板上增添电源芯片的方式改变VCC网络的电压,此处不属于本发明的范围,不在此叙述。
参见图3,阻抗变换模块20通过在PCB上走线宽度的变化达到功能。由于本实施例的对外接口模块30中的接口选用的是USB TypeC接口,USB协议规定USB差分线的特性阻抗为90Ohm,而LVDS协议规定LVDS差分线的特性阻抗为100Ohm。因此,利用USB TypeC接口传输LVDS信号时,应当将LVDS信号传输线的阻抗变换到90Ohm上。如图3所示,图左侧较细的差分线表示阻抗为100Ohm的差分走线,右侧较粗的差分线表示阻抗为90Ohm的差分走线,两者之间通过宽度渐变的走线予以过渡。本实施例中,走线宽度渐变的部分长度为5mm。图2中所示的CS+/CS-,CLK+/CLK-,MOSI+/MOSI-和MISO+/MISO-这4组差分线在PCB板上的走线均要如图3所示那样处理后,再接入到对外接口模块30中。
通过电磁仿真,本实施例中的阻抗变换模块20,在400MHz频率以下的S11反射系数均小于-20dB,即表明通过该阻抗变换模块20后,信号功率的损失小于1/100。
参见图4,对外接口模块30包括USB TypeC接口和其外壳的接地电阻。图4中J1为USB TypeC接口的母座,J2为USB TypeC接口的公头,使用本发明进行板间通信时,用于板间互连的对外接口模块30中的USB TypeC接口,应当一为母座,一为公头,两者之间通过USBTypeC公头转母座的连接线连接。对于本实施例中任何一个具体的电路实现,对外接口模块30中只需要选择J1或J2中的一个作为对外接口模块30即可,连接后,公头和母座中同一序号的信号线连接在一起。
USB TypeC接口引脚的信号定义如表1所示。
表1对外接口模块30中的USB Type-C接口引脚信号定义
ESP32-WROOM模组的电路原理图参见图5。由图5可以看到,使用该模组的IO12,IO13,IO14和IO15引脚作为SPI信号的接口,其中,IO12作为MISO信号接口,引出信号的网络名称为SPI_MISO,IO13作为MOSI信号接口,引出信号的网络名称为SPI_MOSI,IO14作为CLK信号接口,引出信号的网络名称为SPI_CLK,IO15作为CS信号的接口,引出信号的网络名称为SPI_CS。另外使用IO5接口产生高低电平控制信号,引出信号的网络名称为EN_P。上述信号的网络名称在图5中的网络名称均已标识,图5及前面的图中出现的所有相同信号网络名称表示他们是连接在一起的。
根据上述的各模块的结构和连接方式,接下来阐述信号的流向。
对于SPI信号,当SPI设备当做SPI主模块工作时,SPI设备产生CS,CLK和MOSI信号,通过图2中所示的信号转换模块10中的U1,U2和U4 3片芯片将单端的SPI信号转换为LVDS差分信号,之后LVDS差分信号通过阻抗变换模块20和对外接口模块30输出到板外。同时,本发明电路从对外接口模块30中接收到另一个板上传来的已转换为LVDS信号的SPI的MISO信号,然后通过阻抗变换模块20,进入图2所示的信号转换模块10中的U3芯片,将LVDS信号转换为SPI单端信号,再传输给SPI设备。当SPI设备当做SPI从模块工作时,SPI设备只产生MISO信号,之后的信号流向与SPI设备作为主模块时,CS,CLK和MOSI信号的流向相同。同时,本发明电路从对外接口模块30中接收板外传来的已转换为LVDS差分信号的CS,CLK,MOSI信号,信号流向与SPI设备作为主模块时,MISO信号的流向相同。
本实施例中高低电平控制信号的控制逻辑如下所述。
首先应当确定相连的2块电路板中的其中一块作为主控板,如前文所述,主控板中的SPI设备具有产生高低电平控制信号并将其传输出去的责任,同时非主控板中的SPI设备不能对高低电平控制信号造成影响。
当主控板中的SPI设备作为主模块,非主控板中的SPI设备作为从模块时,主控板中的SPI设备应当拉高高低电平控制信号的电平。即图2和图5中所示的EN_P信号网络应当被拉为高电平。此时,EN_P经过图2中所示的电平反相电路后,输出的EN_N信号网络为低电平。根据图2中极上文叙述中所表明连接关系,此时U1,U2,U4这3片FIN1019芯片均处于LVDS发送使能而接收不使能的状态,可用于传输作为主模块的SPI设备传出的CS,MOSI和CLK信号,而U3这片FIN1019芯片则处于LVDS信号接收使能而发送不使能的状态,可以用于接收由从模块传来的MISO信号。通过图4所示的对外接口模块30原理图,可以看到,USB TypeC接口的公头和母座之间的高低电平控制信号之间的连接方式为母座的EN_P连接公头的EN_N,母座的EN_N连接公头的EN_P,图4中所示的EN_P和EN_N信号,正是从图2中所示的电平反相电路那里引来的。那么,当主控板中的EN_P为高电平,EN_N为低电平时,非主控板上的EN_P信号为低电平,EN_N信号为高电平。非主控板上,信号转换模块10的电路连接方式和图2所示一样,因此非主控板上的U1,U2和U4这3片芯片处于LVDS信号接收使能,发送不使能的状态,可以接收从主模块上发来的CS,MOSI,CLK信号;而U3这片芯片处于LVDS信号发送使能,接收不使能的状态,可以向主模块发送MISO信号。
当主控板中的SPI设备作为从模块,非主控板中的SPI设备作为主模块时,主控板中的SPI设备将高低电平控制信号的电平拉低即可。之后LVDS信号收发芯片所处状态的分析流程和上段中所述相同,此处不再赘述。
经过测试,将本实施例用于两块带有ESP32-WROOM模组的电路板间,板间的连接距离为500mm。在电路板间进行SPI通信时,在两个方向上,数据传输的速率均可达到50Mbps以上,同时可以任意切换两块电路板上的ESP32-WROOM模组是作为SPI主模块工作还是作为SPI从模块工作。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种基于LVDS的SPI信号板间传输电路,包括SPI信号产生设备,其特征在于,还包括信号转换模块、阻抗变换模块和对外接口模块,其中,
所述信号转换模块与SPI信号产生设备和阻抗变换模块连接,接收SPI信号产生设备的SPI单端信号,将其转化为LVDS差分信号输出;或者接收阻抗变换模块的LVDS差分信号,将其转化为SPI单端信号输出;
所述阻抗变换模块处于信号转换模块与对外接口模块之间,用于变换从信号转换模块中引出的LVDS信号路径的阻抗,变换后LVDS信号路径的阻抗和对外接口模块的阻抗相同;
所述对外接口模块向PCB板外输出或从PCB板外输入LVDS信号和信号转换模块中需要用到的控制信号。
2.根据权利要求1所述的基于LVDS的SPI信号板间传输电路,其特征在于,所述信号转换模块包括4组LVDS信号收发模组。
3.根据权利要求2所述的基于LVDS的SPI信号板间传输电路,其特征在于,所述LVDS信号收发模组包括安森美半导体公司的FIN1019芯片及其外围电阻电容,FIN1019芯片的DIN引脚和ROUT引脚分别用于接收和发送SPI单端信号,DOUT+和DOUT-引脚用于发送LVDS差分信号,RIN+和RIN-引脚用于接收LVDS差分信号;DE引脚用于控制FIN1019芯片的LVDS信号发送是否使能,在高电平时有效,即对DE引脚输入高电平时,LVDS信号发送使能,输入低电平时,LVDS信号发送不使能;RE/引脚用于控制FIN1019芯片的LVDS信号接收是否使能,在低电平时有效,即对RE/引脚输入低电平时,LVDS信号接收使能,输入高电平时,LVDS信号引脚接收不使能。
4.根据权利要求1所述的基于LVDS的SPI信号板间传输电路,其特征在于,所述阻抗变换模块通过在PCB板上LVDS传输线宽度的变化实现。
5.根据权利要求1所述的基于LVDS的SPI信号板间传输电路,其特征在于,所述对外接口模块包括24Pin的USB TypeC接口及其外壳的接地电阻。
6.根据权利要求1所述的基于LVDS的SPI信号板间传输电路,其特征在于,所述SPI信号产生设备包括ESP32-WROOM模组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211388773.2A CN115687216A (zh) | 2022-11-08 | 2022-11-08 | 一种基于lvds的spi信号板间传输电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211388773.2A CN115687216A (zh) | 2022-11-08 | 2022-11-08 | 一种基于lvds的spi信号板间传输电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115687216A true CN115687216A (zh) | 2023-02-03 |
Family
ID=85050858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211388773.2A Pending CN115687216A (zh) | 2022-11-08 | 2022-11-08 | 一种基于lvds的spi信号板间传输电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115687216A (zh) |
-
2022
- 2022-11-08 CN CN202211388773.2A patent/CN115687216A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2817932B1 (en) | Transmitting multiple differential signals over a reduced number of physical channels | |
CN113326218B (zh) | 一种通信与调试设备电路及应用其的嵌入式智能计算系统 | |
CN101331723B (zh) | 差动信号传送装置和差动信号接收装置 | |
CN108233991B (zh) | 一种基于rs485的直流载波通讯系统 | |
CN212064011U (zh) | 电口模块 | |
CN101667991B (zh) | 一种设置预加重和/或均衡参数的方法及装置 | |
CN105045748A (zh) | 一种pvib专业虚拟仪器总线 | |
CN115687216A (zh) | 一种基于lvds的spi信号板间传输电路 | |
CN114442514A (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
CN104101965A (zh) | 用于usb 3.0接口的混合光电收发器及其光缆 | |
CN208314763U (zh) | 一种用于PCIe信号机箱外部传输的Retimer板卡 | |
CN110865956A (zh) | 一种rs-422通信隔离电路 | |
CN211124025U (zh) | 多协议仿真模拟器 | |
CN111131087B (zh) | 一种以太网物理层信号的传输系统及信号传输方法 | |
CN105812216B (zh) | PBUS无变压器EtherCAT通信电路及应用方法 | |
US6237056B1 (en) | Apparatus and method for high speed board-to board ribbon cable data transfer | |
CN218676026U (zh) | 一种lvds信号隔离电路结构 | |
CN207397258U (zh) | 一种测试用九针转sfp接口电路 | |
CN108234262A (zh) | 一种基于光纤传输的数据总线延长装置及方法 | |
CN219802306U (zh) | 一种隔离通讯电路、通讯装置及物联网通讯设备 | |
CN216391444U (zh) | 家庭网关设备 | |
CN216387278U (zh) | 三级测试装置及系统 | |
CN219875775U (zh) | 总线耦合器及主机 | |
CN113595841B (zh) | 一种peci总线扩展方法及系统 | |
CN116561035B (zh) | Fpga与mipi双向通信的方法、装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |