CN115664429A - 一种适用于LDPC与Turbo的双模译码器 - Google Patents
一种适用于LDPC与Turbo的双模译码器 Download PDFInfo
- Publication number
- CN115664429A CN115664429A CN202210984870.1A CN202210984870A CN115664429A CN 115664429 A CN115664429 A CN 115664429A CN 202210984870 A CN202210984870 A CN 202210984870A CN 115664429 A CN115664429 A CN 115664429A
- Authority
- CN
- China
- Prior art keywords
- decoding
- ldpc
- turbo
- dual
- mode decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及一种适用于LDPC与Turbo的双模译码器，包括多个分量译码部，所述多个分量译码部依次级联；所述分量译码部包括多个并行设置的分子译码部，所述分子译码部包括第一计算单元、第二计算单元和第三计算单元，每个计算单元配置有对应的存储单元。本发明能够在减少占用资源的同时提高译码吞吐率。
Description
技术领域
本发明涉及信道编译码技术领域，特别是涉及一种适用于LDPC与Turbo的双模译码器。
背景技术
LDPC/Turbo码双模译码器的初步构想是由SunYang等人于2008年提出的，以最大后验概率(MAP)算法为桥梁将LDPC码与Turbo连接起来，目前LDPC/Turbo码双模译码器和其他形式的双模译码器在国内研究较少，而LDPC码和Turbo码各自的译码器则有很多创新的内容，但由于有很多的局限性，没办法移植到双模译码器中。LDPC/Turbo码双模译码器仍然有很多发展空间和应用空间。
发明内容
本发明所要解决的技术问题是提供一种适用于LDPC与Turbo的双模译码器，能够在减少占用资源的同时提高译码吞吐率。
本发明解决其技术问题所采用的技术方案是：提供一种适用于LDPC与Turbo的双模译码器，包括多个分量译码部，所述多个分量译码部依次级联；所述分量译码部包括多个并行设置的分子译码部，所述分子译码部包括第一计算单元、第二计算单元和第三计算单元，每个计算单元配置有对应的存储单元。
所述分子译码部的数量为384个。
在进行LDPC译码时，将校验矩阵分成不同的层次，每一个层包含提升因子数量的校验行，将接收到的码字按照层级分成了各个部分，逐级进入迭代过程；其中，每个分层表示为一个所述分量译码部。
所述第一计算单元用于进行变量节点信息处理，所述第二计算单元用于进行校验节点信息处理，所述第三计算单元用于进行LLR及传递信息的计算。
在进行Turbo译码时，将总码块表示为一个所述分量译码部，每一个分段码块表示为一个所述分子译码部，根据不同的分段长度进行多个所述分子译码部并行运算。
所述第一计算单元用于进行分支度量计算，所述第二计算单元用于进行前向后向递归运算，所述第三计算单元用于进行LLR及先验信息的计算。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明总体架构的基本计算单元相同，通过可重构功能，无需额外的设计即可转换，减少了逻辑资源即存储资源的消耗。本发明对LDPC及Turbo译码实现进行了优化，提高了吞吐量，同时LDPC译码基于5G-NR与Turbo基于LTE，完成了不同通信标准间的融合互补。
附图说明
图1是本实施方式的总体架构图；
图2是本实施方式中分层译码结构示意图；
图3是本实施方式在进行LDPC译码时的架构图；
图4是本实施方式中分段译码结构示意图；
图5本实施方式在进行Turbo译码时的架构图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种适用于LDPC与Turbo的双模译码器，如图1所示，包括多个分量译码部，所述多个分量译码部依次级联；所述分量译码部包括多个并行设置的分子译码部，所述分子译码部包括第一计算单元、第二计算单元和第三计算单元，每个计算单元配置有对应的存储单元。
本实施方式中分量译码部在进行LDPC译码和Turbo译码时，均包含多个分子译码器，其中作为LDPC译码时，其支持最大384个分子译码部并行处理，可以覆盖Turbo译码的分段个数，因此本实施方式的分量译码部的设计可以复用。
本实施方式中分子译码部包括第一计算单元、第二计算单元和第三计算单元，当进行LDPC译码时，分子译码部的三个计算单元分别进行变量节点计算，校验节点计算，LLR及传递信息的计算，其需要存储的信息包含：变量节点信息，校验节点信息、LLR和传递信息，这些信息分别存储在与三个计算单元对应的存储单元中。当进行Turbo分子译码时，分子译码部的三个计算单元分别进行分支度量计算，前向后向递归计算，LLR及先验信息的计算，其需要存储的信息包含：分支度量信息、前向后项信息、LLR和先验信息，这些信息分别存储在与三个计算单元对应的存储单元中。由此可见，本实施方式中的计算单元和存储单元均可复用。
由于LDPC译码器基于5G-设计，3GPP确定的LDPC码基础矩阵以紧凑型基本图为设计基础，支持两个基图矩阵。基于BG11与BG2的LDPC码均采用的是QC-LDPC码，因此本实施方式中将校验矩阵分成不同的层次，每一个层包含提升因子数量的校验行，将接收到的码字按照层级分成了各个部分，逐级进入迭代过程，为了更清楚的表示，其分层结构如图2所示。
由于每个分层内校验行为单位阵即相互独立，因此可以并行处理，其优化后的处理架构如图3所示。其中，每个分层表示为一个分量译码部，其包含多个分子译码部并行计算，5G-NR的LDPC码的提升因子最大为384。例如，当LDPC码的信息长度为8448bit，对应的提升因子为384时，分量译码部可以以384的并行度进行译码(384个校验节点单元)，从而获得极高的吞吐量。译码器并行度大可以提升译码速度，但同时也会在很大程度上增大译码器的复杂度和成本开销。不同成本的译码器应该可以采用不同的最大并行度进行译码，相应的也会获得不同的吞吐量。译码器的最大并行度是译码器的一种性能体现。
LTE系统采用的是并行级联卷积码(PCCC)，编码器由两个八状态的分量编码器和一个交织器组成，分量编码器的生成多项式为(13,15)，编码后的码率为1/3，分量编码器的传递函数为：
G(D)＝[1，g1(D)/g0(D)]
其中，g0(D)＝1+D2+D3,g1(D)＝1+D+D3。
Turbo译码器包含两个译码单元、交织器和解交织器，把一个译码单元的软输出信息输入到另一个译码单元，如此经过数次的迭代就可以实现Turbo译码，而且能够获得较好的译码性能。
本实施方式在进行Turbo译码时，将每个译码单元记为一个分量译码部，对于每个分量译码部在译码过程中均需要计算前向后向状态度量值，译码只有在整个序列全部接收后才能开始。这样对于数据序列比较长的情况，必须通过修改算法来降低译码时延，因为此时的MAP类算法译码时延比较大。本实施方式将一个译码块分成若干个子块，各个子块直接前后重叠，每一子块同时独立进行译码，这就是并行分块译码方法，如图4所示。
其过程可以描述如下：
在第一次迭代译码时，除第一块首状态和最后一块尾状态已知外，其它子块首尾的状态都是未知的，对于已知子块α(或β)八个状态的初始值，令已知状态为0，未知状态为负无穷；对未知子块α(或β)八个状态的初始值，都设为0，即八个状态是等概率出现的。在后续迭代译码时，保存各个子块位于图中向下箭头对应的位置处前向递归α的值，并作为下一次迭代对应的分量译码时后一个子块计算α时的初始值。同样，在每次迭代译码时，保存各个子块位于图中向上箭头对应的位置处后向状态度量β的值，作为下一次迭代对应分量译码时前一个子块计算β时的初始值。
从直观上讲一个比较好的初始状态可以加速迭代的收敛过程，显然在计算α和β的过程中，首次迭代的初始值是不合理的。既然是首次迭代，虽然没有关于边界准确的先验知识，但是，如果一个子块的长度足够长，每个子块最后的度量值将会变得更加合理。而由于外信息是通过迭代进行传递的，因此在迭代过程中，会使迭代所使用的初始值更加合理。从这个角度上讲，在保证一定的迭代次数的前提下，系统的性能几乎是不受影响的。
由于每个分段相互独立，因此可以并行处理，其优化后的处理架构如图5所示。
将总码块表示为一个分量译码部，每一个分段码块表示为一个分子译码部，即一个分量译码部包含多个分子译码部并行计算，因此可以根据不同的分段长度进行多个分子译码部并行运算。
由此可见，本实施方式中的LDPC译码器与Turbo译码器的架构均为多个分子译码部组成一个分量译码部，通过分量译码部之间串行迭代完成译码。由于两者的基本计算单元相同，通过可重构功能，无需额外的设计即可实现转换，减少了逻辑资源即存储资源的消耗。另外，本实施方式对LDPC及Turbo译码实现进行了优化，提高了吞吐量，同时LDPC译码基于5G-NR与Turbo基于LTE，完成了不同通信标准间的融合互补。
Claims (6)
1.一种适用于LDPC与Turbo的双模译码器，其特征在于，包括多个分量译码部，所述多个分量译码部依次级联；所述分量译码部包括多个并行设置的分子译码部，所述分子译码部包括第一计算单元、第二计算单元和第三计算单元，每个计算单元配置有对应的存储单元。
2.根据权利要求1所述的适用于LDPC与Turbo的双模译码器，其特征在于，所述分子译码部的数量为384个。
3.根据权利要求1所述的适用于LDPC与Turbo的双模译码器，其特征在于，在进行LDPC译码时，将校验矩阵分成不同的层次，每一个层包含提升因子数量的校验行，将接收到的码字按照层级分成了各个部分，逐级进入迭代过程；其中，每个分层表示为一个所述分量译码部。
4.根据权利要求3所述的适用于LDPC与Turbo的双模译码器，其特征在于，所述第一计算单元用于进行变量节点信息处理，所述第二计算单元用于进行校验节点信息处理，所述第三计算单元用于进行LLR及传递信息的计算。
5.根据权利要求1所述的适用于LDPC与Turbo的双模译码器，其特征在于，在进行Turbo译码时，将总码块表示为一个所述分量译码部，每一个分段码块表示为一个所述分子译码部，根据不同的分段长度进行多个所述分子译码部并行运算。
6.根据权利要求5所述的适用于LDPC与Turbo的双模译码器，其特征在于，所述第一计算单元用于进行分支度量计算，所述第二计算单元用于进行前向后向递归运算，所述第三计算单元用于进行LLR及先验信息的计算。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210984870.1A CN115664429A (zh) | 2022-08-17 | 2022-08-17 | 一种适用于LDPC与Turbo的双模译码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210984870.1A CN115664429A (zh) | 2022-08-17 | 2022-08-17 | 一种适用于LDPC与Turbo的双模译码器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115664429A true CN115664429A (zh) | 2023-01-31 |
Family
ID=85023844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210984870.1A Pending CN115664429A (zh) | 2022-08-17 | 2022-08-17 | 一种适用于LDPC与Turbo的双模译码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115664429A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117081607A (zh) * | 2023-08-30 | 2023-11-17 | 白盒子(上海)微电子科技有限公司 | 一种nr ldpc部分校验矩阵编译码指示信息获取方法 |
-
2022
- 2022-08-17 CN CN202210984870.1A patent/CN115664429A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117081607A (zh) * | 2023-08-30 | 2023-11-17 | 白盒子(上海)微电子科技有限公司 | 一种nr ldpc部分校验矩阵编译码指示信息获取方法 |
| CN117081607B (zh) * | 2023-08-30 | 2024-03-19 | 白盒子(上海)微电子科技有限公司 | 一种nr ldpc部分校验矩阵编译码指示信息获取方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6603412B2 (en) | Interleaved coder and method | |
| TWI406509B (zh) | 渦輪解碼器及解碼渦輪編碼信號的方法 | |
| JP4907802B2 (ja) | 通信の復号化の際に用いられるバタフライプロセッサ装置 | |
| US20030140305A1 (en) | Cascade map decoder and method | |
| US8166373B2 (en) | Method and apparatus for turbo encoding and decoding | |
| CN1853350A (zh) | 用于移动通信系统的维特比/涡轮联合译码器 | |
| JP5700035B2 (ja) | 誤り訂正符号復号装置、誤り訂正符号復号方法および誤り訂正符号復号プログラム | |
| JP2003198386A (ja) | インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
| JP2004343716A (ja) | 畳み込み符号化信号の伝送形式をブラインド検出する方法および復号器 | |
| KR20110037953A (ko) | 데이터 복호화 방법, 데이터 인터리브 방법, 데이터 복호화 장치, 인터리버 테이블 생성 장치 및 데이터 인터리브 장치 | |
| CN115664429A (zh) | 一种适用于LDPC与Turbo的双模译码器 | |
| US8448033B2 (en) | Interleaving/de-interleaving method, soft-in/soft-out decoding method and error correction code encoder and decoder utilizing the same | |
| JP2005210238A (ja) | ターボ復号装置及びその方法並びにその動作プログラム | |
| CN1254121C (zh) | 特博码的解码方法 | |
| CN103812510A (zh) | 译码方法及装置 | |
| US20010054170A1 (en) | Apparatus and method for performing parallel SISO decoding | |
| CN1147169C (zh) | 用于Turbo码的解码方法和解码器 | |
| CN1328386A (zh) | 并行滑动窗最大后验概率算法及其高速Turbo码译码器 | |
| US9048866B2 (en) | Apparatus and method for checking decoded data, apparatus and method for decoding, and receiving terminal | |
| CN1142629C (zh) | 用于特博码的解码方法及其解码器 | |
| CN1129257C (zh) | 串行回溯的最大似然解码方法及其使用该方法的解码器 | |
| CN109831217B (zh) | 一种Turbo码译码器、用于Turbo码的分量译码器及分量译码方法 | |
| CN112332868A (zh) | 一种基于DVB-RCS2的turbo并行译码方法 | |
| JP2008136006A (ja) | 誤り訂正復号器及びそれに用いる誤り訂正復号方法並びにそのプログラム | |
| US20040083252A1 (en) | Turbo decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |