CN115662970A - 一种芯片结构和半导体结构 - Google Patents

一种芯片结构和半导体结构 Download PDF

Info

Publication number
CN115662970A
CN115662970A CN202110770973.3A CN202110770973A CN115662970A CN 115662970 A CN115662970 A CN 115662970A CN 202110770973 A CN202110770973 A CN 202110770973A CN 115662970 A CN115662970 A CN 115662970A
Authority
CN
China
Prior art keywords
substrate
chip
bonding
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110770973.3A
Other languages
English (en)
Inventor
庄凌艺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110770973.3A priority Critical patent/CN115662970A/zh
Priority to PCT/CN2021/137330 priority patent/WO2023279661A1/zh
Priority to US18/150,866 priority patent/US20230154867A1/en
Publication of CN115662970A publication Critical patent/CN115662970A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

本公开提供了一种芯片结构和半导体结构，其中，芯片结构包括：衬底；功能区，位于衬底上；保护环结构，保护环结构围绕功能区；辅助接合区，位于保护环结构的上方，辅助接合区的至少部分区域在衬底上的投影与保护环结构在衬底上的投影存在重合区域。本公开的芯片结构，在功能区外围区域增设辅助接合区，通过设置辅助接合区提升了芯片结构的外围区域的键合能力。

Description

一种芯片结构和半导体结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种芯片结构和半导体结构。
背景技术
晶圆键合技术是指通过化学和物理作用将两块经过镜面抛光的同质或异质的晶圆紧密地结合起来。晶圆接合后，键合界面的原子受到外力的作用而产生反应形成共价键结合成一体，并使键合界面达到特定的键合强度。
在晶圆封装制程中，芯片布设在晶圆上彼此隔开，两个晶圆堆叠键合后，切割得到堆叠的芯片单元。在晶圆异质键合中，芯片通过焊盘形成金属键合、通过非金属介电材料形成介电键合，介电材料的键合强度低于金属键合的强度，切割划片容易造成芯片分层。
发明内容
为了解决上述技术问题，本公开提供了一种芯片结构和半导体结构。
根据本公开的第一个方面，提供了一种芯片结构，包括：
衬底；
功能区，位于衬底上；
保护环结构，保护环结构围绕功能区；
辅助接合区，位于保护环结构的上方，辅助接合区的至少部分区域在衬底上的投影与保护环结构在衬底上的投影存在重合区域。
其中，芯片结构还包括切割道，保护环结构位于功能区与切割道之间；
辅助接合区的部分区域在衬底上的投影与切割道在衬底上的投影重合。
其中，辅助接合区包括多个接合部，部分接合部在衬底上的投影与保护环结构在衬底上的投影存在重合区域；
另一部分接合部在衬底上的投影与切割道在衬底上的投影重合。
其中，保护环结构包括至少一圈环体，辅助接合区包括接合部，一个或多个环体在衬底上的投影与接合部在衬底上的投影存在重合区域。
其中，接合部包括第一连接部，第一连接部沿衬底的厚度方向延伸；
第一连接部的一端部与环体连接，第一连接部的另一端部包括接合面。
其中，接合部包括第二连接部和连接层，第二连接部沿衬底的厚度方向延伸，连接层平行于衬底；
第二连接部的一端部与环体连接，第二连接部的另一端部与连接层连接；
连接层包括接合面，接合面位于连接层的远离第二连接部的一侧。
其中，保护环结构包括多个环体，多个环体包括第一环体，第一环体与功能区相邻设置；
与第一环体对应的接合部包括第一连接层，第一连接层与功能区的内部接合区分隔设置。
其中，第一连接层在衬底上的投影区域位于第一环体在衬底上的投影区域内。
其中，芯片结构还包括切割道，多个环体还包括第二环体，第二环体与切割道相邻设置；
与第二环体对应的接合部包括第二连接层，第二连接层与切割道相连。
其中，第二连接层在衬底上的投影面积大于第一连接层在衬底上的投影面积；
沿保护环结构的宽度方向，第二连接层的尺寸大于第一连接层的尺寸。
其中，接合部包括多个依次首尾相连的规则的弯折单元。
其中，衬底具有中线，位于中线两侧的辅助接合区以中线为对称轴对称设置。
芯片结构还包括表面介电层，表面介电层位于衬底上；
辅助接合区与表面介电层的顶面平齐。
芯片结构还包括表面介电层，表面介电层位于衬底上；
辅助接合区低于表面介电层；或者，辅助接合区高于表面介电层。
根据本公开的第二个方面，提供了一种半导体结构，包括第一芯片和第二芯片，第一芯片和第二芯片均采用如第一方面所述的芯片结构；
在第一芯片和第二芯片连接的堆叠界面，第一芯片的辅助接合区与第二芯片的辅助接合区连接。
其中，第一芯片的辅助接合区与第二芯片的辅助接合区金属键合连接。
其中，在堆叠界面相连接的两个辅助接合区，两者中的一个高于半导体结构的表面介电层，两者中的另一个低于半导体结构的表面介电层。
本公开提供的芯片结构，在功能区外围区域增设辅助接合区，通过设置辅助接合区提高了芯片结构的功能区的外围区域的键合能力，进一步提升了堆叠芯片结构的键合强度。
附图说明
构成本公开的一部分的附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1是本公开实施例中晶圆的顶视示意图；
图2是本公开示例性实施例中芯片结构的截面示意图；
图3是本公开示例性实施例中芯片结构的顶视示意图；
图4是本公开示例性实施例中芯片结构的截面示意图；
图5是本公开示例性实施例中芯片结构的顶视示意图；
图6是本公开示例性实施例中芯片结构的截面示意图；
图7是本公开示例性实施例中芯片结构的顶视示意图；
图8是本公开示例性实施例中芯片结构的截面示意图；
图9是本公开示例性实施例中芯片结构的顶视示意图；
图10是本公开示例性实施例中芯片结构的截面示意图；
图11是本公开示例性实施例中芯片结构的截面视示意图；
图12是本公开示例性实施例中芯片结构的截面示意图；
图13是本公开示例性实施例中芯片结构的截面示意图；
图14是本公开示例性实施例中芯片结构的顶视示意图；
图15是图14的A、B、C、D四个位置的局部放大图；
图16是本公开示例性实施例中芯片结构的截面示意图；
图17是本公开示例性实施例中芯片结构的截面示意图；
图18是本公开示例性实施例中芯片结构的截面示意图；
图19是本公开示例性实施例中半导体结构的截面示意图；
图20是本公开示例性实施例中半导体结构的截面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征向量可以相互任意组合。
在晶片封装制程中，两个晶圆对应堆叠，晶圆上的芯片结构键合连接，通过切割道切割晶圆将键合连接的芯片结构分离，封装后得到芯片颗粒。其中，异质键合的晶圆，两个晶圆上的芯片结构通过焊盘形成金属键合、通过非金属介电材料形成介电键合，介电材料的键合强度低于金属键合的强度，切割划片容易造成芯片分层。
如图1所示，示例性的示出实施例中晶圆100的顶视图，晶圆100上分布设置若干芯片结构110，若干芯片结构110分隔设置，相邻的芯片结构110之间形成切割道120。
作为本公开的一个示例性实施例，如图2所示，芯片结构110包括衬底111，位于衬底111上的功能区112。芯片结构的衬底111可以是半导体衬底，例如可以为硅衬底、硅锗衬底、碳硅衬底等。芯片结构的功能区112包括存储单元，存储单元可以是动态随机存储器(DRAM)单元、静态随机存储器(SRAM)单元、磁阻随机存取存储器(MRAM)单元等。
芯片结构110还包括保护环结构113和辅助接合区114，其中，保护环结构113围绕功能区112设置，辅助接合区114位于保护环结构113的上方，辅助接合区114的至少部分区域在衬底111上的投影与保护环结构113在衬底111上的投影存在重合区域。比如，辅助接合区114在衬底111上的投影区域全部落入至保护环结构113在衬底111上的投影区域中；再比如，辅助接合区114在衬底111上的投影区域与保护环结构113在衬底111上的投影区域部分重合；再比如，辅助接合区114在衬底111上的投影区域覆盖保护环结构113在衬底111上的投影区域。
本实施例的芯片结构110在环绕功能区112的外围区域增设辅助接合区114，通过设置辅助接合区114以在后续封装制程中，堆叠芯片结构在切割过程中，堆叠芯片仍能紧密接合，避免芯片分层。
如图2、3所示，芯片结构的功能区112至少包括分布设置在衬底111表面的内部接合区1121，以及设置在芯片结构中的电路结构1122，内部接合区1121和电路结构1122电连接(图未示)。
在本实施例中，辅助接合区114对应设置在保护环结构113的上方，也即设置在环绕功能区112的外围区域。在封装制程中，本实施例的芯片结构110与对应的芯片结构通过对准进行键合，即芯片结构110中的辅助接合区114与对应的芯片结构中的辅助接合区进行键合，芯片结构110中的内部接合区1121与对应的芯片结构中的内部接合区进行键合，辅助接合区114在内部接合区1121外侧可以形成金属键合或非金属键合。辅助接合区114增加功能区112外围区域的键合强度，避免在封装制程中，堆叠芯片结构进行切割划片时，堆叠芯片分层。
作为本公开的一个实施例，本实施例的芯片结构110的大部分结构和上述实施例相同，区别之处在于，如图4所示，芯片结构110还包括切割道120，保护环结构113位于功能区112与切割道120之间。辅助接合区114的部分区域在衬底111上的投影与切割道120在衬底上的投影重合。
如图5所示，辅助接合区114设置在内部接合区1121的外围区域，并且辅助接合区114的部分区域对应设置在切割道120上，也即辅助接合区114设置在芯片结构110边缘并延伸到保护环结构的外围区域。
如图4、5所示，芯片结构110的功能区112至少包括间隔设置在衬底111表面的内部接合区1121，以及设置在芯片结构中的电路结构1122，内部接合区1121和电路结构1122电连接(图未示)。在本实施例中，内部接合区1121可以为金属焊盘，辅助接合区114也可以为金属焊盘。
在晶圆封装制程中，本实施例的芯片结构110与对应的芯片结构通过对准进行键合形成堆叠芯片结构，即芯片结构110中的内部接合区1121与对应的芯片结构中的内部接合区进行金属键合，芯片结构110中的辅助接合区114与对应的芯片结构中的辅助接合区进行金属键合，芯片结构110的切割道120与对应的芯片结构的切割道进行键合，辅助接合区114增加内部接合区1121的外围区域的键合强度，以使堆叠芯片结构的边缘区域具有良好的键合强度，避免在封装制程中，进行切割划片时，堆叠芯片结构的边缘区域键合强度低而出现分层。
作为本公开的一个实施例，本实施例的芯片结构110的大部分结构和上述实施例相同，区别之处在于，如图6和图7所示，芯片结构110包括保护环结构113和辅助接合区114，保护环结构113围绕功能区112设置，保护环结构113位于功能区112与切割道120之间。辅助接合区114位于保护环结构113的上方，辅助接合区114的至少部分区域在衬底111上的投影与保护环结构113在衬底111上的投影存在重合区域。辅助接合区114包括多个接合部1141，部分接合部1141在衬底111上的投影与保护环结构113在衬底111上的投影存在重合区域。另一部分接合部1141在衬底111上的投影与切割道120在衬底111上的投影重合。
如图7所示，在芯片结构110的顶视视角下，在本实施例中，接合部1141环绕功能区112设置，多个接合部1141由内向外依次环绕设置，至少一个接合部1141环绕衬底111设置在切割道120所在的区域，使得在封装制程中，本实施例的芯片结构110与对应的芯片结构堆叠通过对准进行键合形成堆叠芯片结构，在堆叠芯片结构的堆叠界面，芯片结构110的内部接合区与对应的芯片结构对内部接合区的边缘区域通过金属键合紧密连接，切割道120也通过金属键合紧密连接，在切割划片时，进一步减小切割切割道对堆叠芯片结构的影响。
作为本公开的一个实施例，本实施例的芯片结构110的大部分结构和上述实施例相同，区别之处在于，如图8所示，保护环结构113包括至少一圈环体1130，辅助接合区114包括接合部1141，一个或多个环体1130在衬底上的投影与接合部114在衬底上的投影存在重合区域。本实施例中环体1130的数量为两个，在另外的实施例中，环体1130的数量还可以为1个、3个、4个、5个等。接合部1141的数量可以少于环体1130的数量，比如，环体1130的数量为3个，接合部1141的数量为两个，两个接合部1141与3个环体1130中的两个环体1130对应设置。再比如，环体1130的数量为2个，接合部1141的数量也为两个，两个环体1130和两个接合部1141分别一一对应设置。
保护环结构113包括一圈以上环体1130时，一圈以上环体1130共同构成保护环结构113，也即环体1130之间的区域也属于保护环结构113。环体1130环绕功能区112的外围设置用于保护功能区112，以避免在封装制程中，功能区112受切割破坏，在本实施例中至少部分辅助接合区114设置在环体1130正上方。
如图9所示，从芯片结构110的顶视视角，辅助接合区114的投影为环绕内部接合区1121的闭合环，在本实施例中，辅助接合区114可以为金属接合区。
在晶圆封装制程中，本实施例的芯片结构110与对应的芯片结构110的辅助接合区114在内部接合区1121外侧的环向一周形成键合强度更高的金属键合，芯片结构110的内部接合区1121的外周区域的键合强度平均，晶圆在进行切割划片时，芯片结构110的外周区域受到切割作用的影响相同，避免内部接合区1121的外周区域局部受切割影响分层。
作为本公开的一个实施例，本实施例的芯片结构110的大部分结构和上述实施例相同，区别之处在于，如图10所示，保护环结构113包括至少一圈环体1130，辅助接合区包括接合部1141，一个或多个环体1130在衬底上的投影与接合部衬底上的投影存在重合区域。
接合部1141包括第一连接部1411，第一连接部1411沿衬底111的厚度方向延伸；第一连接部1411的一端部与环体1130连接，第一连接部1141的另一端部包括接合面。
辅助接合区114包括一个以上接合部1141时，至少一个环体1130上设置有接合部1141。比如，辅助接合区114包括多个接合部1141，保护环结构113包括一个环体1130时，辅助接合区114中的一个接合部1141设置在环体1130上，其它接合部1141设置在衬底111中；再比如，辅助接合区114包括多个接合部1141时，保护环结构113包括多个环体1130，多个衬底中的一个或一个以上的环体1130上对应设置有接合部1141，其余的接合部1141设置在衬底111中。
接合部1141的第一连接部1411的一端设置在保护环结构113的环体1130上、另一端延伸到芯片结构110表面形成接合面，接合部1141作为保护环结构113的一部分，在增加功能区112外周区域的键合能力的同时，接合部1141与环体1130共同作为保护环结构，增加了保护环结构的高度，还能起到增加保护环结构的防护效果。
作为本公开的一个实施例，本实施例的芯片结构110的大部分结构和上述实施例相同，区别之处在于，如图11所示，本实施例中，保护环结构113包括至少一圈环体1130，辅助接合区114包括接合部1141，一个或多个环体1130在衬底上的投影与接合部114在衬底上的投影存在重合区域。
接合部1141包括第二连接部1412和连接层1413，第二连接部1412沿衬底111的厚度方向延伸，连接层1413平行于衬底；第二连接部1412的一端部与环体1130连接，第二连接部1412的另一端部与连接层1413连接；连接层1413包括接合面，接合面位于连接层1413的远离第二连接部1412的一侧。
辅助接合区114包括一个以上接合部1141，保护环结构113包括一个环体1130时，其中一个接合部1141设置在保护环结构113的环体1130上，接合部1141包括与环体1130连接的第二连接部1412以及与第二连接部1412的连接层1413，连接层1413远离第二连接部1412的一侧形成接合面，其余辅助接合区114设置在衬底111中；辅助接合区114包括一个以上接合部1141，保护环结构113包括多个环体1130时，多个衬底中的一个环体1130上对应设置有接合部1141，接合部1141包括与环体1130连接的第二连接部1412，其余的接合部1141设置在衬底111中；或者，辅助接合区114包括一个以上接合部1141，保护环结构113包括多个环体1130时，多个衬底中的二个以上环体1130上分别对应设置有接合部1141，设置在环体1130上的二个以上接合部1141中的至少一个接合部1141包括与环体1130连接的第二连接部1412。
其中，连接层1413在衬底111上的投影可以位于环体1130在衬底111上的投影中；连接层1413在衬底111上的投影也可以全部或部分覆盖环体1130在衬底111上的投影。也即，连接层1413的宽度可以大于环体1130的宽度、或与环体1130等宽、或小于环体1130的宽度。在本实施例中，连接层1413的宽度和环体1130等宽。
在本实施例中，保护环结构113的至少一个环体1130上设置有接合部1141，接合部1141的连接层1413延伸到芯片结构110表面形成接合面，增加功能区112外周区域的键合能力，同时接合部1141的设置增加了环体1130的高度，还能增加环体1130的防护效果。
作为本公开的一个实施例，本实施例的芯片结构110的大部分结构和上述实施例相同，区别之处在于，如图12所示，接合部1141包括第一连接部1411，第一连接部1411沿衬底111的厚度方向延伸；第一连接部1411的一端部与环体1130连接，第一连接部1141的另一端部包括接合面。
保护环结构113多个环体，多个环体包括第一环体1131，第一环体1131与功能区112相邻设置；与第一环体1131对应的接合部1141包括第一连接层1411，第一连接层1411与功能区112的内部接合区1121分隔设置。
保护环结构113的多个环体由内向外依次环绕功能区为芯片功能区112提供多重防护，其中，保护环结构113中处于最内侧的环体、也即距离芯片功能区112最近的环体为第一环体1131，第一环体1131的内侧的内侧邻接功能区112。第一环体1131上对应设置有用于增强功能区112外周区域键合能力的第一连接层1411，第一连接层1411与功能区112的内部接合区1121分隔设置，以免和内部接合区1121接触造成功能区112的电路结构1122短路。本实施例中环体的数量至少为两个，例如，环体的数量可以为2个、3个、4个、5个等。芯片结构110包括至少一个接合部1141，第一环体1131上设置有接合部1141，其余的接合部1141可以设置在其它环体上或设置在衬底111中。
在本实施例中，第一连接层1141在衬底111上的投影区域位于第一环体1131在衬底111上的投影区域内。也即，在本实施例中第一连接层1141的宽度比第一环体1131的宽度窄，以免第一连接层1141与功能区112的内部接合区1121接触发生短路。
作为本公开的一个实施例，本实施例的芯片结构110的大部分结构和上述实施例相同，区别之处在于，如图13、14所示，保护环结构113还包括第二环体1132，第二环体1132与切割道120相邻设置；与第二环体1132对应的接合部包括第二连接层1412，第二连接层1412与切割道120相连。
本实施例中，保护环结构113至少包括第一环体1131和第二环体1132，其中，保护环结构113可以包括3个以上环体，保护环结构113包括3个以上环体时，第一环体1131和第二环体1132之间还设置有至少一个环体，例如第一环体1131和第二环体1132之间还设置有1个、2个、3个环体。
在本公开部分实施例中，第二连接层1412在衬底111上的投影面积大于第一连接层1411在衬底111上的投影面积；沿保护环结构113的宽度方向，第二连接层1412的尺寸大于第一连接层1411的尺寸。
其中，第一连接层1411的投影宽度小于第一环体1131的投影宽度，第一连接层1411与功能区112的内部接合区1121分隔设置，第一连接层1411的宽度比第一环体1131的宽度窄，以免第一连接层1411与功能区112的内部接合区1121接触发生短路；第二连接层1412的投影宽度和第二环体1132的投影宽度等宽，以在本实施例的芯片结构110与对应的芯片结构堆叠通过对准进行键合形成堆叠芯片结构时，增加第二连接层1412在堆叠界面形成的金属键合面积。
由于第一连接层1141和内部接合区1121间隔设置，第一连接层1141的宽度比较窄，第一连接层1141的键合能力相对较弱，本公开部分实施例中为了增加第一连接层1141的键合面积，第一环体1131上的接合部包括多个依次首尾相连的规则的弯折单元，以增加第一连接层1141的键合面积，增加第一连接层1141的键合强度。
如图14、15所示，在本公开部分实施例中，在芯片结构110的顶视视角，第一环体1131上的接合部包括依次首尾相连的第一弯折单元410和第二弯折单元420，第一弯折单元410包括沿着第一方向延伸的第一段411以及沿着第二方向延伸的第二段412，第二段412的第一端和第一段411的第二端连接；第二弯折单元420包括沿着第一方向延伸的第三段421以及延伸第二方向延伸的第四段422，第四段422的第一端和第三段421的第二端连接。第一弯折单元410的第二段412的第二端和第二弯折单元420的第三段421的第一端连接，第二弯折单元420的第四段422的第二端与再后一个的第一弯折单元410的第一段411的第一端连接。在本实施例中，如图15所示，第一方向与第二方向垂直，第一环体1131上的接合部的投影构造为弯折的蛇形。在本公开其它实施例中，第一环体1131上的接合部的投影的构造可为连续弯折的折线型或其它的形状等。
其中，本公开实施例中芯片结构110的衬底111具有中线，为了保证芯片结构110的四周键合能力相同，避免在切割时受切割影响造成局部分层，位于中线两侧的辅助接合区114以中线为对称轴对称设置。
例如，如图15为图14中A、B、C、D四个位置的局部放大图，其中A、B两处在芯片第一方向(x方向)的中线上，C、D两处在芯片第二方向(y方向)的中线上，如图15所示，芯片结构110上的辅助接合区114镜像对称设置，第一环体1131上的接合部的位置A和位置B的投影以第一方向的中线为轴镜像对称，第一环体1131上的接合部的位置C和位置D的投影以第二方向的中线为轴镜像对称。
其中，本公开实施例中的芯片结构110还包括位于衬底111上的表面介电层115；在本公开部分实施例中，如图16所示，辅助接合区114与表面介电层115的顶面平齐。在本公开其它实施例中，如图17、18所示，辅助接合区114高于或低于表面介电层115。
作为本公开的一个实施例，一种半导体结构，如图19所示，包括：第一芯片110和第二芯片210。
第一芯片110，包括：第一衬底111；第一功能区112，位于第一衬底111上；第一保护环结构113，第一保护环结构113围绕功能区112；第一辅助接合区114，位于第一保护环结构113的上方，第一辅助接合区114的至少部分区域在衬底111上的投影与第一保护环结构113在衬底111上的投影存在重合区域；第一表面介电层115，第一表面介电层115位于衬底111上，第一辅助接合区114和第一功能区112之间由第一表面介电层115隔开。
第一衬底111可以是半导体衬底，例如可以为硅衬底、硅锗衬底、碳硅衬底等。
第一功能区112至少包括分布设置在第一衬底111表面的第一内部接合区1121，以及设置在第一芯片110中的第一电路结构1122，第一内部接合区1121和第一电路结构1122电连接(图未示)。
第二芯片210，包括：第二衬底211；第二功能区212，位于第二衬底211上；第二保护环结构213，第二保护环结构213围绕第二功能区212；第二辅助接合区214，位于第二保护环结构213的上方，第二辅助接合区214的至少部分区域在第二衬底211上的投影与第二保护环结构213在第二衬底211上的投影存在重合区域；第二表面介电层215，第二表面介电层215位于第二衬底211上，第二辅助接合区214和第二功能区212之间由第二表面介电层215隔开。
第二衬底211可以是半导体衬底，例如可以为硅衬底、硅锗衬底、碳硅衬底等。
第二功能区212至少包括分布设置在第二衬底211表面的第二内部接合区2121，以及设置在第二芯片210中的电路结构2122，内部接合区2121和电路结构2122电连接(图未示)。
其中，在本公开部分实施例中，第一芯片110和第二芯片210对准连接，第一芯片110和第二芯片210的堆叠界面，第一芯片110的第一辅助接合区114和第二芯片210的第二辅助接合区214，两者中的一个高于半导体结构的表面介电层，两者中的另一个低于半导体结构的表面介电层。
在第一芯片110和第二芯片210的堆叠界面，第一芯片110的第一内部接合区1121和第二芯片210的第二内部接合区2121键合连接，第一芯片110的第一表面介电层115和第二芯片210的第二表面介电层215形成介电键合，第一芯片110的第一辅助接合区114与第二芯片210的第二辅助接合区214键合连接。本实施例的半导体结构，通过第一辅助接合区114和第二辅助接合区214键合连接增强第一内部接合区1121和第二内部接合区2121的外围区域的键合强度。
其中，第一芯片110的内部接合区1121可以为金属焊盘，第一芯片110的第一辅助接合区114的材料为金属。第二芯片210的内部接合区2121可为金属焊盘，第二芯片210的第二辅助接合区214为金属。第一芯片110的第一辅助接合区114与第二芯片210的第二辅助接合区214金属键合连接。本实施例的半导体结构的堆叠界面，第一内部接合区1121和第二内部接合区2121形成较强的金属键合，第一辅助接合区114和第二辅助接合区214环绕金属功能键合区域的外围形成辅助金属键合，以增加金属功能键合区域外围的键合强度。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本公开的技术方案而非限制，仅仅参照较佳实施例对本公开进行了详细说明。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求范围当中。

Claims (17)

1.一种芯片结构，其特征在于，包括：
衬底；
功能区，位于所述衬底上；
保护环结构，所述保护环结构围绕所述功能区；
辅助接合区，位于所述保护环结构的上方，所述辅助接合区的至少部分区域在所述衬底上的投影与所述保护环结构在所述衬底上的投影存在重合区域。
2.如权利要求1所述的芯片结构，其特征在于，所述芯片结构还包括切割道，所述保护环结构位于所述功能区与所述切割道之间；
所述辅助接合区的部分区域在所述衬底上的投影与所述切割道在所述衬底上的投影重合。
3.如权利要求2所述的芯片结构，其特征在于，所述辅助接合区包括多个接合部，部分所述接合部在所述衬底上的投影与所述保护环结构在所述衬底上的投影存在重合区域；
另一部分所述接合部在所述衬底上的投影与所述切割道在所述衬底上的投影重合。
4.如权利要求1所述的芯片结构，其特征在于，所述保护环结构包括至少一圈环体，所述辅助接合区包括接合部，一个或多个所述环体在所述衬底上的投影与所述接合部在所述衬底上的投影存在重合区域。
5.如权利要求4所述的芯片结构，其特征在于，所述接合部包括第一连接部，所述第一连接部沿所述衬底的厚度方向延伸；
所述第一连接部的一端部与所述环体连接，所述第一连接部的另一端部包括接合面。
6.如权利要求4所述的芯片结构，其特征在于，所述接合部包括第二连接部和连接层，所述第二连接部沿所述衬底的厚度方向延伸，所述连接层平行于所述衬底；
所述第二连接部的一端部与所述环体连接，所述第二连接部的另一端部与所述连接层连接；
所述连接层包括接合面，所述接合面位于所述连接层的远离所述第二连接部的一侧。
7.如权利要求6所述的芯片结构，其特征在于，所述保护环结构包括多个环体，所述多个环体包括第一环体，所述第一环体与所述功能区相邻设置；
与所述第一环体对应的所述接合部包括第一连接层，所述第一连接层与所述功能区的内部接合区分隔设置。
8.如权利要求7所述的芯片结构，其特征在于，所述第一连接层在所述衬底上的投影区域位于所述第一环体在所述衬底上的投影区域内。
9.如权利要求7所述的芯片结构，其特征在于，所述芯片结构还包括切割道，所述多个环体还包括第二环体，所述第二环体与所述切割道相邻设置；
与所述第二环体对应的所述接合部包括第二连接层，所述第二连接层与所述切割道相连。
10.如权利要求9所述的芯片结构，其特征在于，所述第二连接层在所述衬底上的投影面积大于所述第一连接层在所述衬底上的投影面积；
沿所述保护环结构的宽度方向，所述第二连接层的尺寸大于所述第一连接层的尺寸。
11.如权利要求4-10任一项所述的芯片结构，其特征在于，所述接合部包括多个依次首尾相连的规则的弯折单元。
12.如权利要求1至10任一项所述的芯片结构，其特征在于，所述衬底具有中线，位于所述中线两侧的所述辅助接合区以所述中线为对称轴对称设置。
13.如权利要求1至10任一项所述的芯片结构，其特征在于，所述芯片结构还包括表面介电层，所述表面介电层位于所述衬底上；
所述辅助接合区与所述表面介电层的顶面平齐。
14.如权利要求1至10任一项所述的芯片结构，其特征在于，所述芯片结构还包括表面介电层，所述表面介电层位于所述衬底上；
所述辅助接合区低于所述表面介电层；或者，所述辅助接合区高于所述表面介电层。
15.一种半导体结构，其特征在于，包括第一芯片和第二芯片，所述第一芯片和所述第二芯片均采用如权利要求1至14任一项所述的芯片结构；
在所述第一芯片和所述第二芯片连接的堆叠界面，所述第一芯片的辅助接合区与所述第二芯片的辅助接合区连接。
16.根据权利要求15所述的半导体结构，其特征在于，所述第一芯片的辅助接合区与所述第二芯片的辅助接合区金属键合连接。
17.根据权利要求16所述的半导体结构，其特征在于，在所述堆叠界面相连接的两个所述辅助接合区，两者中的一个高于所述半导体结构的表面介电层，两者中的另一个低于所述半导体结构的表面介电层。
CN202110770973.3A 2021-07-07 2021-07-07 一种芯片结构和半导体结构 Pending CN115662970A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110770973.3A CN115662970A (zh) 2021-07-07 2021-07-07 一种芯片结构和半导体结构
PCT/CN2021/137330 WO2023279661A1 (zh) 2021-07-07 2021-12-13 一种芯片结构和半导体结构
US18/150,866 US20230154867A1 (en) 2021-07-07 2023-01-06 Chip structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110770973.3A CN115662970A (zh) 2021-07-07 2021-07-07 一种芯片结构和半导体结构

Publications (1)

Publication Number Publication Date
CN115662970A true CN115662970A (zh) 2023-01-31

Family

ID=84800299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110770973.3A Pending CN115662970A (zh) 2021-07-07 2021-07-07 一种芯片结构和半导体结构

Country Status (3)

Country Link
US (1) US20230154867A1 (zh)
CN (1) CN115662970A (zh)
WO (1) WO2023279661A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668050B (zh) * 2009-11-25 2015-12-02 英特尔公司 穿硅过孔保护环
US8633088B2 (en) * 2012-04-30 2014-01-21 Freescale Semiconductor, Inc. Glass frit wafer bond protective structure
CN105984837A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 堆叠结构的晶圆及其减薄方法
CN106024746B (zh) * 2016-07-25 2018-08-17 扬州扬杰电子科技股份有限公司 一种适用于金属丝键合的trench肖特基芯片及其加工工艺
CN112259599B (zh) * 2020-10-21 2021-10-12 清华大学 一种硅片键合式igbt器件及其制作方法

Also Published As

Publication number Publication date
WO2023279661A1 (zh) 2023-01-12
US20230154867A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
KR100461220B1 (ko) 반도체 장치 및 그의 제조방법
TWI548051B (zh) Semiconductor device
US7888805B2 (en) Semiconductor device package of stacked semiconductor chips with spacers provided therein
US20010020735A1 (en) Semiconductor device
US20070087067A1 (en) Semiconductor die having a protective periphery region and method for forming
US7859097B2 (en) Semiconductor device and method of fabricating semiconductor device
US8598720B2 (en) Semiconductor device and manufacturing method thereof
US10128201B2 (en) Seal ring for wafer level package
KR20060003801A (ko) 본딩 패드 및 칩 구조체
JP2004304081A (ja) 半導体チップ、半導体装置及びその製造方法
US9355970B2 (en) Chip package and method for forming the same
US8115320B2 (en) Bond pad structure located over active circuit structure
EP2838114A2 (en) Chip package
US8878370B2 (en) Bond pad structure
CN115662970A (zh) 一种芯片结构和半导体结构
US20070096341A1 (en) Board on chip package and method of manufacturing the same
TW200814247A (en) Stacked chip package structure with lead-frame having bus bar with transfer pad
JP4422380B2 (ja) 半導体装置の製造方法
US10964681B2 (en) Semiconductor device and method for manufacturing the same
US7768137B2 (en) Semiconductor chip with flip chip contacts and a passivation layer with varying thickness portions surrounding contact surfaces of the semiconductor chip
JP5811110B2 (ja) 半導体装置の製造方法
TWI529868B (zh) 多晶片混合封裝的半導體器件及其製備方法
US8129826B2 (en) Semiconductor package apparatus having redistribution layer
CN108357784B (zh) 卷带式包装材
JP2008205016A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination