CN115662909A - 小尺寸高密度铜柱的制备方法 - Google Patents
小尺寸高密度铜柱的制备方法 Download PDFInfo
- Publication number
- CN115662909A CN115662909A CN202211100638.3A CN202211100638A CN115662909A CN 115662909 A CN115662909 A CN 115662909A CN 202211100638 A CN202211100638 A CN 202211100638A CN 115662909 A CN115662909 A CN 115662909A
- Authority
- CN
- China
- Prior art keywords
- copper
- substrate
- groove
- layer
- copper column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010949 copper Substances 0.000 title claims abstract description 209
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 205
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 197
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000011049 filling Methods 0.000 claims abstract description 18
- 238000009713 electroplating Methods 0.000 claims abstract description 17
- 239000011521 glass Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 117
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 239000000945 filler Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000009623 Bosch process Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 238000005260 corrosion Methods 0.000 abstract 1
- 230000007797 corrosion Effects 0.000 abstract 1
- 229920006336 epoxy molding compound Polymers 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明涉及一种小尺寸高密度铜柱的制备方法。其包括：提供一基底，并对所述基底刻蚀，以在基底内形成所需的铜柱沟槽；在铜柱沟槽内制备种子层，并对制备种子层后的铜柱沟槽内进行电镀填充，以形成若干填满铜柱沟槽内的槽内铜柱体；将一临时键合载片与上述制备有槽内铜柱体的基底临时键合，其中，在键合后，铜柱沟槽的槽口与临时键合载片对应且邻近；将上述的基底去除，支撑于临时键合载片上的槽内铜柱体形成所需的铜柱。本发明能有效制备得到小尺寸高密度铜柱，避免铜柱存在较明显的侧蚀，提高铜柱结合力，与现有工艺兼容，安全可靠。
Description
技术领域
本发明涉及一种制备方法，尤其是一种小尺寸高密度铜柱的制备方法。
背景技术
目前，SiP(System In a Package)、POP(package-on-package)等芯片封装方式，往往使用铜柱实现top die(上层裸片)和bottom die(下层裸片)垂直方向的互连。
现有技术中，铜柱加工主要使用光刻的方式，流程为溅射-光刻-电镀-去胶-湿法腐蚀，光刻胶一般选择干膜光刻胶。但对所述光刻方式，由于目前厚膜光刻胶的分辨率的问题，一般光刻的开口CD>＝50μm，这就导致最终的铜柱尺寸无法进一步缩小，进而无法提升铜柱的密度。
此外，由于光刻过程中光散射的问题，最终的光刻开口CD侧壁垂直度较差，会增加后续电镀的难度。不仅如此，由于电镀后，需要腐蚀种子层，铜柱会有较明显的undercut(侧蚀)，影响后续铜柱与基底的结合力。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种小尺寸高密度铜柱的制备方法，其能有效制备得到小尺寸高密度铜柱，避免铜柱存在较明显的undercut，提高铜柱结合力，与现有工艺兼容，安全可靠。
按照本发明提供的技术方案，一种小尺寸高密度铜柱的制备方法，所述制备方法包括：
提供一基底，并对所述基底刻蚀，以在基底内形成所需的铜柱沟槽；
在铜柱沟槽内制备种子层，并对制备种子层后的铜柱沟槽内进行电镀填充，以形成若干填满铜柱沟槽内的槽内铜柱体；
将一临时键合载片与上述制备有槽内铜柱体的基底临时键合，其中，在键合后，铜柱沟槽的槽口与临时键合载片对应且邻近；
将上述的基底去除，支撑于临时键合载片上的槽内铜柱体形成所需的铜柱。
对基底刻蚀形成铜柱沟槽时，制备铜柱沟槽的过程包括：
在基底的正面涂覆一光刻胶层，并对所涂覆的光刻胶层进行光刻，以形成若干贯通光刻胶层的光刻胶层窗口，通过所述光刻胶层窗口使得与所述光刻胶层窗口正对应基底的正面露出；
对上述基底采用Bosch工艺进行沟槽刻蚀，以在基底内形成所需的铜柱沟槽，铜柱沟槽从基底的正面垂直向下延伸；
在制备得到铜柱沟槽后，对上述基底的正面进行清洗，以去除光刻胶层。
制备种子层的工艺包括PVD，所述种子层为Cu或Ti/Cu。
制备槽内铜柱体内时，所述制备过程包括：
进行铜料的电镀填充，以得到填满铜柱沟槽内的槽内填充体以及覆盖基底上的填充体连接层；
对基底上的填充体连接层进行去除，利用铜柱沟槽内的槽内填充体形成槽内铜柱体。
对基底上的填充体连接层去除时，所述去除方法包括CMP。
所述基底包括硅衬底；所述临时键合载片包括玻璃。
在形成槽内铜柱体后，利用RDL工艺制备得到铜柱布线连接层，其中，
所述铜柱布线连接层包括若干铜柱布线连接体，槽内铜柱体与铜柱布线连接层间呈一一对应电连接。
对基底去除时，先采用机械减薄方式去除，再利用湿法或干法刻蚀去除剩余的部分。
临时键合时，通过临时键合胶层将临时键合载片与基底临时键合。
在铜柱沟槽内制备种子层前，在铜柱沟槽内先沉积绝缘介质层；
将基底去除后，所述绝缘介质层包裹在临时键合载片上铜柱的外表面。
本发明的优点：
采用刻蚀工艺代替光刻方式，利用基底内的铜柱沟槽可以实现后续铜柱的小尺寸、高垂直度等，即能有效制备得到小尺寸高密度铜柱；且可以通过调节光刻胶的角度，实现刻蚀基底表面开口CD稍大与铜柱沟槽底部，以可防止后续形成铜柱会产生侧蚀。
在铜柱沟槽内制备绝缘介质层，并在去除基底形成铜柱时，铜柱表面包裹一层介质绝缘层，利用绝缘介质层的隔离作用，防止铜柱向EMC材料内扩散，提高可靠性。
附图说明
图1～图7为本发明一种具体实施工艺步骤剖视图，其中，
图1为本发明基底的剖视图。
图2为本发明制备得到铜柱沟槽后的剖视图。
图3为本发明制备得到绝缘介质层后的剖视图。
图4为本发明进行电镀填充后的剖视图。
图5为本发明对填充体连接层进行去除后的剖视图。
图6为本发明制备得到铜柱布线连接层后的剖视图。
图7为本发明与临时键合载片临时键合后的剖视图。
图8为本发明基底去除后的剖视图。
附图标记说明：1-基底、2-铜柱沟槽、3-绝缘介质层、4-电镀填充体、5-槽内铜柱体、6-铜柱布线连接体、7-铜柱布线介质层、8-临时键合载片、9-铜柱。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能有效制备得到小尺寸高密度铜柱，本发明提供一种小尺寸高密度铜柱的制备方法，其中，所述制备方法包括：
提供一基底1，并对所述基底1刻蚀，以在基底1内形成所需的铜柱沟槽2；
在铜柱沟槽2内制备种子层，并对制备种子层后的铜柱沟槽2内进行电镀填充，以形成若干填满铜柱沟槽2内的槽内铜柱体5；
将一临时键合载片8与上述制备有槽内铜柱体5的基底1临时键合，其中，在键合后，铜柱沟槽2的槽口与临时键合载片8对应且邻近；
将上述的基底1去除，支撑于临时键合载片8上的槽内铜柱体5形成所需的铜柱9。
具体地，基底1可采用现有常用的衬底形式，如可以采用硅衬底，基底1的类型可根据实际需要选择，以能满足工艺需求为准。一般地，基底1包括主面以及与所述主面正对应的背面，对基底1的正面进行刻蚀，以能制备得到铜柱沟槽2，制备得到铜柱沟槽2的数量以及在基底1内的分布位置可根据实际需要选择。
在制备得到铜柱沟槽2后，需在基底1的正面进行种子层的工艺，制备种子层的工艺包括PVD(Physical Vapor Deposition)，所述种子层为Cu或Ti/Cu；种子层的工艺以及种子层的具体类型可以根据需要选择，以能满足工艺需求为准。
在种子层工艺后，可采用电镀填充工艺，在铜柱沟槽2内制备得到所需的槽内铜柱体5，一般地，槽内铜柱体5填满基底1内的铜柱沟槽2。
为了能形成所需的铜柱9，需要利用一临时键合载片8与基底1临时键合，在临时键合后，基底1的正面与临时键合载片8对应，此时，基底1内铜柱沟槽2的槽口与临时键合载片8对应且邻近。一般地，临时键合载片8可以为玻璃，临时键合载片8通过临时键合胶层与基底1临时键合，临时键合的具体条件以及方式均可根据实际需要选择，以能满足临时键合配合为准。
在临时键合后，将上述的基底1去除，以在基底1去除后，得到支撑于临时键合载片8上的铜柱9，其中，所述铜柱9由上述基底1内的槽内铜柱体5对应形成。
对基底1刻蚀形成铜柱沟槽2时，本发明的一种实施例中，所述制备铜柱沟槽2的过程包括：
在基底1的正面涂覆一光刻胶层，并对所涂覆的光刻胶层进行光刻，以形成若干贯通光刻胶层的光刻胶层窗口，通过所述光刻胶层窗口使得与所述光刻胶层窗口正对应基底1的正面露出；
对上述基底1采用Bosch工艺进行沟槽刻蚀，以在基底1内形成所需的铜柱沟槽2，铜柱沟槽2从基底1的正面垂直向下延伸；
在制备得到铜柱沟槽2后，对上述基底1的正面进行清洗，以去除光刻胶层。
具体地，图1中示出了基底1的情况，对图1中的衬底，可采用本技术领域常用的技术手段在基底1的正面涂覆光刻胶层，光刻胶层的涂覆工艺以及光刻胶层的具体情况可以根据实际需要选择。
在基底1上涂覆得到光刻胶层后，对光刻胶层进行图形化，所述图形化即为对所涂覆的光刻胶层进行光刻，以形成若干贯通光刻胶层的光刻胶层窗口，通过所述光刻胶层窗口使得与所述光刻胶层窗口正对应基底1的正面露出。
对光刻胶层图形化后，利用图形化后的光刻胶层对基底1正面进行刻蚀，其中，可采用Bosch工艺进行沟槽刻蚀，以在沟槽刻蚀后，即可得到基底1内的铜柱沟槽2，如图2所示。铜柱沟槽2的槽口位于基底1的正面，铜柱沟槽2从基底1的正面垂直向下延伸，铜柱沟槽2的深度一般小于基底1的厚度。
对光刻胶层图形化时，可配置铜柱沟槽2的分布密度、分布位置以及铜柱沟槽2的大小。具体实施时，可以通过调节光刻胶层光刻的角度，实现刻蚀基底1表面开口CD(即铜柱沟槽2的槽口)稍大与铜柱沟槽2底部，以可防止后续形成铜柱9会产生侧蚀(undercut)。
刻蚀得到铜柱沟槽2后，对基底1的正面进行清洗，所述清洗的方式以及条件可以根据需要选择，以能将基底1正面以及铜柱沟槽2内的光刻胶去除为准。清洗后的基底1以及铜柱沟槽2，如图2所示。
由上述说明可知，制备铜柱沟槽2且对光刻胶层清洗后，可直接进行种子层工艺。本发明的一种实施例中，在铜柱沟槽2内制备种子层前，在铜柱沟槽2内先沉积绝缘介质层3；
将基底1去除后，所述绝缘介质层3包裹在临时键合载片8上铜柱9的外表面。
具体实施时，绝缘介质层3可以为二氧化硅层或其他的绝缘介质材料，具体材料类型可以根据需要选择。绝缘介质层3可以采用本技术领域常用的沉积工艺，沉积后，绝缘介质层3覆盖在基底1的正面，并覆盖在铜柱沟槽2的内壁以及底壁，如图3所示。
在制备得到绝缘介质层3后，在进行种子层工艺，种子层工艺的具体情况可参考上述说明，此处不再赘述。
在铜柱沟槽2内制备绝缘介质层3时，将基底1去除时，由于绝缘介质层3的材料与基底1的材料不同，从而在将基底1去除时，绝缘介质层3保持包裹在所形成铜柱9的外表面。当铜柱9的外表面包裹有绝缘介质层3时，利用绝缘介质层3的隔离作用，在后续工艺时，可防止Cu向EMC(Epoxy Molding Compound)材料内扩散，提高可靠性。
本发明的一种实施例中，制备槽内铜柱体5内时，所述制备过程包括：
进行铜料的电镀填充，以得到填满铜柱沟槽2内的槽内填充体以及覆盖基底1上的填充体连接层；
对基底1上的填充体连接层进行去除，利用铜柱沟槽2内的槽内填充体形成槽内铜柱体5。
具体地，可采用本技术领域常用的电镀工艺进行铜料电镀，以在电镀后得到电镀填充体4。根据电镀填充工艺可知，电镀填充体4包括填满铜柱沟槽2内的槽内填充体以及覆盖基底1上的填充体连接层，如图4所示。
为了能形成上述的槽内铜柱体5，需要对电镀填充体4的填充体连接层进行去除，其中，对基底1上的填充体连接层去除时，所述去除方法包括CMP(Chemical MechanicalPolishing)。当对填充体连接成去除后，利用槽内填充体即可形成槽内铜柱体5，如图5所示。
由上述说明可知，在制备得到槽内铜柱体5后，可直接与临时键合载片8直接键合，当然，为了后续工艺，还可以进行其他工艺。本发明的一种实施例中，在形成槽内铜柱体5后，利用RDL工艺制备得到铜柱布线连接层，其中，
所述铜柱布线连接层包括若干铜柱布线连接体6，槽内铜柱体5与铜柱布线连接层6间呈一一对应电连接。
具体实施时，采用本技术常用的RDL(ReDistribution Layer)工艺制备得到铜柱布线连接层，铜柱布线连接层位于基底1的正面。本发明的一种实施例中，铜柱布线连接成包括若干铜柱布线连接体6，一般地，铜柱布线连接体6的数量与基底1内的铜柱铜柱体5的数量相一致，即呈一一对应连接配合。
铜柱布线连接体6与所对应的槽内铜柱体5对应接触后电连接，当然，铜柱布线连接体6还可以包括位于槽内铜柱体5外的部分，利用位于槽内铜柱体5的部分可实现与后续其他部分的电连接配合。此外，采用RDL工艺，铜柱布线连接层还包括铜柱布线介质层7，铜柱布线介质层7覆盖在铜柱布线连接体6上，利用铜柱布线介质层7可对铜柱布线连接体6保护，如图6所示。
具体实施时，采用RDL工艺制备得到的铜柱布线连接层的具体情况可根据实际需要选择，以能满足利用铜柱9进行所需的互联为准。
当制备得到铜柱布线连接层后，由上述说明可知，依然需要利用临时键合载片8进行临时键合，并在临时键合后，去除基底1。在临时键合时，将依然将基底1的正面与临时键合载片8对应，此时，铜柱布线连接层与临时键合载盘8上的临时键合胶层对应，如图7所示，具体实施临时键合的工艺条件以及方式可参考上述说明，以能满足键合键合并去除基底1为准。
本发明的一种实施例中，对基底1去除时，先采用机械减薄方式去除，再利用湿法或干法刻蚀去除剩余的部分。
具体地，临时键合后，利用临时键合载片8的支撑，可以对基底1进行去除，在去除时，可以先采用机械减薄去除部分基底1，然后用湿法或干法刻蚀去除剩余的部分，具体实施时，机械减薄、湿法以及干法刻蚀去除基底1的工艺条件可根据实际需要选择，具体以能满足对基底1的完全有效去除为准。
在将基底1去除后，形成如图8所示的情况。图8中，示出了绝缘介质层3对铜柱9外表面包裹的情况。在具体实施时，对得到的铜柱9，可以装配于所需的互联结构中，并在装配后，通过接触与临时键合载片8解键合的方式与临时键合载片8分离，即不会影响互联以及后续的封装工艺。
综上，本发明采用刻蚀工艺代替光刻方式，利用基底1内的铜柱沟槽2可以实现后续铜柱的小尺寸、高垂直度等，即能有效制备得到小尺寸高密度铜柱9；而且可以通过调节光刻胶的角度，实现刻蚀基底1表面开口CD稍大与铜柱沟槽2底部，以可防止后续形成铜柱9会产生侧蚀。
在铜柱沟槽2内制备绝缘介质层3，并在去除基底1形成铜柱9时，铜柱9表面包裹一层介质绝缘层3，利用绝缘介质层3的隔离作用，防止铜柱9向EMC材料内扩散，提高可靠性。
Claims (10)
1.一种小尺寸高密度铜柱的制备方法，其特征是，所述制备方法包括：
提供一基底，并对所述基底刻蚀，以在基底内形成所需的铜柱沟槽；
在铜柱沟槽内制备种子层，并对制备种子层后的铜柱沟槽内进行电镀填充，以形成若干填满铜柱沟槽内的槽内铜柱体；
将一临时键合载片与上述制备有槽内铜柱体的基底临时键合，其中，在键合后，铜柱沟槽的槽口与临时键合载片对应且邻近；
将上述的基底去除，支撑于临时键合载片上的槽内铜柱体形成所需的铜柱。
2.根据权利要求1所述小尺寸高密度铜柱的制备方法，其特征是，对基底刻蚀形成铜柱沟槽时，制备铜柱沟槽的过程包括：
在基底的正面涂覆一光刻胶层，并对所涂覆的光刻胶层进行光刻，以形成若干贯通光刻胶层的光刻胶层窗口，通过所述光刻胶层窗口使得与所述光刻胶层窗口正对应基底的正面露出；
对上述基底采用Bosch工艺进行沟槽刻蚀，以在基底内形成所需的铜柱沟槽，铜柱沟槽从基底的正面垂直向下延伸；
在制备得到铜柱沟槽后，对上述基底的正面进行清洗，以去除光刻胶层。
3.根据权利要求1所述小尺寸高密度铜柱的制备方法，其特征是，制备种子层的工艺包括PVD，所述种子层为Cu或Ti/Cu。
4.根据权利要求1所述小尺寸高密度铜柱的制备方法，其特征是，制备槽内铜柱体内时，所述制备过程包括：
进行铜料的电镀填充，以得到填满铜柱沟槽内的槽内填充体以及覆盖基底上的填充体连接层；
对基底上的填充体连接层进行去除，利用铜柱沟槽内的槽内填充体形成槽内铜柱体。
5.根据权利要求4所述小尺寸高密度铜柱的制备方法，其特征是，对基底上的填充体连接层去除时，所述去除方法包括CMP。
6.根据权利要求1所述小尺寸高密度铜柱的制备方法，其特征是，所述基底包括硅衬底；所述临时键合载片包括玻璃。
7.根据权利要求1至6任一项所述小尺寸高密度铜柱的制备方法，其特征是，在形成槽内铜柱体后，利用RDL工艺制备得到铜柱布线连接层，其中，
所述铜柱布线连接层包括若干铜柱布线连接体，槽内铜柱体与铜柱布线连接层间呈一一对应电连接。
8.根据权利要求1至6任一项所述小尺寸高密度铜柱的制备方法，其特征是，对基底去除时，先采用机械减薄方式去除，再利用湿法或干法刻蚀去除剩余的部分。
9.根据权利要求1至6任一项所述小尺寸高密度铜柱的制备方法，其特征是，临时键合时，通过临时键合胶层将临时键合载片与基底临时键合。
10.根据权利要求1至6任一项所述小尺寸高密度铜柱的制备方法，其特征是，在铜柱沟槽内制备种子层前，在铜柱沟槽内先沉积绝缘介质层；
将基底去除后，所述绝缘介质层包裹在临时键合载片上铜柱的外表面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211100638.3A CN115662909A (zh) | 2022-09-09 | 2022-09-09 | 小尺寸高密度铜柱的制备方法 |
| PCT/CN2023/082676 WO2024051144A1 (zh) | 2022-09-09 | 2023-03-21 | 小尺寸高密度铜柱的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211100638.3A CN115662909A (zh) | 2022-09-09 | 2022-09-09 | 小尺寸高密度铜柱的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115662909A true CN115662909A (zh) | 2023-01-31 |
Family
ID=84983098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211100638.3A Pending CN115662909A (zh) | 2022-09-09 | 2022-09-09 | 小尺寸高密度铜柱的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115662909A (zh) |
| WO (1) | WO2024051144A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024051144A1 (zh) * | 2022-09-09 | 2024-03-14 | 华进半导体封装先导技术研发中心有限公司 | 小尺寸高密度铜柱的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103236417A (zh) * | 2013-04-28 | 2013-08-07 | 江苏物联网研究发展中心 | 一种高深宽比tsv的填充方法 |
| CN103700595B (zh) * | 2013-12-17 | 2016-07-06 | 中国电子科技集团公司第五十八研究所 | 一种晶圆级高深宽比tsv封装基板制备方法 |
| CN107658261B (zh) * | 2017-08-23 | 2019-02-01 | 长江存储科技有限责任公司 | 一种芯片后端金属制程工艺 |
| CN110690163B (zh) * | 2019-10-12 | 2022-04-19 | 上海先方半导体有限公司 | 半导体器件及其制作方法 |
| CN115662909A (zh) * | 2022-09-09 | 2023-01-31 | 华进半导体封装先导技术研发中心有限公司 | 小尺寸高密度铜柱的制备方法 |
-
2022
- 2022-09-09 CN CN202211100638.3A patent/CN115662909A/zh active Pending
-
2023
- 2023-03-21 WO PCT/CN2023/082676 patent/WO2024051144A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024051144A1 (zh) * | 2022-09-09 | 2024-03-14 | 华进半导体封装先导技术研发中心有限公司 | 小尺寸高密度铜柱的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024051144A1 (zh) | 2024-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10515875B2 (en) | Interconnect structure for package-on-package devices | |
| US7915710B2 (en) | Method of fabricating a semiconductor device, and semiconductor device with a conductive member extending through a substrate and connected to a metal pattern bonded to the substrate | |
| US8669179B2 (en) | Through-wafer interconnects for photoimager and memory wafers | |
| CN101752270B (zh) | 堆叠集成电路半导体晶粒的形成方法 | |
| US20150380341A1 (en) | Three-Dimensional Semiconductor Device | |
| CN111312697A (zh) | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 | |
| US8623762B2 (en) | Semiconductor device and a method for making the semiconductor device | |
| US9123829B2 (en) | Method for producing chip stacks | |
| US8884442B2 (en) | Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact | |
| US9093456B2 (en) | Stack of semiconductor structures and corresponding manufacturing method | |
| CN106672888B (zh) | 封装集成电路管芯的方法和器件 | |
| CN115662909A (zh) | 小尺寸高密度铜柱的制备方法 | |
| US11795051B2 (en) | Through silicon via and redistribution layer | |
| CN100563000C (zh) | 半导体器件及其制造方法 | |
| CN105097720A (zh) | 封装结构的形成方法 | |
| CN102544040A (zh) | 利用TSV技术实现GaAs图像传感器的圆片级封装方法 | |
| CN106057786B (zh) | 3d堆叠式芯片封装件 | |
| US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
| US8853073B2 (en) | Method for producing vias | |
| US20200185345A1 (en) | Semiconductor device | |
| CN117038575A (zh) | 简易硅基垂直互连封装方法、装置及基板 | |
| CN113937018A (zh) | 晶圆级封装方法以及封装结构 | |
| CN114551258A (zh) | 扇出型晶圆级封装方法及封装结构 | |
| CN115602605A (zh) | 用于封装的转接板及其制备方法、半导体封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |