CN115656331A - 一种芯片开裂的失效根因溯源的开封及分析方法及设备 - Google Patents
一种芯片开裂的失效根因溯源的开封及分析方法及设备 Download PDFInfo
- Publication number
- CN115656331A CN115656331A CN202211462990.1A CN202211462990A CN115656331A CN 115656331 A CN115656331 A CN 115656331A CN 202211462990 A CN202211462990 A CN 202211462990A CN 115656331 A CN115656331 A CN 115656331A
- Authority
- CN
- China
- Prior art keywords
- crack
- chip
- layer
- sample
- cracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种芯片开裂的失效根因溯源的开封及分析方法及设备,包括:确定焊锡层形成过程没有造成芯片的功能性失效的芯片为第一样本芯片和第二样本芯片;去除第一样本芯片的塑封层和焊锡层,确定具有相同裂纹的第一样本芯片,根据具有相同裂纹的第一样本芯片,确定第二样本芯片的预设区域;对预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在。这样可以系统化的、快速有效地确定芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
Description
技术领域
本发明涉及芯片技术领域,尤其涉及一种芯片开裂的失效根因溯源的开封及分析方法及设备。
背景技术
芯片制造的流程,简单地说涵盖晶圆制造,切割,固晶,回流焊,焊线,塑封胶,封装,贴装电路板,回流焊等工艺,当在模组无法通过功能性测试时,就会进行失效分析,如果发现失效,通常需要经过一系列的失效分析流程以找到失效根因。如果失效分析流程判定其失效是在芯片内部(裂纹在形成焊锡层之前已经存在)失效,而不是封装互联失效,一般会采用化学开封技术,即将塑封的芯片浸泡在特制的开封酸液里加温,直到芯片与塑封层和焊锡层脱离,然后将芯片取出,以便进一步的分析。化学开封的含义是去除塑封层和焊锡层。芯片开裂的现象,往往发生在功能性失效后的失效分析步骤里的开封之后的环节。即去除了塑封层和焊锡层的束缚之后,芯片才会出现开裂的现象。然而,化学开封之后发现的芯片开裂现象,常常无法快速确定芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
发明内容
本发明提供了一种芯片开裂的失效根因溯源的开封及分析方法及设备,可以系统化的、快速有效地确定芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
第一方面,本发明提供了一种芯片开裂的失效根因溯源的开封及分析方法,芯片结构包括框架、焊锡层、芯片和塑封层,包括:
通过超声检测手段和截面分析技术,确定焊锡层的形成过程没有引入裂纹进而导致芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效的芯片为第一样本芯片和第二样本芯片,其中,第一样本芯片和第二样本芯片的数量包括多个,第一样本芯片和第二样本芯片包括相同的功能性失效;
去除多个第一样本芯片的塑封层和焊锡层,确定具有相同裂纹的第一样本芯片,其中,相同裂纹具有相同的裂纹起始位置和相同的裂纹扩展区域;
根据具有相同裂纹的第一样本芯片,确定第二样本芯片的预设区域,其中,预设区域在第二样本芯片的位置和裂纹起始位置在第一样本芯片的位置相同;
对第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
可选的,对第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效包括:
对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处存在裂纹,但是没有开裂,确定裂纹在形成塑封层之前已经存在。
可选的,对第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效包括:
对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处未发现裂纹,去除全部塑封层,保留焊锡层;
若第二样本芯片没有开裂,去除焊锡层,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
可选的,对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处存在裂纹,确定裂纹在形成塑封层之前已经存在之后还包括:
去除全部塑封层,保留焊锡层;
若第二样本芯片没有开裂,去除焊锡层,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
可选的,若第二样本芯片没有开裂,去除焊锡层,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效包括:
若第二样本芯片没有开裂,去除焊锡层,第二样本芯片出现裂纹扩展状况进而导致第二样本芯片开裂,判断裂纹在形成焊锡层之前已经存在。
可选的,确定具有相同裂纹的第一样本芯片包括:
根据出现裂纹并开裂的第一样本芯片的断口的形貌,找到第一样本芯片的裂纹起始位置和裂纹扩展区域;
确定具有相同的裂纹起始位置和相同的裂纹扩展区域的第一样本芯片为具有相同裂纹的第一样本芯片。
可选的,对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处未发现裂纹,去除全部塑封层,保留焊锡层包括:
对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处未发现裂纹,通过第一腐蚀液去除全部塑封层,保留焊锡层。
可选的,若第二样本芯片没有开裂,去除焊锡层,第二样本芯片出现裂纹扩展状况,判断裂纹在形成焊锡层之前已经存在包括:
若第二样本芯片没有开裂,通过第二腐蚀液去除焊锡层,第二样本芯片出现裂纹扩展状况,判断裂纹在形成焊锡层之前已经存在。
可选的,根据出现裂纹并开裂的第一样本芯片的断口的形貌,找到第一样本芯片的裂纹起始位置和裂纹扩展区域之前包括:
通过扫描电镜以及三维高分辨光学显微镜获取出现裂纹并开裂的第一样本芯片的断口的形貌。
第二方面,一种芯片开裂的失效根因溯源的开封及分析设备,采用本发明任意实施例所述的芯片开裂的失效根因溯源的开封及分析方法判断芯片可以系统化的、快速有效地确定芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
本发明实施例技术方案发现芯片内部具有相同的功能性失效时,通过去除第一样本芯片的塑封层,使第一样本芯片出现相同裂纹,观察第一样本芯片具有相同的裂纹起始位置和裂纹扩展区域,可以确定这些第一样品芯片为具有相同裂纹的样品芯片,根据第一样本芯片出现的相同的裂纹起始位置和相同的裂纹扩展区域,可以确定第二样本芯片的预设区域为可能出现裂纹起始位置的区域。对第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效,这样可以系统化的、快速有效地厘清与第一样本芯片和第二样本芯片具有相同的加工工艺、相同的使用过程以及相同的功能性失效的大批量芯片的裂纹是否在形成焊锡层之前已经存在。如果裂纹是在焊锡层形成之前已经存在,那么与第一样本芯片和第二样本芯片具有相同的加工工艺、相同的使用过程以及相同的功能性失效的大批量芯片的功能性失效不是由于塑封层和焊锡层的化学开封导致的。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种芯片的结构示意图;
图2是本发明实施例提供的一种芯片开裂的失效根因溯源的开封及分析方法的工作流程图;
图3是本发明实施例提供的一种芯片开封后去除塑封层后存在裂纹开裂芯片的俯视示意图;
图4示例性的示出了一种裂纹起始位置的结构示意图;
图5示例性的示出了一种裂纹扩展区域的结构示意图;
图6是本发明实施例提供的一种芯片局部开封效果示意图;
图7是图2中步骤140包括的一种工作流程图;
图8是本发明实施例提供的一种芯片保留焊锡层的开封结构示意图;
图9是图2中步骤120包括的一种工作流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明提供了一种芯片开裂的失效根因溯源的开封及分析方法,图1是本发明实施例提供的一种芯片的结构示意图,参考图1,芯片结构包括框架10、焊锡层20、芯片30和塑封层40,还包括键合线50和引脚60,图2是本发明实施例提供的一种芯片开裂的失效根因溯源的开封及分析方法的工作流程图,参考图2,包括:
步骤110、通过超声检测手段和截面分析技术,确定焊锡层的形成过程没有引入裂纹进而导致芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效的芯片为第一样本芯片和第二样本芯片,其中,第一样本芯片和第二样本芯片的数量包括多个,第一样本芯片和第二样本芯片包括相同的功能性失效。
在本发明实施例中,通过超声检测手段和截面技术分析,确定焊锡层20的形成过程没有引入裂纹,可以排除焊锡层20的形成过程会在第一样本芯片和第二样本芯片内引入裂纹,进而造成芯片在去除塑封层40和焊锡层20之后开裂以及造成芯片的功能性失效。需要说明的是,通过超声检测手段和截面技术分析,确定焊锡层20的去除和焊锡层20的形成过程没有引入裂纹的过程如下:在焊锡层20形成之后通过超声检测手段在焊锡层20内没有发现裂纹的存在,并且制作焊锡层的断面,获取焊锡层的断面图像,判断焊锡层内部没有裂纹,则可以证明焊锡层20的形成过程没有引入裂纹。
需要说明的是,塑封层的去除不会引入裂纹进而导致芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效的原因如下:
塑封层的去除过程是通过腐蚀液对塑封层的腐蚀而去除的,腐蚀液在腐蚀塑封层的时候,不会与芯片的半导体材料例如是硅材料发生化学反应,进而不会腐蚀芯片,不会因为塑封层的去除而引入裂纹。但是如果焊锡层形成之前芯片内部有裂纹,腐蚀液可能渗进裂纹,进而导致裂纹的扩展,从而导致芯片开裂。
同理,焊锡层的去除不会引入裂纹进而导致芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效的原因如下:
焊锡层的去除过程是也是通过腐蚀液对焊锡层的腐蚀而去除的,腐蚀液在腐蚀焊锡层的时候,不会与芯片的半导体材料例如是硅材料发生化学反应,进而不会腐蚀芯片,不会因为焊锡层的去除而引入裂纹。但是如果焊锡层形成之前芯片内部有裂纹,腐蚀液可能渗进裂纹,进而导致裂纹的扩展,从而导致芯片开裂。
塑封层的形成不会引入裂纹进而导致芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效的原因如下:
塑封层的形成本身是不会引入裂纹的,因为塑封是将芯片箍住,而塑封材料是复合材料,具有一定的塑性,不是脆性材料。因此它能够限制裂纹的扩展,不会加剧。在本发明实施例中,第一样本芯片和第二样本芯片具有相同的功能性失效的含义是:第一样本芯片和第二样本芯片的加工工艺和使用过程是相同的,且第一样本芯片和第二样本芯片的裂纹是在相同的工艺之前产生的,这个裂纹在化学开封(去除全部塑封层40和焊锡层20)后呈现出相同的裂纹起始位置和相同的裂纹扩展区域。且第一样本芯片和第二样本芯片的裂纹是在同一个工艺之前形成。但是由于第一样本芯片的塑封层和焊锡层被同时去除,不能逐步释放芯片的束缚力,不能够判断出裂纹是在哪一个工艺之前形成,或者说不能根据芯片在塑封层和焊锡层同时去除之后芯片出现了开裂,直接确定裂纹是在形成焊锡层之前已经存在。
其中,第一样本芯片和第二样本芯片为塑封芯片,参考图1,第一样本芯片和第二样本芯片的结构包括框架10、焊锡层20、芯片30和塑封层40,还包括键合线50和引脚60,第一样本芯片和第二样本芯片包括相同的功能性失效,其中,相同的功能性失效可以是漏电或者短路。
步骤120、去除多个第一样本芯片的塑封层和焊锡层,确定具有相同裂纹的第一样本芯片,其中,相同裂纹具有相同的裂纹起始位置和相同的裂纹扩展区域。
去除多个第一样本芯片的塑封层40和焊锡层20可以采用化学开封技术,将塑封的芯片浸泡在特制的开封酸液里加温,直到芯片30与塑封层40和焊锡层20脱离,然后将芯片取出,在去除了塑封层40和焊锡层20的束缚之后,可以发现具有相同裂纹的第一样本芯片。图3是本发明实施例提供的一种芯片去除塑封层后存在裂纹的俯视示意图,参考图3,可以发现,在去除了塑封层40和焊锡层20的束缚之后,第一样本芯片出现裂纹31。可以通过三维高分辨光学显微镜和扫描电子显微镜对断口形貌进行观察,确定具有相同裂纹的第一样本芯片。图4示例性的示出了一种裂纹起始位置的结构示意图,图5示例性的示出了一种裂纹扩展区域的结构示意图,参考图4,通过三维高分辨光学显微镜和扫描电子显微镜可以观察到裂纹起始位置311,参考图5,通过三维高分辨光学显微镜和扫描电子显微镜可以观察到裂纹扩展区域312。需要说明的是,图4中裂纹起始位置311以及图5裂纹扩展区域312仅仅是一种示例。
步骤130、根据具有相同裂纹的第一样本芯片,确定第二样本芯片的预设区域,预设区域在第二样本芯片的位置和裂纹起始位置在第一样本芯片的位置相同。
在本发明实施例中,第一样本芯片和第二样本芯片具有相同的功能性失效的含义是:第一样本芯片和第二样本芯片的加工工艺和使用过程是相同的,且第一样本芯片和第二样本芯片的裂纹是在相同的工艺之前产生的,这个裂纹在化学开封(去除全部塑封层40和焊锡层20)后呈现出相同的裂纹起始位置和相同的裂纹扩展区域。且第一样本芯片和第二样本芯片的裂纹是在同一个工艺之前形成。
因此,可以根据第一样本芯片出现的相同的裂纹起始位置和相同的裂纹扩展区域,可以确定第二样本芯片的预设区域为可能出现裂纹起始位置的区域。
步骤140、对第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
图6是本发明实施例提供的一种芯片局部开封效果示意图,参考图6,对第二样本芯片的预设区域70的塑封层40进行局部开封,然后去除全部塑封层40,去除焊锡层20之前,第二样本芯片在此过程中没有开裂,如果裂纹是在形成焊锡层20之前存在的,可能是以下两种示例情况。
示例一,如果裂纹是在形成焊锡层20之前存在的,由于芯片的半导体材料内部有应力存在,裂纹起始位置的细小裂纹位于芯片的半导体材料内部时,在第二样本芯片并未开裂之前,在第二样本芯片的预设区域去除局部塑封层40或者去除全部塑封层40过程中观察到裂纹,该裂纹是第二样本芯片的裂纹起始位置的裂纹在去除塑封层40的腐蚀液的侵蚀下经过一定程度的扩展之后所呈现的状态。
示例二,如果裂纹是在形成焊锡层20之前存在的,由于芯片的半导体材料内部有应力存在,裂纹起始位置的细小裂纹位于芯片的半导体材料内部时,在第二样本芯片并未开裂之前,在第二样本芯片的预设区域去除局部塑封层40时,由于局部开封的塑封层40所选用的开封液体的含量有限,第二样本芯片的裂纹起始位置的裂纹在去除塑封层40的腐蚀液的侵蚀下没有扩展或者说没有扩展到半导体材料表面,因此不能观察到裂纹。但是当全部去除塑封层40之后,由于去除塑封层40的腐蚀液的用量的增加,第二样本芯片的裂纹起始位置的裂纹在腐蚀液的侵蚀下大概率会呈现出裂纹,但是由于焊锡层20的束缚还在,芯片此时并未开裂。
其中,需要说明的是,根据裂纹起始位置311,选择对第二样本芯片的预设区域的塑封层40进行局部开封,局部开封仅仅解除的是裂纹起始区域的塑封层的束缚,不会让第二样本芯片裂纹起始位置的裂纹因为没有束缚力而继续扩展长大至第二样本芯片开裂的状态。且当全部去除塑封层40之后,由于去除塑封层40的腐蚀液的用量的增加,第二样本芯片的裂纹起始位置的裂纹在腐蚀液的侵蚀下大概率会呈现出裂纹,但是由于焊锡层20的束缚还在,第二样本芯片此时也不会开裂。
对第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中均没有开裂,去除焊锡层后第二样本芯片出现裂纹扩展状况进而导致第二样本芯片开裂,则判断裂纹在形成焊锡层之前已经存在。其中,去除焊锡层20,第二样本芯片此时出现进一步的开裂,就说明焊锡层20曾经减缓或是阻碍了裂纹的应力释放,进而证明裂纹在去除焊锡层20之前就已经存在。
本发明实施例技术方案发现芯片内部具有相同的功能性失效时,通过去除第一样本芯片的塑封层40,使第一样本芯片出现相同裂纹,观察第一样本芯片具有相同的裂纹起始位置311和裂纹扩展区域322,可以确定这些第一样品芯片为具有相同裂纹的样品芯片,根据第一样本芯片出现的相同的裂纹起始位置和相同的裂纹扩展区域,可以确定第二样本芯片的预设区域为可能出现裂纹起始位置的区域。对第二样本芯片的预设区域的塑封层40进行局部开封,然后去除全部塑封层40,若第二样本芯片在此过程中没有开裂,去除焊锡层20后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层40和焊锡层20之后开裂以及造成芯片的功能性失效,这样可以系统化的、快速有效地厘清与第一样本芯片和第二样本芯片具有相同的加工工艺、相同的使用过程以及相同的功能性失效的大批量芯片的裂纹是否在形成焊锡层20之前已经存在。如果裂纹是在焊锡层20形成之前已经存在,那么与第一样本芯片和第二样本芯片具有相同的加工工艺、相同的使用过程以及相同的功能性失效的大批量芯片的功能性失效不是由于塑封层40和焊锡层20的化学开封导致的。
可选的,对第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效包括:
对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处存在裂纹,但是没有开裂,确定裂纹在形成塑封层之前已经存在。
对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片开裂,裂纹的形成包括形成塑封层操作不当、对第二样本芯片的预设区域的塑封层进行局部开封以及形成塑封层之前的工艺中的至少一种。
对第二样本芯片的预设区域的塑封层进行局部开封,由于有大部分塑封层的存在,大部分情况是:局部开封的塑封层所选用的腐蚀液的含量有限,也不会导致芯片开裂,但是裂纹可能会在腐蚀液的作用下有所扩展,呈现出来被观察到,但是局部开封仅仅解除的是裂纹起始区域的塑封层的束缚,不会让第二样本芯片裂纹起始位置的裂纹因为没有束缚力而继续扩展长大至第二样本芯片开裂的状态。
其中,对第二样本芯片的预设区域的塑封层进行局部开封,可以通过高分辨光学显微镜和扫描电子显微镜对裂纹的起始位置处进行仔细观察,以判定是否存在裂纹。如果发现裂纹,但是没有开裂,由于大部分塑封层对于芯片有束缚作用,芯片没有开裂,则判断在塑封层40形成之前,裂纹已经存在,并不是由于开封操作造成的。如果未发现任何裂纹,则需要进一步的实验进行排查。
可选的,图7是图2中步骤140包括的一种工作流程图,参考图7,步骤140对第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效包括:
1401、对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处未发现裂纹,去除全部塑封层,保留焊锡层。
在本发明实施例中,对第二样本芯片的预设区域的塑封层进行局部开封,为什么会出现第二样本芯片的局部开封处未发现裂纹的情况:这是因为裂纹可能是在芯片的半导体材料例如硅材料内部,局部开封液体的含量有限,没有使得裂纹显现出来,但是由于同批样本芯片存在失效问题,需要进一步去除全部塑封层。但是此处,要先去除全部塑封层,然后再去除焊锡层,再进行判断,因为,塑封层全部去除之后,但是由于焊锡层的束缚还在,芯片此时并未开裂。
其中,对第二样本芯片的预设区域的塑封层进行局部开封,可以通过高分辨光学显微镜和扫描电子显微镜对裂纹的起始位置处进行仔细观察,若样本芯片的局部开封处未发现裂纹,就需要将样本芯片的全部塑封层去除,但要保留样本芯片背面的焊锡层,图8是本发明实施例提供的一种芯片保留焊锡层的开封结构示意图。对第二样本芯片的预设区域的塑封层进行局部开封之后,又去除了全部塑封层,发现了裂纹的存在,但是焊锡层20可以保留焊锡层20对样本芯片的粘合和固定作用,防止样本芯片因为塑封层和焊锡层20的同时去除而造成样本芯片内部的内应力得以完全释放,造成裂纹的快速扩展,扰乱实验结果。
1402、若第二样本芯片没有开裂,去除焊锡层,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
若塑封层全部去除之后,焊锡层去除之前,第二样本芯片开裂,裂纹的形成包括形成塑封层操作不当、对第二样本芯片的塑封层进行全部去除以及形成塑封层之前的工艺中的至少一种。
参见图8,示例性的,去除焊锡层20之前,裂纹起始位置311存在裂纹,且裂纹没有扩展至芯片开裂,将样本芯片的焊锡层20去除,观察样本芯片30开裂的情况。如果样本芯片开裂,可判断样本芯片的裂纹是在焊锡层20形成之前已经形成,并不是由于塑封层40以及焊锡层20的开封而造成的。
可选的,对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处存在裂纹,确定裂纹在形成塑封层之前已经存在之后还包括:
去除全部塑封层,保留焊锡层;
若第二样本芯片没有开裂,去除焊锡层,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
在上述技术方案中已经指出,对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处存在裂纹,确定裂纹在形成塑封层之前已经存在,为了进一步提高对于芯片开裂的失效根因判断结果的准确性,本实施例中,依次去除塑封层40和焊锡层20,在去除焊锡层20之后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。其中,依次去除塑封层40和焊锡层20,可以避免防止第二样本芯片因为塑封层40和焊锡层20的同时去除而造成样本芯片内部的内应力瞬间得以完全释放,造成裂纹的快速扩展,扰乱实验结果。
可选的,若第二样本芯片没有开裂,去除焊锡层,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效包括:
若第二样本芯片没有开裂,去除焊锡层,第二样本芯片出现裂纹扩展状况进而导致第二样本芯片开裂,判断裂纹在形成焊锡层之前已经存在。
在本发明实施例中,去除焊锡层后,第二样本芯片出现裂纹扩展状况进而导致第二样本芯片开裂,由于芯片包括半导体材料,焊锡层之前已经存在于半导体内部的裂纹出现扩展情况,且没有塑封层和焊锡层的束缚,大部分情况都会开裂。
其中,去除焊锡层20,第二样本芯片此时出现进一步的开裂,就说明焊锡层20曾经减缓或是阻碍了裂纹的应力释放,进而证明裂纹在去除焊锡层20之前就已经存在。
可选的,图9是图2中步骤120包括的一种工作流程图,参考图9,步骤120确定具有相同裂纹的第一样本芯片包括:
1201、根据出现裂纹并开裂的第一样本芯片的断口的形貌,找到第一样本芯片的裂纹起始位置和裂纹扩展区域。
其中,可以通过三维高分辨光学显微镜和扫描电子显微镜对断口形貌进行观察,观察第一样本芯片的裂纹起始位置和裂纹扩展区域。
1202、确定具有相同的裂纹起始位置和相同的裂纹扩展区域的第一样本芯片为具有相同裂纹的第一样本芯片。
其中,如观察到样本芯片具有相同的裂纹起始位置和裂纹扩展区域,可以确定这些芯片为具有相同裂纹的第一样本芯片。
可选的,步骤1401对第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处未发现裂纹,去除全部塑封层,保留焊锡层包括:
对第二样本芯片的预设区域70的塑封层40进行局部开封,若第二样本芯片的局部开封40处未发现裂纹,通过第一腐蚀液去除全部塑封层40,保留焊锡层20。
示例性的,第一腐蚀液可以是浓硫酸及发烟硝酸,可以通过酸腐蚀去除全部塑封层40,保留焊锡层20。
可选的,若第二样本芯片没有开裂,去除焊锡层20,第二样本芯片出现裂纹扩展状况,判断裂纹在形成焊锡层20之前已经存在包括:
若第二样本芯片没有开裂,通过第二腐蚀液去除焊锡层20,第二样本芯片出现裂纹扩展状况,判断裂纹在形成焊锡层之前已经存在。
示例性的,第二腐蚀液可以是盐酸,可以通过盐酸去除焊锡层20,第二样本芯片出现裂纹扩展状况,判断裂纹在形成焊锡层之前已经存在。
可选的,根据出现裂纹并开裂的第一样本芯片的断口的形貌,找到第一样本芯片的裂纹起始位置和裂纹扩展区域之前包括:
通过扫描电镜以及三维高分辨光学显微镜获取出现裂纹并开裂的第一样本芯片的断口的形貌。
其中,扫描电镜利用聚焦的很窄的高能电子束来扫描样品,通过光束与物质间的相互作用,来激发各种物理信息,对这些信息收集、放大、再成像以达到对物质微观形貌表征的目的。三维高分辨光学显微镜可以进行全面的三维表面分析,能够实时表征第一样本芯片的动态形态,设备运用白光干涉的原理,能够以非接触的方式测量芯片表面三维形貌特征。
本发明提供了一种芯片开裂的失效根因溯源的开封及分析设备,采用本发明实施例任一所述的芯片开裂的失效根因溯源的开封及分析方法判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
其中,根据本发明实施例任一所述的芯片开裂的失效根因溯源的开封及分析方法,可以采用芯片开裂的失效根因溯源的开封及分析设备来判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
本发明实施例技术方案通过利用对芯片的脆性材料易开裂的认知,通过局部开封将第二样品芯片的裂纹起始位置311开封暴露出来,若发现裂纹,说明裂纹是原始存在的,其开裂可能与开封无关;若无裂纹,将局部开封的第二样本芯片进一步开封,将芯片的所有塑封层40去除,保留芯片背面焊锡层20,可以防止芯片因为塑封层40和焊锡层20的同时去除而造成芯片内部的内应力得以完全释放,造成裂纹的快速扩展,扰乱实验结果,观察芯片开裂情况,可以判断芯片开裂是在开封之前还是开封之后,进一步将芯片的焊锡层20去除,观察芯片开裂情况,如果芯片此时出现进一步的开裂,就说明焊锡层20曾经减缓或是阻碍了裂纹的应力释放,进而证明裂纹在去除焊锡层20之前就已经存在。本发明实施例不仅可以系统化的、快速有效地确定芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效,同时逐步进行的分析方法也会为芯片开裂的失效根因溯源提供更加直接的证据,进而对芯片制程的全流程提供指引。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种芯片开裂的失效根因溯源的开封及分析方法,芯片结构包括框架、焊锡层、芯片和塑封层,其特征在于,包括:
通过超声检测手段和截面分析技术,确定焊锡层的形成过程没有引入裂纹进而导致芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效的芯片为第一样本芯片和第二样本芯片,其中,所述第一样本芯片和所述第二样本芯片的数量包括多个,所述第一样本芯片和所述第二样本芯片包括相同的功能性失效;
去除多个第一样本芯片的塑封层和焊锡层,确定具有相同裂纹的第一样本芯片,其中,相同裂纹具有相同的裂纹起始位置和相同的裂纹扩展区域;
根据具有相同裂纹的第一样本芯片,确定所述第二样本芯片的预设区域,其中,所述预设区域在所述第二样本芯片的位置和所述裂纹起始位置在所述第一样本芯片的位置相同;
对所述第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
2.根据权利要求1所述的芯片开裂的失效根因溯源的开封及分析方法,其特征在于,对所述第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效包括:
对所述第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处存在裂纹,但是没有开裂,确定所述裂纹在形成塑封层之前已经存在。
3.根据权利要求1所述的芯片开裂的失效根因溯源的开封及分析方法,其特征在于,对所述第二样本芯片的预设区域的塑封层进行局部开封,然后去除全部塑封层,若第二样本芯片在此过程中没有开裂,去除焊锡层后,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效包括:
对所述第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处未发现裂纹,去除全部塑封层,保留焊锡层;
若第二样本芯片没有开裂,去除焊锡层,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
4.根据权利要求2所述的芯片开裂的失效根因溯源的开封及分析方法,其特征在于,对所述第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处存在裂纹,确定所述裂纹在形成塑封层之前已经存在之后还包括:
去除全部塑封层,保留焊锡层;
若第二样本芯片没有开裂,去除焊锡层,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
5.根据权利要求3或4所述的芯片开裂的失效根因溯源的开封及分析方法,其特征在于,
若第二样本芯片没有开裂,去除焊锡层,根据有无裂纹以及裂纹的扩展状况判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效包括:
若第二样本芯片没有开裂,去除焊锡层,所述第二样本芯片出现裂纹扩展状况进而导致第二样本芯片开裂,判断所述裂纹在形成焊锡层之前已经存在。
6.根据权利要求1所述的芯片开裂的失效根因溯源的开封及分析方法,其特征在于,确定具有相同裂纹的第一样本芯片包括:
根据出现裂纹并开裂的第一样本芯片的断口的形貌,找到所述第一样本芯片的裂纹起始位置和裂纹扩展区域;
确定具有相同的裂纹起始位置和相同的裂纹扩展区域的第一样本芯片为具有相同裂纹的第一样本芯片。
7.根据权利要求3所述的芯片开裂的失效根因溯源的开封及分析方法,其特征在于,对所述第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处未发现裂纹,去除全部塑封层,保留焊锡层包括:
对所述第二样本芯片的预设区域的塑封层进行局部开封,若第二样本芯片的局部开封处未发现裂纹,通过第一腐蚀液去除全部塑封层,保留焊锡层。
8.根据权利要求5所述的芯片开裂的失效根因溯源的开封及分析方法,其特征在于,若第二样本芯片没有开裂,去除焊锡层,所述第二样本芯片出现裂纹扩展状况,判断所述裂纹在形成焊锡层之前已经存在包括:
若第二样本芯片没有开裂,通过第二腐蚀液去除焊锡层,所述第二样本芯片出现裂纹扩展状况,判断所述裂纹在形成焊锡层之前已经存在。
9.根据权利要求6所述的芯片开裂的失效根因溯源的开封及分析方法,其特征在于,根据出现裂纹并开裂的第一样本芯片的断口的形貌,找到所述第一样本芯片的裂纹起始位置和裂纹扩展区域之前包括:
通过扫描电镜以及三维高分辨光学显微镜获取出现裂纹并开裂的第一样本芯片的断口的形貌。
10.一种芯片开裂的失效根因溯源的开封及分析设备,其特征在于,采用权利要求1-9任一所述的芯片开裂的失效根因溯源的开封及分析方法判断芯片的裂纹是否在形成焊锡层之前已经存在,进而造成芯片在去除塑封层和焊锡层之后开裂以及造成芯片的功能性失效。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211462990.1A CN115656331B (zh) | 2022-11-22 | 2022-11-22 | 一种芯片开裂的失效根因溯源的分析方法及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211462990.1A CN115656331B (zh) | 2022-11-22 | 2022-11-22 | 一种芯片开裂的失效根因溯源的分析方法及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115656331A true CN115656331A (zh) | 2023-01-31 |
CN115656331B CN115656331B (zh) | 2023-03-14 |
Family
ID=85017405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211462990.1A Active CN115656331B (zh) | 2022-11-22 | 2022-11-22 | 一种芯片开裂的失效根因溯源的分析方法及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115656331B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004233171A (ja) * | 2003-01-29 | 2004-08-19 | Nec Semiconductors Kyushu Ltd | 半導体装置の組立不良解析装置およびその不良解析方法 |
CN102338857A (zh) * | 2011-08-03 | 2012-02-01 | 上海华碧检测技术有限公司 | 一种卡类产品芯片碎裂的无损检测方法 |
CN106770354A (zh) * | 2016-12-26 | 2017-05-31 | 东莞百电子有限公司 | 一种bga封装焊接失效的顶切分析法 |
WO2021004438A1 (zh) * | 2019-07-05 | 2021-01-14 | 北京智芯微电子科技有限公司 | 一种芯片失效定位方法 |
CN112924840A (zh) * | 2021-02-26 | 2021-06-08 | 航天科工防御技术研究试验中心 | 发光二极管失效定位方法 |
CN115201231A (zh) * | 2022-07-15 | 2022-10-18 | 北京万龙精益科技有限公司 | 新型集成电路失效分析检测方法 |
CN115343601A (zh) * | 2022-09-01 | 2022-11-15 | 长电科技(宿迁)有限公司 | 芯片结构分析方法 |
-
2022
- 2022-11-22 CN CN202211462990.1A patent/CN115656331B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004233171A (ja) * | 2003-01-29 | 2004-08-19 | Nec Semiconductors Kyushu Ltd | 半導体装置の組立不良解析装置およびその不良解析方法 |
CN102338857A (zh) * | 2011-08-03 | 2012-02-01 | 上海华碧检测技术有限公司 | 一种卡类产品芯片碎裂的无损检测方法 |
CN106770354A (zh) * | 2016-12-26 | 2017-05-31 | 东莞百电子有限公司 | 一种bga封装焊接失效的顶切分析法 |
WO2021004438A1 (zh) * | 2019-07-05 | 2021-01-14 | 北京智芯微电子科技有限公司 | 一种芯片失效定位方法 |
CN112924840A (zh) * | 2021-02-26 | 2021-06-08 | 航天科工防御技术研究试验中心 | 发光二极管失效定位方法 |
CN115201231A (zh) * | 2022-07-15 | 2022-10-18 | 北京万龙精益科技有限公司 | 新型集成电路失效分析检测方法 |
CN115343601A (zh) * | 2022-09-01 | 2022-11-15 | 长电科技(宿迁)有限公司 | 芯片结构分析方法 |
Non-Patent Citations (1)
Title |
---|
吴顶和等: "芯片的EOS失效分析及焊接工艺优化" * |
Also Published As
Publication number | Publication date |
---|---|
CN115656331B (zh) | 2023-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101372995B1 (ko) | 결함 검사방법 | |
Pedersen et al. | Micro-sectioning approach for quality and reliability assessment of wire bonding interfaces in IGBT modules | |
CN115656331B (zh) | 一种芯片开裂的失效根因溯源的分析方法及设备 | |
CN101995351A (zh) | 一种半导体芯片结形貌显现方法 | |
CN114420602B (zh) | 一种电子器件无损开盖及封装测试再利用方法和系统 | |
JP2009277854A (ja) | 半導体装置の製造方法 | |
CN108231619B (zh) | 用于功率半导体芯片的检测方法 | |
CN109360793A (zh) | 半导体晶圆基片上硅晶体缺陷的快速检测方法 | |
CN104568533A (zh) | Tem分析样品的制备方法 | |
KR20080054565A (ko) | 단결정 에피 웨이퍼의 에피 결함 평가 방법 | |
Odegard et al. | Preserving evidence for root cause investigations with halogen-free microwave induced plasma | |
KR100778860B1 (ko) | 반도체 소자의 불량분석 방법 | |
KR20080010667A (ko) | 반도체 소자의 제조방법 | |
US20230098907A1 (en) | Package geometries to enable visual inspection of solder fillets | |
Colpaert et al. | A Novel Sample Preparation Method for Frontside Inspection of GaN devices after Backside Analysis | |
CN110233115B (zh) | 一种晶圆级芯片封装方法及封装结构 | |
WO2023058126A1 (ja) | 基板の製造方法および半導体装置の製造方法 | |
JP2011155037A (ja) | エッチング試験方法 | |
Kongsubto et al. | Enhancement Method to Improve the Accuracy of Intermetallic Area Inspection on the Bonding Pad through Chemical and Mechanical Removal Process | |
TWI726225B (zh) | 生醫晶片製作方法 | |
CN117637505A (zh) | 裂纹缺陷的检测方法以及检测系统 | |
JP2008251975A (ja) | 被検査物の外観検査方法およびそれを備えた装置 | |
JP2009272474A (ja) | 半導体装置の製造方法 | |
Zhang et al. | Methods for searching the cause of crack | |
CN113964051A (zh) | 一种非破坏无异味的弹坑实验方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |