CN115632654A - 一种多相采样型二型锁相环 - Google Patents

一种多相采样型二型锁相环 Download PDF

Info

Publication number
CN115632654A
CN115632654A CN202211294518.1A CN202211294518A CN115632654A CN 115632654 A CN115632654 A CN 115632654A CN 202211294518 A CN202211294518 A CN 202211294518A CN 115632654 A CN115632654 A CN 115632654A
Authority
CN
China
Prior art keywords
frequency
transconductance amplifier
phase
paths
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211294518.1A
Other languages
English (en)
Inventor
徐豪杰
高翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202211294518.1A priority Critical patent/CN115632654A/zh
Publication of CN115632654A publication Critical patent/CN115632654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开一种多相采样型二型锁相环，包括n路采样型鉴相器、并转串跨导放大器、环路滤波器、压控振荡器和多相分频器；并转串跨导放大器包括高频并转串高通滤波器、低频跨导放大器和高频跨导放大器；高频并转串高通滤波器包括n路开关电容和一个偏置电阻，多相分频器利用压控振荡器的高频输出信号分频，分别产生n路采样时钟和n路保持时钟，作为鉴相器的采样、保持时钟，n路采样型鉴相器对n路参考时钟进行采样型鉴相，得到n路鉴相结果经过高频并转串高通滤波器，得到低环路延时的高频鉴相信息，并经过高频跨导放大器，提供高频的环路增益；同时，其中一路鉴相结果经过低频跨导放大器，提供低频的环路增益。本发明能够实现环路带宽的拓展。

Description

一种多相采样型二型锁相环
技术领域
本发明涉及电子电路领域，特别涉及一种多相鉴相宽带二型锁相环。
背景技术
锁相环的噪声一般分为两个部分，一部分是带内噪声，另一部分是带外噪声。带内噪声主要由鉴相器、电荷泵等贡献，可以通过高增益的采样型鉴相器来对这两者的带内噪声进行抑制。而带外噪声主要由振荡器的噪声贡献，通过拓展锁相环的环路带宽可以抑制更多的振荡器噪声，从而可以实现更低的带外噪声。但是锁相环能实现的最大工作环路带宽被参考时钟频率限制。直接采用高频的价格昂贵的晶振可以满足要求，但是大大增加了系统的成本，因此片上参考时钟倍频技术变得越来越受欢迎。然而在现存的参考时钟倍频技术中，倍频后的参考时钟时钟信号的相位往往需要很精准，否则会恶化锁相环输出信号的参考时钟杂散。因此传统的参考时钟倍频锁相环中不可避免需要对等效倍频后的参考时钟校准。
发明内容
针对现有技术存在的不足，本发明实现了一种电路可以利用不精准的多相时钟参考信号对锁相环的鉴相频率进行倍频以及环路带宽拓展，采用本结构的锁相环无需复杂的校准环路就可以实现低的参考杂散的性能，并且输出参考杂散对由于输入参考时钟相位误差不敏感。本发明可以拓展锁相环的环路带宽，从而可以抑制更多的振荡器的噪声。本发明采用了多相采样的鉴相方式，使得多相采样锁相环中的时序要求以及功耗相对于传统的高频参考时钟信号输入的锁相环都相对降低。
本发明的目的通过如下的技术方案来实现：
一种多相采样型二型锁相环，包括n路采样型鉴相器、并转串跨导放大器、环路滤波器、压控振荡器以及多相分频器；n为正整数；
所述并转串跨导放大器包括高频并转串高通滤波器、低频跨导放大器和高频跨导放大器；所述高频并转串高通滤波器的输出端接入n路鉴相结果；所述高频并转串高通滤波器的输出端作为所述高频跨导放大器的其中一个输入端，所述高频跨导放大器的另一个输入端接入偏置电压；所述低频跨导放大器的其中一个输入端接入其中一路鉴相结果，另一个输入端接入偏置电压；所述低频跨导放大器和高频跨导放大器的输出端相连，并与所述环路滤波器相连，控制所述压控振荡器；
所述高频并转串高通滤波器包括n路开关电容和一个偏置电阻，所述n路开关电容中的一端作为n路鉴相信息的输入端，另一端均与所述偏置电阻的一端相连；所述偏置电阻的另一端接偏置电压；其中，n路开关电容通过n路保持时钟分别进行开启，实现将n路鉴相信息中的高频信息并转串成一路；
所述多相分频器利用所述压控振荡器的高频输出信号分频，分别产生n路采样时钟信号和n路保持时钟信号，并且分别作为所述n路采样型鉴相器的采样时钟和保持时钟，所述n路采样型鉴相器对n路参考时钟信号进行采样型鉴相，得到n路鉴相结果；n路鉴相结果经过所述高频并转串高通滤波器滤除n路鉴相结果中的直流失配量，得到低环路延时的高频鉴相信息，并经过所述高频跨导放大器，提供高频的环路增益；同时，其中一路鉴相结果经过所述低频跨导放大器，提供低频的环路增益。
进一步地，所述低频跨导放大器和高频跨导放大器选用增益提升技术的跨导放大器。
进一步地，所述采样型鉴相器为开关电流型采样型鉴相器。
本发明的有益效果如下：
(1)本发明的多相鉴相宽带二型锁相环电路中，n路鉴相结果经过并转串跨导放大器中的高频并转串高通滤波器滤除n路鉴相结果中的直流失配量，得到低环路延时的高频鉴相信息并经过所述高频跨导放大器，提供高频的环路增益；同时，其中一路鉴相结果经过并转串跨导放大器中的低频跨导放大器，提供低频的环路增益。并转串跨导放大器通过环路滤波器，实现二型锁相环的效果。这样可以利用相对不精确的多相参考时钟输入信号来实现对锁相环鉴相频率的等效倍频，并且能够实现环路带宽的拓展，同时避免了输入参考时钟相位误差对输出参考杂散的恶化。
(2)本发明降低了传统参考时钟倍频技术中对参考时钟相位精度的要求，因此可以大大简化多相参考时钟电路的设计。
(3)本发明可以拓展锁相环的环路带宽，从而可以抑制更多的振荡器的噪声。
(4)本发明采用了多相采样的鉴相方式，使得多相采样锁相环中的时序要求以及功耗相对于传统的高频参考时钟信号输入的锁相环都相对降低。
附图说明
图1为本发明的系统架构图。
图2为高频并转串高通滤波器。
图3为多相采样型锁相环波形示意图(以四相为例)。
图4为并转串跨导放大器。
具体实施方式
下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明的低功耗时钟放大器电路，包括n路采样型鉴相器、并转串跨导放大器、环路滤波器、压控振荡器以及多相分频器。其中，ckref<n:1>为n路多相参考时钟信号，cksamp<n:1>为n路多相采样时钟信号，ckhold<n:1>为n路多相保持时钟信号，Vctrl为压控振荡器控制信号，ckVCO为压控振荡器输出时钟信号，n为正整数。
如图2所示，并转串跨导放大器包括高频并转串高通滤波器、低频跨导放大器和高频跨导放大器。高频并转串高通滤波器的输出端接入n路鉴相结果；高频并转串高通滤波器的输出端作为高频跨导放大器的其中一个输入端，高频跨导放大器的另一个输入端接入偏置电压。低频跨导放大器的其中一个输入端接入其中一路鉴相结果，另一个输入端接入偏置电压。图2中给出的实施例中，高频并转串高通滤波器的输出端进入高频跨导放大器的正向端，当然，这里也可以接负向端。同样地，低频跨导放大器的两个输入端也同样是可以互换的。低频跨导放大器和高频跨导放大器的输出端相连，并与环路滤波器相连，控制压控振荡器。
如图3所示，高频并转串高通滤波器包括n路开关电容和一个偏置电阻，n路开关电容中的一端作为n路鉴相信息的输入端，另一端均与偏置电阻的一端相连；偏置电阻的另一端接偏置电压；其中，n路开关电容通过n路保持时钟分别进行开启，实现将n路鉴相信息中的高频信息并转串成一路。
如图1所示，多相分频器利用压控振荡器的高频输出信号分频，分别产生n路采样时钟信号cksamp<n:1>和n路保持时钟信号ckhold<n:1>，并且分别作为n路采样型鉴相器的采样时钟和保持时钟，n路采样型鉴相器对n路参考时钟信号ckref<n:1>进行采样型鉴相，得到n路鉴相结果Vhold<n:1>；n路鉴相结果经过高频并转串高通滤波器滤除n路鉴相结果中的直流失配量，得到低环路延时的高频鉴相信息，并经过高频跨导放大器，提供高频的环路增益；同时，其中一路鉴相结果Vhold<0>经过低频跨导放大器，提供低频的环路增益。
优选地，所述低频跨导放大器和高频跨导放大器选用增益提升技术的跨导放大器。所述采样型鉴相器为开关电流型采样型鉴相器。
这边通过以四相时钟输入为例，当然其他数量的多相参考时钟输入也是可以的。四相采样型锁相环各节点波形如图4所示，这里以下降沿采样为例，当然上升沿采样也是类似。从图4中可以看到，在一个参考时钟周期内，多路采样型鉴相器分别进行了多次鉴相，这样就实现了鉴相频率的提升。同时各路采样型鉴相器采样结束后，保持时钟就立即把采样到的信号保持住，并且更新到并转串跨导放大器中，这样避免了环路延时。但是由于零阶保持采样的特性，随着保持时间的增加，环路的相移会增加，因此需要利用并转串的方式将多相采样型锁相环中的保持时间相应地减小，这里通过并转串跨导放大器实现。
理想情况下，多相参考信号之间的失配可以认为是一个直流到低频的偏移量，并且随着温度等非理想因素在缓慢地变化。由于失配的这种特性，可以利用高通滤波将低频的失调量滤除，从而只得到高频的有用信号。一般来说，锁相环的输出抖动主要由环路带宽的十分之一到环路带宽的十倍频区间内的相位噪声决定，因此高频的鉴相信息才是关键。对于低频的鉴相结果的多路鉴相信息之间的偏差本身可以忽略不计，所以可以认为各路鉴相结果的低频信号其实都是一样。并且各路高通滤波器的偏置电压都是相同的，因此可以将高频滤波器的电阻进行共享，使得各路高通滤波复用同一个偏置电阻，通过多路选择来将高频的鉴相信息进行并转串，这样可以大大减小偏置电阻的面积。同时锁相环也需要提供低频的环路增益来实现锁相环的锁频和锁相，因此将多相鉴相结果中的其中一路拿出来，用来提供低频的环路增益。这样可以利用相对不精确的多相参考时钟输入信号来实现对锁相环鉴相频率的等效倍频，并且能够实现环路带宽的拓展，同时避免了输入参考时钟相位误差对输出参考杂散的恶化。
本领域普通技术人员可以理解，以上所述仅为发明的优选实例而已，并不用于限制发明，尽管参照前述实例对发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在发明的精神和原则之内，所做的修改、等同替换等均应包含在发明的保护范围之内。

Claims (3)

1.一种多相采样型二型锁相环，其特征在于，包括n路采样型鉴相器、并转串跨导放大器、环路滤波器、压控振荡器以及多相分频器；n为正整数；
所述并转串跨导放大器包括高频并转串高通滤波器、低频跨导放大器和高频跨导放大器；所述高频并转串高通滤波器的输出端接入n路鉴相结果；所述高频并转串高通滤波器的输出端作为所述高频跨导放大器的其中一个输入端，所述高频跨导放大器的另一个输入端接入偏置电压；所述低频跨导放大器的其中一个输入端接入其中一路鉴相结果，另一个输入端接入偏置电压；所述低频跨导放大器和高频跨导放大器的输出端相连，并与所述环路滤波器相连，控制所述压控振荡器；
所述高频并转串高通滤波器包括n路开关电容和一个偏置电阻，所述n路开关电容中的一端作为n路鉴相信息的输入端，另一端均与所述偏置电阻的一端相连；所述偏置电阻的另一端接偏置电压；其中，n路开关电容通过n路保持时钟分别进行开启，实现将n路鉴相信息中的高频信息并转串成一路；
所述多相分频器利用所述压控振荡器的高频输出信号分频，分别产生n路采样时钟信号和n路保持时钟信号，并且分别作为所述n路采样型鉴相器的采样时钟和保持时钟，所述n路采样型鉴相器对n路参考时钟信号进行采样型鉴相，得到n路鉴相结果；n路鉴相结果经过所述高频并转串高通滤波器滤除n路鉴相结果中的直流失配量，得到低环路延时的高频鉴相信息，并经过所述高频跨导放大器，提供高频的环路增益；同时，其中一路鉴相结果经过所述低频跨导放大器，提供低频的环路增益。
2.根据权利要求1所述的多相采样型二型锁相环，其特征在于，所述低频跨导放大器和高频跨导放大器选用增益提升技术的跨导放大器。
3.根据权利要求1所述的多相采样型二型锁相环，其特征在于，所述采样型鉴相器为开关电流型采样型鉴相器。
CN202211294518.1A 2022-10-21 2022-10-21 一种多相采样型二型锁相环 Pending CN115632654A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211294518.1A CN115632654A (zh) 2022-10-21 2022-10-21 一种多相采样型二型锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211294518.1A CN115632654A (zh) 2022-10-21 2022-10-21 一种多相采样型二型锁相环

Publications (1)

Publication Number Publication Date
CN115632654A true CN115632654A (zh) 2023-01-20

Family

ID=84906143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211294518.1A Pending CN115632654A (zh) 2022-10-21 2022-10-21 一种多相采样型二型锁相环

Country Status (1)

Country Link
CN (1) CN115632654A (zh)

Similar Documents

Publication Publication Date Title
US10855292B2 (en) Phase locked loop
KR100884170B1 (ko) 위상동기루프용 디지털 위상 검출기
Lee et al. A 155-MHz clock recovery delay-and phase-locked loop
US7298221B2 (en) Phase-locked loop circuits with current mode loop filters
US8278984B2 (en) Phase-locked loop
US8274325B2 (en) Phase-locked loop
US20210111724A1 (en) Phase-locked loop circuit and clock generator including the same
EP3269040B1 (en) Phase locked loop (pll) architecture
US6900675B2 (en) All digital PLL trimming circuit
US20100067636A1 (en) Baseband Phase-Locked Loop
US10938394B2 (en) Phase-locked loop circuit
US20050062550A1 (en) Low-noise loop filter for a phase-locked loop system
US8760201B1 (en) Digitally programmed capacitance multiplication with one charge pump
CN116318127A (zh) 一种应用于双路径采样锁相环的辅助锁定环路
Jasielski et al. An analog dual delay locked loop using coarse and fine programmable delay elements
US20080191778A1 (en) Gm/c tuning circuit and filter using the same
US7940130B2 (en) Frequency generator and method of frequency generation with multiple sampling phase detectors
CN110071718B (zh) 一种亚采样鉴相器及其锁相环
CN115632655A (zh) 一种多相采样型比例积分双路锁相环
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
CN109787621A (zh) 亚采样数字锁相环
CN115632654A (zh) 一种多相采样型二型锁相环
CN116032275A (zh) 一种采样鉴相器和锁相环系统
US20070247236A1 (en) Phase-locked loop filter capacitance with a drag current
EP1742367A1 (en) Phase locked loop circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination