CN115623675A - 半挠折线路板及其制备方法 - Google Patents

半挠折线路板及其制备方法 Download PDF

Info

Publication number
CN115623675A
CN115623675A CN202110797167.5A CN202110797167A CN115623675A CN 115623675 A CN115623675 A CN 115623675A CN 202110797167 A CN202110797167 A CN 202110797167A CN 115623675 A CN115623675 A CN 115623675A
Authority
CN
China
Prior art keywords
layer
opening
flexible
circuit
hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110797167.5A
Other languages
English (en)
Inventor
黎耀才
杨成艺
何明展
李彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN202110797167.5A priority Critical patent/CN115623675A/zh
Publication of CN115623675A publication Critical patent/CN115623675A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种半挠折线路板,包括依次叠设的中间柔性叠构、内层硬质叠构、第一胶层、中间柔性叠构、另一第一胶层和外层硬质叠构。内层硬质叠构包括基层和设于基层相对两表面的内层线路层。中间层叠构包括覆盖层和分别设于覆盖层相对两表面的第一中间线路层和第二中间线路层。外层硬质叠构包括依次叠设的第二胶层、第一外层线路层、第三胶层和第二外层线路层。第二中间线路层包括留铜区,留铜区界定有第一开口,第二胶层设有第二开口,第三胶层设有第三开口,部分覆盖层暴露于第一开口、第二开口和第三开口。半挠折线路板划分为硬板区及半挠折区,半挠折区对应于第一开口和第二开口。本申请还提供一种半挠折线路板的制备方法。

Description

半挠折线路板及其制备方法
技术领域
本申请涉及线路板技术领域,尤其涉及半挠折线路板及其制备方法。
背景技术
电子产品的多形态化使得线路板弯曲成为一种需求,通过将线路板弯曲成不同角度,实现电子成品的立体组装。可弯曲的线路板分为柔性线路板(FPC)、软硬结合板和半挠折线路板三类。
针对有半挠折区需求的电子产品,通常需要在线路板组装时进行弯折,以达到挠折的效果。软硬结合线路板和柔性线路板虽然在大角度弯折上具有一定优势,但其制备工艺复杂,成本较高。常规的半挠折板虽然能节省组装空间,使电子产品可以向更加小巧轻便化方向发展。然而半挠折区线路布局灵活性低且布线密度较低。
发明内容
为解决背景技术以上不足之处,有必要提供一种半挠折线路板及其制备方法。
本申请提供一种半挠折线路板,包括内层硬质叠构、至少两个中间柔性叠构、以及外层硬质叠构,至少两个中间柔性叠构分别设于内层硬质叠构相对的两表面,外层硬质叠构设于中间柔性叠构远离内层硬质叠构的表面,内层硬质叠构与相邻的中间柔性叠构之间设有第一胶层,外层硬质叠构与相邻的中间柔性叠构之间设有另一第一胶层。内层硬质叠构包括基层和设于基层相对两表面的内层线路层。中间层叠构包括覆盖层和分别设于覆盖层相对两表面的第一中间线路层和第二中间线路层。外层硬质叠构包括依次叠设的第二胶层、第一外层线路层、第三胶层和第二外层线路层。第一中间线路层设于第二中间线路层与内层线路层之间,第一外层线路层设于第二外层线路层与第二中间线路层之间,第二中间线路层包括留铜区,留铜区界定有第一开口,第二胶层设有第二开口,第三胶层设有第三开口,第二开口在覆盖层上的正交投影与第一开口在覆盖层上的正交投影完全重合,第二开口在覆盖层上的正交投影位于第三开口在覆盖层上的正交投影之内,部分覆盖层暴露于第一开口、第二开口和第三开口。沿半挠折线路板的延伸方向,半挠折线路板划分为硬板区及半挠折区,硬板区包括外层硬质叠构以及与外层硬质叠构对应的部分中间柔性叠构和部分内层硬质叠构,半挠折区对应于第一开口和第二开口。
在一些可能的实现方式中,中间柔性叠构的数量多于两个,外层硬质叠构的数量为两个,多于两个中间柔性叠构分别设于内层硬质叠构相对的两表面,两个外层硬质叠构分别设于最外侧的两个中间柔性叠构的表面,沿半挠折线路板的厚度方向,半挠折区位于半挠折线路板的中心位置或偏离半挠折线路板的中心位置。
在一些可能的实现方式中,中间柔性叠构和外层硬质叠构的数量均为两个,两个中间柔性叠构分别设于内层硬质叠构相对的两表面,两个外层硬质叠构分别设于两个中间柔性叠构的表面,沿半挠折线路板的厚度方向,半挠折区位于半挠折线路板的中心位置。
在一些可能的实现方式中,覆盖层的材质包括聚酰亚胺,基层和第一胶层的材质包括聚丙烯。
在一些可能的实现方式中,半挠折线路板还包括保护层,保护层至少覆盖第三胶层暴露于第二外层线路层的表面和侧壁。
本申请还提供一种半挠折线路板的制备方法,包括如下步骤:提供内层硬质叠构和至少两个中间柔性叠构,将至少两个中间柔性叠构分别设于内层硬质叠构相对的两表面,内层硬质叠构与相邻的中间柔性叠构之间设有第一胶层,外层硬质叠构与相邻一中间柔性叠构之间设有另一第一胶层,其中,内层硬质叠构包括基层和设于基层相对两表面的内层线路层,中间层叠构包括覆盖层和分别设于覆盖层相对两表面的第一中间线路层和第二中间线路层,第一中间线路层设于第二中间线路层与内层线路层之间,位于外侧的第二中间线路层包括废料区和围绕废料区设置的留铜区;在废料区上贴附离型膜;在具有离型膜的第二中间线路层上设置外层硬质叠构,外层硬质叠构包括依次叠设的第二胶层、第一外层线路层、第三胶层和第二外层线路层,第一外层线路层设于第二外层线路层与第二中间线路层之间,第二胶层设有第二开口,第三胶层设有第三开口,第二开口在覆盖层上的正交投影与第一开口在覆盖层上的正交投影完全重合,第二开口在覆盖层上的正交投影位于第三开口在覆盖层上的正交投影之内,离型膜设于第二开口中且暴露于第三开口;移除离型膜以暴露出废料区;将废料区蚀刻移除,使得部分覆盖层暴露于留铜区所界定的第一开口、第二开口和第三开口,从而得到半挠折线路板。
在一些可能的实现方式中,设置外层硬质叠构具体包括:在具有离型膜的第二中间线路层上依次层叠第二胶层和第一铜箔层;蚀刻第一铜箔层以得到第一外层线路层;在第一外层线路层上依次层叠第三胶层和第二铜箔层;移除第二铜箔层对应于离型膜的部分,使得离型膜露出于第二铜箔层。其中,在对废料区进行蚀刻时,还将第二铜箔层蚀刻为第二外层线路层。
在一些可能的实现方式中,中间柔性叠构和外层硬质叠构的数量均为两个,两个中间柔性叠构分别设于内层硬质叠构相对的两表面,两个外层硬质叠构分别设于两个中间柔性叠构的表面,沿半挠折线路板的厚度方向,半挠折区位于半挠折线路板的中心位置。
在一些可能的实现方式中,覆盖层的材质包括聚酰亚胺,基层和第一胶层的材质包括聚丙烯。
在一些可能的实现方式中,制备方法还包括在第二外层线路层上设置保护层,保护层至少覆盖第三胶层暴露于第二外层线路层的表面和侧壁。
本申请的半挠折区可以设置于线路板的任意层或任意位置,且半挠折区的数量可以根据实际需求进行设置,加工简单,线路板布局灵活、布线密度较高。再者,由于中间柔性叠构的数量为至少两个,因此可以减小半挠折区弯曲时所受到的应力,增大最大可弯曲角度。根据实际应用中最大可弯曲角度的需求,可以适当调整中间柔性叠构的数量及位置分布,满足客户个性化定制需求。
附图说明
图1为本申请一实施方式提供的内层硬质叠构和双面覆铜基板的示意图。
图2为将图1所示的内层硬质叠构和双面覆铜基板进行层叠并压合后的示意图。
图3为将图2所示的双面覆铜基板的原铜层蚀刻为第二中间线路层并贴附离型膜后的示意图。
图4为在图3所示的第二中间线路层上依次层叠第二胶层和第一铜箔层并压合后的示意图。
图5为将图4所示的第一铜箔层蚀刻为第一外层线路层后的示意图。
图6为在图5所示的第一外层线路层上依次层叠第三胶层和第二铜箔层并压合后的示意图。
图7为移除图6所示的部分第二铜箔层后的示意图。
图8为移除图7所述的离型膜并蚀刻第二铜箔层和部分第二中间线路层后的示意图。
图9为在图8所示的第二外层线路层上设置保护层后得到的半挠折线路板的示意图。
主要元件符号说明
半挠折线路板 1
双面覆铜基板 2
离型膜 3
内层硬质叠构 10
基层 11
内层线路层 12
第一导电柱 13
中间柔性叠构 20
覆盖层 21
第一中间线路层 22
第二中间线路层 23
原铜层 24
镀通孔 25
第一胶层 30
外层硬质叠构 40
第二胶层 41
第一外层线路层 42
第三胶层 43
第二外层线路层 44
第一铜箔层 45
第二导电柱 46
第二铜箔层 47
第三导电柱 48
保护层 50
硬板区 101
半挠折区 102
主体区 230
废料区 231
留铜区 232
第二开口 410
流胶区 411
第三开口 430
第一开口 2320
宽度 W1
厚度方向 H
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
以下描述将参考附图以更全面地描述本申请内容。附图中所示为本申请的示例性实施例。然而,本申请可以以许多不同的形式来实施,并且不应该被解释为限于在此阐述的示例性实施例。提供这些示例性实施例是为了使本申请透彻和完整,并且将本申请的范围充分地传达给本领域技术人员。类似的附图标记表示相同或类似的组件。
本文使用的术语仅用于描述特定示例性实施例的目的,而不意图限制本申请。如本文所使用的,除非上下文另外清楚地指出,否则单数形式“一”,“一个”和“该”旨在也包括复数形式。此外,当在本文中使用时,“包括”和/或“包含”或“包括”和/或“包括”或“具有”和/或“具有”,整数,步骤,操作,组件和/或组件,但不排除存在或添加一个或多个其它特征,区域,整数,步骤,操作,组件,组件和/或其群组。
除非另外定义,否则本文使用的所有术语(包括技术和科学术语)具有与本申请所属领域的普通技术人员通常理解的相同的含义。此外,除非文中明确定义,诸如在通用字典中定义的那些术语应该被解释为具有与其在相关技术和本申请内容中的含义一致的含义,并且将不被解释为理想化或过于正式的含义。
以下内容将结合附图对示例性实施例进行描述。须注意的是,参考附图中所描绘的组件不一定按比例显示;而相同或类似的组件将被赋予相同或相似的附图标记表示或类似的技术用语。
下面参照附图,对本申请的具体实施方式作进一步的详细描述。
本申请一实施方式提供一种半挠折线路板的制备方法。根据不同需求,所述制备方法的步骤顺序可以改变,某些步骤可以省略或合并。所述制备方法包括如下步骤:
步骤S1:如图1所示,提供内层硬质叠构10和双面覆铜基板2。内层硬质叠构10包括基层11和设于基层11相对两表面的内层线路层12。双面覆铜基板2包括覆盖层21、第一中间线路层22和原铜层24,且第一中间线路层22和原铜层24分别设于覆盖层21的相对两表面。
在一些实施例中,在双面覆铜基板2中,覆盖层21的材质可以为聚酰亚胺(PI),聚酰亚胺材质的覆盖层21的伸长率为30%至70%。原铜层24为压延铜箔,具有较高的挠折能力。
在内层硬质叠构10中,基层11的材质为聚丙烯(PI),聚丙烯材质的基层11的伸长率为1%至2%。
在其它实施例中,双面覆铜基板2还可包括设置于覆盖层21与第一中间线路层22之间或者覆盖层21与原铜层24之间的胶层(图未示)。
在一些实施例中,内层硬质叠构10包括两层内层线路层12,即内层硬质叠构10可以为双面线路板。两层内层线路层12通过第一导电柱13电性连接。在其它实施例中,内层硬质叠构10所包括的内层线路层12的数量还可以根据实际情况进行变更。
步骤S2,如图2所示,依次层叠双面覆铜基板2、第一胶层30、内层硬质叠构10、另一第一胶层30和另一双面覆铜基板2,使原铜层24朝外设置,然后进行压合。
其中,第一胶层30为半固化状态,其在压合后可填充于第一内层线路层12的线路间隙中以及第一中间线路层22的线路间隙中。第一胶层30的材质可以为聚丙烯,聚丙烯材质的第一胶层30的伸长率为1%至2%。
步骤S3,如图3所示,将原铜层24蚀刻为第二中间线路层23,从而将双面覆铜基板2制备为中间柔性叠构20。即,中间柔性叠构20通过第一胶层30设置于内层硬质叠构10的表面。然后,在第二中间线路层23上贴附离型膜3。
其中,第二中间线路层23包括主体区230、废料区231和围绕废料区231设置的留铜区232。离型膜3贴附于第二中间线路层23的废料区231上。即,主体区230和留铜区232暴露于离型膜3。在一些实施例中,留铜区232的宽度W1为0.05mm至0.5mm。
在一些实施例中,可通过压膜、镀铜、曝光、显影、蚀刻、去膜等制程制作第二中间线路层23。更具体地,可进一步开设贯穿每一双面覆铜基板2、每一第一胶层30和内层硬质叠构10的通孔,镀铜时,部分镀铜还形成于通孔的内壁,形成用于电性连接第二中间线路层23、第一中间线路层22和内层线路层12的镀通孔25。
步骤S4,如图4和图5所示,在具有离型膜3的第二中间线路层23上依次层叠第二胶层41和第一铜箔层45,然后进行压合。
其中,第二胶层41设有第二开口410。第二开口410在覆盖层21上的正交投影与离型膜3在覆盖层21上的正交投影可完全重合,使得压合后的第二胶层41围绕离型膜3的四周设置且连接离型膜3的四周。
其中,第二胶层41为半固化状态,其在压合后可填充于第二中间线路层23的线路间隙中。
步骤S5,如图5所示,蚀刻第一铜箔层45以得到第一外层线路层42。
在一些实施例中,可通过压膜、镀铜、曝光、显影、蚀刻、去膜等制程制作第一外层线路层42。更具体地,可进一步开设贯穿第一铜箔层45和第二胶层41的盲孔,镀铜时,部分镀铜还填充于盲孔内,形成用于电性连接第一外层线路层42和第二中间线路层23的第二导电柱46。
步骤S6,如图6和图7所示,在第一外层线路层42上依次层叠第三胶层43和第二铜箔层47,然后进行压合。
其中,第三胶层43设有第三开口430。第三开口430在覆盖层21上的正交投影大于离型膜3在覆盖层21上的正交投影,使得离型膜3在覆盖层21上的正交投影位于第三开口430在覆盖层21上的正交投影之内。因此在压合后,离型膜3暴露于第三开口430。
其中,第三胶层43为半固化状态,其在压合后可填充于第一外层线路层42的线路间隙中。
步骤S7,如图7所示,移除第二铜箔层47对应于离型膜3的部分,使得离型膜3露出于第二铜箔层47,然后移除离型膜3。
步骤S8,如图7和图8所示,移除离型膜3以暴露出第二中间线路层23的废料区231。将第二铜箔层47蚀刻为第二外层线路层44,并将第二中间线路层23的废料区231蚀刻移除,即,第二中间线路层23的留铜区232未被蚀刻移除。因此,部分覆盖层21暴露于留铜区232所界定的第一开口2320、第二开口410和第三开口430。
在一些实施例中,第二铜箔层47和第二中间线路层23可以在同一曝光显影制程中被蚀刻。由于第二中间线路层23的废料区231被移除,因此可解决部分离型膜3残留的问题。
在一些实施例中,暴露于留铜区232、第二开口410和第三开口430的部分覆盖层21的表面由于上述蚀刻制程形成有微结构(图未示)。微结构的表面粗糙度Rz可以为0.5至2.6。
其中,第二外层线路层44、第三胶层43、第一外层线路层42和第二胶层41形成外层硬质叠构40,且中间柔性叠构20设于外层硬质叠构40和内层硬质叠构10之间。如图所示,外层硬质叠构40包括两层外层线路层。然而,在其它实施例中,外层硬质叠构40所包括的外层线路层的数量也可以根据实际需求进行变更。
其中,由于第二胶层41的第二开口410连接离型膜3的四周,在第二中间线路层23的废料区231被蚀刻移除后,第二胶层41设有位于留铜区232上的流胶区411,且留胶区暴露于第三开口430。
在一些实施例中,可通过压膜、镀铜、曝光、显影、蚀刻、去膜等制程制作第二外层线路层44。更具体地,可进一步开设贯穿第二铜箔层47和第三胶层43的盲孔,镀铜时,部分镀铜还填充于盲孔内,形成用于电性连接第第二外层线路层44和第一外层线路层42的第三导电柱48。
步骤S9,如图9所示,在第二外层线路层44上设置保护层50,得到半挠折线路板1。
在一些实施例中,保护层50覆盖第三胶层43暴露于第二外层线路层44的表面和侧壁(即第三开口430的内壁)。在其它实施例中,保护层50还可覆盖部分第二外层线路层44。另一部分未被保护层50覆盖的第二外层线路层44可用于连接电子元件(图未示)。保护层50的材质可以为防焊油墨。
在一些实施例中,还可进一步在未被保护层50覆盖的第二外层线路层44上进行表面处理,以避免第二外层线路层44表面氧化,进而影响其电气特性。表面处理的方式可为采用化学镀金、化学镀镍等方式形成保护层(图未示),或者在第二外层线路层44上形成有机防焊性保护层(OSP,图未示)。
沿半挠折线路板1的延伸方向,半挠折线路板1划分为硬板区101及半挠折区102。硬板区101为外层硬质叠构40与外层硬质叠构40对应的部分中间柔性叠构20和部分内层硬质叠构10。半挠折区102为未与外层硬质叠构40对应的另一部分中间柔性叠构20和另一部分内层硬质叠构10。即,半挠折区102对应于第一开口2320和第二开口410。半挠折线路板1能够在半挠折区102处发生挠折。留铜区232可增加半挠折线路板1于挠折节点处的强度。
其中,可以理解,由于本申请使用双面覆铜基板2制作中间柔性叠构20,而中间柔性叠构20的原铜层24除了废料区231被蚀刻而未被利用外,原铜层24的其余部分均可以制作为第二中间线路层23。再者,通过将废料区231移除,有利于减小半挠折区102的厚度。在一些实施例中,半挠折区102的厚度为0.1mm至0.3mm。
在一些实施例中,由于聚酰亚胺材质的覆盖层21的伸长率大于聚丙烯材质的第一胶层30或基层11的伸长率,且由蚀刻压延铜箔制得的第一中间线路层22具有较高的挠折能力,因此本申请将中间柔性叠构20设置于内层硬质叠构10的两侧且使覆盖层21位于半挠折区102的外侧,使得半挠折区102在发生挠折时具有更小的弯曲半径(即更大的弯折角)。在其它实施例中,即便双面覆铜基板2还包括设置于覆盖层21与第一中间线路层22之间或者覆盖层21与原铜层24之间的胶层(图未示),由于覆盖层21位于半挠折区102的外侧,因此同样能够提高半挠折区102的挠折性能。
在一些实施例中,沿半挠折线路板1的厚度方向H,半挠折区102位于半挠折线路板1的中心位置。然而,在其它实施例中,沿半挠折线路板1的厚度方向H,半挠折区102在半挠折线路板1中的位置也可以变更。例如,若仅在其中一中间柔性叠构20的表面设置外层硬质叠构40,则得到的半挠折线路板1中,半挠折区102位于半挠折线路板1的外侧。又如,若步骤S2中仅在内层硬质叠构10的其中一表面设置双面覆铜基板2而在另一表面上设置一个以上的双面覆铜基板2(即最终得到的中间柔性叠构20的数量多于两个),且仅在最外侧的一中间柔性叠构20的一表面设置外层硬质叠构40,则得到的半挠折线路板1中,沿半挠折线路板1的厚度方向H,半挠折区102偏离半挠折线路板1的中心位置。
如图9所示,本申请一实施方式还提供一种半挠折线路板1,包括依次叠设的内层硬质叠构10、第一胶层30、中间柔性叠构20、另一第一胶层30和外层硬质叠构40。
内层硬质叠构10包括基层11和设于基层11相对两表面的内层线路层12。中间柔性叠构20包括覆盖层21、第一中间线路层22和第二中间线路层23,且第一中间线路层22和第二中间线路层23分别设于覆盖层21的相对两表面。第一中间线路层22设于第二中间线路层23与内层线路层12之间。外层硬质叠构40包括依次叠设的第二胶层41、第一外层线路层42、第三胶层43和第二外层线路层44。第一外层线路层42设于第二外层线路层44与第二中间线路层23之间。
第二中间线路层23包括留铜区232,留铜区232界定有第一开口2320。第二胶层41设有第二开口410。第三胶层43设有第三开口430。部分覆盖层21暴露于留铜区232所界定的第一开口2320、第二开口410和第三开口430。在一些实施例中,第二开口410在覆盖层21上的正交投影与第一开口2320在覆盖层21上的正交投影完全重合。第三开口430在覆盖层21上的正交投影大于第二开口410在覆盖层21上的正交投影,使得第二开口410在覆盖层21上的正交投影位于第三开口430在覆盖层21上的正交投影之内。
其中,沿半挠折线路板1的延伸方向,半挠折线路板1划分为硬板区101及半挠折区102。硬板区101包括外层硬质叠构40以及与外层硬质叠构40对应的部分中间柔性叠构20和部分内层硬质叠构10。半挠折区102为未与外层硬质叠构40对应的另一部分中间柔性叠构20和另一部分内层硬质叠构10第三开口430。即,半挠折区102对应于第一开口2320和第二开口410。
本申请的半挠折区102可以设置于半挠折线路板1的任意层或任意位置,且半挠折区102的数量可以根据实际需求进行设置,布局灵活、布线密度较高。再者,由于中间柔性叠构20的数量为至少两个,因此可以减小半挠折区102弯曲时所受到的应力,增大最大可弯曲角度。根据实际应用中最大可弯曲角度的需求,可以适当调整中间柔性叠构20的数量及位置分布,满足客户个性化定制需求。
上文中,参照附图描述了本申请的具体实施方式。但是,本领域中的普通技术人员能够理解,在不偏离本申请的精神和范围的情况下,还可以对本申请的具体实施方式作各种变更和替换。这些变更和替换都落在本申请所限定的范围内。

Claims (10)

1.一种半挠折线路板,其特征在于,包括内层硬质叠构、至少两个中间柔性叠构、以及外层硬质叠构,至少两个所述中间柔性叠构分别设于所述内层硬质叠构相对的两表面,所述外层硬质叠构设于所述中间柔性叠构远离所述内层硬质叠构的表面,所述内层硬质叠构与相邻的所述中间柔性叠构之间设有第一胶层,所述外层硬质叠构与相邻的所述中间柔性叠构之间设有另一第一胶层;
所述内层硬质叠构包括基层和设于所述基层相对两表面的内层线路层;
所述中间层叠构包括覆盖层和分别设于所述覆盖层相对两表面的第一中间线路层和第二中间线路层;
所述外层硬质叠构包括依次叠设的第二胶层、第一外层线路层、第三胶层和第二外层线路层;
所述第一中间线路层设于所述第二中间线路层与所述内层线路层之间,所述第一外层线路层设于所述第二外层线路层与所述第二中间线路层之间,所述第二中间线路层包括留铜区,所述留铜区界定有第一开口,所述第二胶层设有第二开口,所述第三胶层设有第三开口,所述第二开口在所述覆盖层上的正交投影与所述第一开口在所述覆盖层上的正交投影完全重合,所述第二开口在所述覆盖层上的正交投影位于所述第三开口在所述覆盖层上的正交投影之内,部分所述覆盖层暴露于所述第一开口、所述第二开口和所述第三开口;
沿所述半挠折线路板的延伸方向,所述半挠折线路板划分为硬板区及半挠折区,所述硬板区包括所述外层硬质叠构以及与所述外层硬质叠构对应的部分所述中间柔性叠构和部分所述内层硬质叠构,所述半挠折区对应于所述第一开口和所述第二开口。
2.如权利要求1所述的半挠折线路板,其特征在于,所述中间柔性叠构的数量多于两个,所述外层硬质叠构的数量为两个,多于两个所述中间柔性叠构分别设于所述内层硬质叠构相对的两表面,两个所述外层硬质叠构分别设于最外侧的两个所述中间柔性叠构的表面,沿所述半挠折线路板的厚度方向,所述半挠折区位于所述半挠折线路板的中心位置或偏离所述半挠折线路板的中心位置。
3.如权利要求1所述的半挠折线路板,其特征在于,所述中间柔性叠构和所述外层硬质叠构的数量均为两个,两个所述中间柔性叠构分别设于所述内层硬质叠构相对的两表面,两个所述外层硬质叠构分别设于两个所述中间柔性叠构的表面,沿所述半挠折线路板的厚度方向,所述半挠折区位于所述半挠折线路板的中心位置。
4.如权利要求1所述的半挠折线路板,其特征在于,所述覆盖层的材质包括聚酰亚胺,所述基层和所述第一胶层的材质包括聚丙烯。
5.如权利要求1所述的半挠折线路板,其特征在于,还包括保护层,所述保护层至少覆盖所述第三胶层暴露于所述第二外层线路层的表面和侧壁。
6.一种半挠折线路板的制备方法,其特征在于,包括如下步骤:
提供内层硬质叠构和至少两个中间柔性叠构,将至少两个所述中间柔性叠构分别设于所述内层硬质叠构相对的两表面,所述内层硬质叠构与相邻的所述中间柔性叠构之间设有第一胶层,所述外层硬质叠构与相邻一所述中间柔性叠构之间设有另一第一胶层,其中,所述内层硬质叠构包括基层和设于所述基层相对两表面的内层线路层,所述中间层叠构包括覆盖层和分别设于所述覆盖层相对两表面的第一中间线路层和第二中间线路层,所述第一中间线路层设于所述第二中间线路层与所述内层线路层之间,位于外侧的所述第二中间线路层包括废料区和围绕所述废料区设置的留铜区;
在所述废料区上贴附离型膜;
在具有所述离型膜的所述第二中间线路层上设置外层硬质叠构,所述外层硬质叠构包括依次叠设的第二胶层、第一外层线路层、第三胶层和第二外层线路层,所述第一外层线路层设于所述第二外层线路层与所述第二中间线路层之间,所述第二胶层设有第二开口,所述第三胶层设有第三开口,所述第二开口在所述覆盖层上的正交投影与所述第一开口在所述覆盖层上的正交投影完全重合,所述第二开口在所述覆盖层上的正交投影位于所述第三开口在所述覆盖层上的正交投影之内,所述离型膜设于所述第二开口中且暴露于所述第三开口;
移除所述离型膜以暴露出所述废料区;
将所述废料区蚀刻移除,使得部分所述覆盖层暴露于所述留铜区所界定的第一开口、所述第二开口和所述第三开口,从而得到所述半挠折线路板。
7.如权利要求6所述的半挠折线路板的制备方法,其特征在于,设置所述外层硬质叠构具体包括:
在具有所述离型膜的所述第二中间线路层上依次层叠第二胶层和第一铜箔层;
蚀刻所述第一铜箔层以得到所述第一外层线路层;
在所述第一外层线路层上依次层叠第三胶层和第二铜箔层;
移除所述第二铜箔层对应于所述离型膜的部分,使得所述离型膜露出于所述第二铜箔层;
其中,在对所述废料区进行蚀刻时,还将所述第二铜箔层蚀刻为第二外层线路层。
8.如权利要求7所述的半挠折线路板的制备方法,其特征在于,所述中间柔性叠构和所述外层硬质叠构的数量均为两个,两个所述中间柔性叠构分别设于所述内层硬质叠构相对的两表面,两个所述外层硬质叠构分别设于两个所述中间柔性叠构的表面,沿所述半挠折线路板的厚度方向,所述半挠折区位于所述半挠折线路板的中心位置。
9.如权利要求8所述的半挠折线路板的制备方法,其特征在于,所述覆盖层的材质包括聚酰亚胺,所述基层和所述第一胶层的材质包括聚丙烯。
10.如权利要求9所述的半挠折线路板的制备方法,其特征在于,还包括:
在所述第二外层线路层上设置保护层,所述保护层至少覆盖所述第三胶层暴露于所述第二外层线路层的表面和侧壁。
CN202110797167.5A 2021-07-14 2021-07-14 半挠折线路板及其制备方法 Pending CN115623675A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110797167.5A CN115623675A (zh) 2021-07-14 2021-07-14 半挠折线路板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110797167.5A CN115623675A (zh) 2021-07-14 2021-07-14 半挠折线路板及其制备方法

Publications (1)

Publication Number Publication Date
CN115623675A true CN115623675A (zh) 2023-01-17

Family

ID=84854720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110797167.5A Pending CN115623675A (zh) 2021-07-14 2021-07-14 半挠折线路板及其制备方法

Country Status (1)

Country Link
CN (1) CN115623675A (zh)

Similar Documents

Publication Publication Date Title
US9860978B1 (en) Rigid-flex board structure
US20110274866A1 (en) Inner substrate for manufacturing multilayer printed circuit boards
CN110536567B (zh) 软硬结合电路板的制作方法
CN102740612A (zh) 软硬结合电路板的制作方法
JP4768059B2 (ja) 多層フレキシブルプリント配線板
JP2007123901A (ja) リジッドフレキシブルプリント基板及びその製造方法
KR20030057284A (ko) 비아 홀을 갖는 다층 프린트 배선판, 다층 프린트배선판에 탑재된 회로 부품을 구비하는 회로 모듈 및 다층프린트 배선판의 제조 방법
TW201410097A (zh) 柔性多層電路板及其製作方法
JP2010103388A (ja) 積層フレキシブル配線基板、その製造方法、及びそれを用いたrfid用電子タグのアンテナ
CN103635007B (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN104768318B (zh) 软硬结合电路板及其制作方法
CN110798972B (zh) 具有断差结构的软硬结合电路板及其制作方法
JP5524315B2 (ja) 多層フレキシブルプリント配線板を用いた表示素子モジュール
JP5075568B2 (ja) シールド付回路配線基板及びその製造方法
CN105979698A (zh) 刚挠结合线路板及其制备方法
US20080005896A1 (en) Method for fabricating multi-layered flexible printed circuit board without via holes
JP2004186235A (ja) 配線板および配線板の製造方法
JPH08139454A (ja) プリント配線板の製造方法
CN115623675A (zh) 半挠折线路板及其制备方法
JP2006179863A (ja) 回路配線複合基板
JPH05315758A (ja) 多層フレキシブル回路基板およびその製法
CN113573461B (zh) 半挠折线路板及其制作方法
JP4481184B2 (ja) 多層フレキシブル回路基板の製造方法
CN114788426A (zh) 两面布线电路基板的制造方法和两面布线电路基板
JP2008311553A (ja) 複合多層プリント配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination