CN115621261A - 具有低物理结构敏感性的电容器件及电路结构 - Google Patents

具有低物理结构敏感性的电容器件及电路结构 Download PDF

Info

Publication number
CN115621261A
CN115621261A CN202211382386.8A CN202211382386A CN115621261A CN 115621261 A CN115621261 A CN 115621261A CN 202211382386 A CN202211382386 A CN 202211382386A CN 115621261 A CN115621261 A CN 115621261A
Authority
CN
China
Prior art keywords
electrode
substrate
grounding
capacitor device
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211382386.8A
Other languages
English (en)
Other versions
CN115621261B (zh
Inventor
蔡晓
冯加贵
熊康林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gusu Laboratory of Materials
Original Assignee
Gusu Laboratory of Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gusu Laboratory of Materials filed Critical Gusu Laboratory of Materials
Priority to CN202211382386.8A priority Critical patent/CN115621261B/zh
Publication of CN115621261A publication Critical patent/CN115621261A/zh
Application granted granted Critical
Publication of CN115621261B publication Critical patent/CN115621261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有低物理结构敏感性的电容器件及电路结构,电容器件包括:基底,以及设置于所述基底上的第一电极和第二电极,所述基底上还设置有接地电极;所述第一电极和所述第二电极相对设置,且所述接地电极位于所述第一电极和所述第二电极之间;所述接地电极与所述第一电极和所述第二电极均相互绝缘,且所述接地电极接地。本发明可降低电容对器件物理结构的敏感性,实现超导电路电容器件的精准可控设计。

Description

具有低物理结构敏感性的电容器件及电路结构
技术领域
本发明涉及量子技术领域,尤其涉及一种具有低物理结构敏感性的电容器件及电路结构。
背景技术
基于超导电路的量子计算系统具有容易设计、可利用微纳制造技术进行集成化制备和规模化加工封装的特点,成为量子计算的研究热点方向。超导量子电路通过超低温环境下的微波电路实现宏观的量子行为,其核心元器件是超导电路中引入的非线性电感约瑟夫森结。外部特定频率的微波可使非线性谐振子在不同能级选择性跃迁,其中基态和第一激发态构成二能级系统。量子比特之间可通过电容、电感、或谐振器耦合作用,实现单个量子比特或多个量子比特的门。
为了实现非破坏性的量子态读取,探测读取腔的谐振频率(其量子比特通过电容进行耦合),间接获取量子比特的状态,人们针对系统中量子相干机理、器件耦合、材料作用以及信息传递等开展研究,不断向实用化的超导量子电路系统迈进。由于超低温环境中量子态对环境噪音和损耗十分敏感,为了进行高保真度的量子态读取及大规模的量子比特控制进而实现容错量子计算,超导电路中元器件的物理结构可靠性要求十分高。从最初理论计算获取设计参数到通过微纳加工工艺实现器件物理结构。刻蚀及曝光等工艺步骤产生的物理结构偏差难以精确控制,进而可能造成电路参数偏离目标。电容作为超导电路中十分基础且重要的一类元器件被广泛的应用于各种结构中,如Purcell滤波器与传输线的电容耦合、参数放大器的设计及谐振器与传输线的电容耦合等结构之中。超导电路中主要存在两种电容结构:一是非共平面的平行板电容结构,该结构占地少且电容设计值可更大,但电介质损耗较多、电介质厚度控制要求高且制备工艺更复杂。二是共平面的叉指电容结构,其电容主要由叉指长度、叉指宽度、叉指数量及指间的间距等参数决定。通过耦合多个较长的叉指增加电容值,可设计10~100fF的电容结构,由于该结构工艺简单而被广泛使用。应用于超导量子芯片中的叉指电容结构是通过微纳工艺制作的,容易造成几何结构偏离进而影响电容数值,严重影响最终超导量子电路的预期运行。
分析表明,对于特征线宽约6μm的典型平面叉指电容结构,其电容对线宽敏感性是5fF/um,也就是说特征边缘偏差1μm会使最终器件电容值偏差5fF。而典型的电容目标值是20~50fF,所以误差会达到10%~25%,该误差必然对器件应用产生显著不良影响。如何降低工艺过程不确定性偏差造成的电容值的敏感性对于超导电路精准设计和实现具有重要意义。
发明内容
本发明提供了一种具有低物理结构敏感性的电容器件及电路结构,以降低电容对器件物理结构的敏感性,实现超导电路电容器件的精准可控设计。
根据本发明的一方面,提供了一种具有低物理结构敏感性的电容器件,包括:
基底,以及设置于基底上的第一电极和第二电极,基底上还设置有接地电极;
第一电极和第二电极相对设置,且接地电极位于第一电极和第二电极之间;
接地电极与第一电极和第二电极均相互绝缘,且接地电极接地。
可选的,第一电极和第二电极均为叉指电极,或者,第一电极和第二电极在基底的垂直投影均为多边形,或者,第一电极和第二电极在基底的垂直投影均为环形或半环形。
可选的,第一电极和第二电极均为叉指电极时,第一电极包括第一连接部和与第一连接部连接的多个第一叉指,第二电极包括第二连接部和与第二连接部连接的多个第二叉指;第一叉指和第二叉指在基底的垂直投影位于第一连接部和第二连接部在基底的垂直投影之间,且第一叉指和第二叉指在基底的垂直投影相互穿插;
接地电极在基底的垂直投影位于相邻的第一叉指和第二叉指在基底的垂直投影之间。
可选的,接地电极在基底的垂直投影为条形、折线形或曲线型。
可选的,第一电极、第二电极和接地电极设置于基底的同一表面;或者接地电极设置于基底的第一表面,第一电极和第二电极设置于基底的第二表面,第一表面和第二表面相对设置;或者接地电极、第一电极和第二电极分别设置于不同表面。
可选的,接地电极至少部分设置于基底内部。
可选的,基底邻近第一电极的表面设置有凹槽,接地电极设置于凹槽中。
根据本发明的另一方面,提供了一种电路结构,包括传输线和本发明实施例任意所述的具有低物理结构敏感性的电容器件,传输线和电容器件电连接。
可选的,传输线包括共面波导结构;共面波导结构包括第一接地区和第二接地区;第一接地区和第二接地区均设置于基底邻近第一电极的表面,第一接地区和第二接地区位于电容器件的两侧;电容器件的接地电极分别与第一接地区和第二接地区电连接;
或者,传输线包括微带线结构;微带线结构包括第三接地区;第三接地区设置于基底远离第一电极的一侧,电容器件的接地电极与第三接地区电连接。
本发明实施例技术方案的电容器件结构包括基底,以及设置于基底上的第一电极和第二电极,基底上还设置有接地电极。将接地电极设置在第一电极和第二电极之间,且接地电极接地,接地电极可以影响第一电极和第二电极之间的电场线,接地电极会和第一电极和第二电极一起受工艺偏差的影响产生尺寸偏差,接地电极的尺寸变化对电容的影响,会对第一电极和第二电极产生的尺寸偏差对电容的影响产生一定的抵消作用,从而能够有效降低刻蚀等工艺偏差造成的电容值偏差,降低电容对器件物理结构的敏感性,实现超导电路电容器件的精准可控设计。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种具有低物理结构敏感性的电容器件结构的剖面示意图;
图2是本发明实施例一提供的一种电容器件结构的剖面示意图;
图3为图1和图2中电容器件的电容偏移量数据对比图;
图4是本发明实施例一提供的一种具有低物理结构敏感性的叉指电容器件的结构俯视图;
图5是本发明实施例一提供的一种具有低物理结构敏感性的电容器件的结构俯视图;
图6是本发明实施例一提供的又一种具有低物理结构敏感性的电容器件的结构俯视图;
图7是本发明实施例一提供的叉指电容器件电容值数据对比图;
图8是本发明实施例一提供的又一种具有低物理结构敏感性的电容器件结构的剖面示意图;
图9是本发明实施例一提供的又一种具有低物理结构敏感性的电容器件结构的剖面示意图;
图10是本发明实施例一提供的又一种具有低物理结构敏感性的电容器件结构的剖面示意图;
图11是本发明实施例二提供的一种共面波导结构的俯视图;
图12是本发明实施例二提供的一种微带线结构的剖面示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
本发明实施例提供了一种具有低物理结构敏感性的电容器件,图1是本发明实施例一提供的一种具有低物理结构敏感性的电容器件结构的剖面示意图,参考图1,具有低物理结构敏感性的电容器件包括:基底10,以及设置于基底10上的第一电极20和第二电极30,基底10上还设置有接地电极40。
第一电极20和第二电极30相对设置,且接地电极40位于第一电极20和第二电极30之间;接地电极40与第一电极20和第二电极30均相互绝缘,且接地电极40接地。
其中,基底10可以为硅基底或蓝宝石基底等。电容器件的第一电极20和第二电极30均位于基底10表面。接地电极40可以位于基底10表面,可以位于基底10内部,也可以部分位于基底10表面部分位于基底10内部。第一电极20和第二电极30可以是叉指电极,可以是矩形电极,也可以是环形电极,也可以是其他类型的电极,本实施例并不做具体限定。接地电极40位于第一电极20和第二电极30之间,第一电极20和第二电极30均与接地电极40相互绝缘,第一电极20和接地电极40之间具有一定的间距,第二电极30和接地电极40之间具有一定的间距,具体间距大小本实施例不做具体限定。第一电极20和第二电极30之间存在电压差,第一电极20和第二电极30之间存在电场线,形成电容器件,接地电极40对电场线起到阻碍的作用。
当由于工艺偏差等造成第一电极20和第二电极30的线宽减小,相邻的边缘之间的间距增大时,线宽和间距的变化使电容向变小的方向发展,此时工艺偏差也会造成接地电极40的线宽减小,接地电极40的线宽减小使接地电极40对电场线的阻碍作用减小,使电容向变大的方向发展,线宽和间距的影响与接地电极40的影响相互抵消,使电容变化较小。当由于工艺偏差等造成第一电极20和第二电极30的线宽增大,相邻的边缘之间的间距变小时,线宽和间距的变化使电容向变大的方向发展,此时工艺偏差也会造成接地电极40的线宽增大,接地电极40的线宽增大使接地电极40对电场线的阻碍作用变大,使电容向变小的方向发展,线宽和间距的影响与接地电极40的影响相互抵消,使电容变化较小。因此本实施例通过在第一电极20和第二电极30之间设置接地电极40,可以降低工艺偏差对电容值的影响。
下面结合具体实验数据对接地电极的作用进行说明:图2是本发明实施例一提供的一种电容器件结构的剖面示意图,图2所示电容器件结构包括基底10、第一电极20和第二电极30,图1与图2的各结构的尺寸和位置保持一致,差别在于图1包含接地电极40,图2不包括接地电极40。电容器件制作工艺过程的不确定性主要体现在刻蚀工艺过程中可能存在过刻或者少刻的情况,考虑到极端情况下第一电极20和第二电极30同时过刻或同时少刻对电容的影响最大,因此以极端情况为例进行实验。
表1
Figure 898722DEST_PATH_IMAGE001
表1是电容器件不同刻蚀偏移量下的电容偏移量数据。表1中刻蚀偏移量为0表示无刻蚀偏差,刻蚀偏移量为负值时,表示第一电极20和第二电极30均过刻,第一电极20和第二电极30的线宽减小,第一电极20和第二电极30之间的间距增大。刻蚀偏移量为正值时,表示第一电极20和第二电极30均少刻,第一电极20和第二电极30的线宽变宽,第一电极20和第二电极30之间的间距减小。电容偏移量为实际电容值和理想电容值的差值与理想电容值的百分比。示例性的,刻蚀偏移量为-3μm时,第一电极20远离第二电极30的边缘以及邻近第二电极30的边缘均过刻1.5μm,第二电极30远离第一电极20的边缘以及邻近第一电极20的边缘均过刻1.5μm。刻蚀偏移量为3μm时,第一电极20远离第二电极30的边缘以及邻近第二电极30的边缘均少刻1.5μm,第二电极30远离第一电极20的边缘以及邻近第一电极20的边缘均少刻1.5μm。
刻蚀偏移量为-3μm时,含接地电极40的电容器件电容偏移量为3%,不含接地电极40的电容器件电容偏移量约为-5%;刻蚀偏移量为3μm时,含接地电极40的电容器件电容偏移量约为-1%,不含接地电极40的电容器件电容偏移量约为6%。
图3为图1和图2中电容器件的电容偏移量数据对比图,结合表1和图3可以看出含接地电极40的电容器件电容偏移量为-1%~3%,不含接地电极40的电容器件电容偏移量为-5%~6%,由上述数据可知通过设置接地电极40,电容器件的电容值受工艺偏差的影响明显减小。发明人通过进一步实验发现在保持两种方案的互容值一致的条件基础上,再考虑几何结构的偏差作用,包含接地电极40的电容偏移量进一步缩小为-0.5%~2%。
本发明实施例的电容器件结构包括基底10,以及设置于基底10上的第一电极20和第二电极30,基底10上还设置有接地电极40。将接地电极40设置在第一电极20和第二电极30之间,且接地电极40接地,接地电极40可以影响第一电极20和第二电极30之间的电场线,接地电极40会和第一电极20和第二电极30一起受工艺偏差的影响产生尺寸偏差,接地电极40的尺寸变化对电容的影响,会对第一电极20和第二电极30产生的尺寸偏差对电容的影响产生一定的抵消作用,从而能够有效降低刻蚀等工艺偏差造成的电容值偏差,降低电容对器件物理结构的敏感性,实现超导电路电容器件的精准可控设计。
可选的,第一电极20和第二电极30均为叉指电极,或者,第一电极20和第二电极30在基底10的垂直投影均为多边形,或者,第一电极20和第二电极30在基底10的垂直投影均为环形或半环形。
示例性的,图4是本发明实施例一提供的一种具有低物理结构敏感性的叉指电容器件的结构俯视图,参考图4,第一电极20和第二电极30均为叉指电极;图5是本发明实施例一提供的一种具有低物理结构敏感性的电容器件的结构俯视图,参考图5,第一电极20和第二电极30在基底10的垂直投影均为多边形;图6是本发明实施例一提供的又一种具有低物理结构敏感性的电容器件的结构俯视图,参考图6,第一电极20和第二电极30在基底10的垂直投影均为环形。
需要说明的是,图4-图6仅示例性的示出了几种第一电极20和第二电极30的具体示例,并非对本发明的限定,在其他实施方式中第一电极20和第二电极30还可以为其他形状。
可选的,参考图4,第一电极20和第二电极30均为叉指电极时,第一电极20包括第一连接部21和与第一连接部21连接的多个第一叉指22,第二电极30包括第二连接部31和与第二连接部31连接的多个第二叉指32;第一叉指22和第二叉指32在基底10的垂直投影位于第一连接部21和第二连接部31在基底10的垂直投影之间,且第一叉指22和第二叉指32在基底10的垂直投影相互穿插;接地电极40在基底10的垂直投影位于相邻的第一叉指22和第二叉指32在基底10的垂直投影之间。
其中,可以设置任意相邻的第一叉指22和第二叉指32之间均设置接地电极40,位于相邻的第一叉指22和第二叉指32之间接地电极40可以相互连接。
在上述实验的基础上,对图4所示的叉指电容器件进行实验,得到表2中的实验数据。
表2
Figure 436888DEST_PATH_IMAGE002
表2是叉指电容器件不同刻蚀偏移量下的电容值数据。表2中含接地电极40的电容器件指图4的结构,不含接地电极40的电容器件指与图4所示电容器件各结构的尺寸和位置保持一致,但未设置接地电极40的电容器件。叉指宽度为3μm,刻蚀偏移量为0时表示无刻蚀偏差,刻蚀偏移量为负值时,第一叉指22和第二叉指32均过刻,第一叉指22和第二叉指32的线宽减小,第一叉指22和第二叉指32之间的间距增大。刻蚀偏移量为正值时,第一叉指22和第二叉指32均少刻,第一叉指22和第二叉指32的线宽变宽,第一叉指22和第二叉指32之间的间距减小。示例性的,当刻蚀偏移量为-2μm时,第一叉指22远离第二叉指32的边缘以及邻近第二叉指32的边缘均过刻1μm,第二叉指32远离第一叉指22的边缘以及邻近第一叉指22的边缘均过刻1μm。刻蚀偏移量为2μm时,第一叉指22远离第二叉指32的边缘以及邻近第二叉指32的边缘均少刻1μm,第二叉指32远离第一叉指22的边缘以及邻近第一叉指22的边缘均少刻1μm。
刻蚀偏移量为-2μm时,含接地电极40的叉指电容器电容值约为13.45fF,不含接地电极40的叉指电容器电容值约为10.67fF;刻蚀偏移量为2μm时,含接地电极40的叉指电容器电容值约为18.13fF,不含接地电极40的叉指电容器电容值约为28fF。
图7是本发明实施例一提供的叉指电容器件电容值数据对比图,结合表2和图7可以看出,对于无接地电极40的叉指电容器件,刻蚀偏移量所造成的电容值变化为10-28fF,电容对刻蚀偏差的敏感性约为3~5fF/μm,即刻蚀偏差为1微米时,电容偏差3-5fF。对于包含接地电极40的叉指电容器件,刻蚀偏移量所造成的电容值变化为13-18fF,电容对刻蚀偏差的敏感性约为1fF/μm。由上述数据可以发现通过合理设计接地电极40,叉指电容器件的电容值对工艺偏差的敏感性降低为原来的20%-30%,有利于超导电路电容器件的精准可控设计。
可选的,接地电极40在基底10的垂直投影为条形、折线形或曲线型。
其中,接地电极40位于相邻的第一电极20和第二电极30之间,可以根据第一电极20以及第二电极30的形状确定接地电极40的形状,示例性的可以设置接地电极40在基底10的垂直投影为条形、折线形或曲线型。
示例性的,参考图4-图6,当第一电极20和第二电极30均为叉指电极时,接地电极40在基底10的垂直投影可以根据叉指电极的形状设置为折线形,当第一电极20和第二电极30均为多边形时,接地电极40在基底10的垂直投影可以根据第一电极20和第二电极30的形状设置为条形;当第一电极20和第二电极30均为环形或半环形时,接地电极40在基底10的垂直投影为环形或半环形。
此外,接地电极40与第一电极20和第二电极30之间的距离可以相等也可以不等,本实施例亦不做具体限定。
示例性的,当第一电极20和第二电极30均为叉指电极时,接地电极40可以包括第一直线段41和第二直线段42;第一直线段41沿第一方向延伸,第一直线段41位于第一连接部21和第二叉指32之间或者位于第二连接部31和第一叉指22之间;第二直线段42沿第二方向延伸,第二直线段42位于第一叉指22和第二叉指32之间;沿第一方向,第一直线段41和第二直线段42交替排列,且第一直线段41和第二直线段42依次连接。
具体的,第一直线段41与第二直线段42数量为多个,多个第一直线段41和第二直线段42首尾相接形成接地电极40。位于第一连接部21和第二叉指32之间的第一直线段41与第一连接部21和第二叉指32的距离可以相等,也可以不等。位于第二连接部31和第一叉指22之间的第一直线段41与第二连接部31和第一叉指22的距离可以相等,也可以不等。第二直线段42与第一叉指22和第二叉指32的距离相等,也可以不等。通过设置接地电极40包括多个第一直线段41和多个第二直线段42,使得接地电极的结构较为规则,可以降低制作工艺难度。
可选的,第一电极20、第二电极30和接地电极40设置于基底10的同一表面;或者接地电极40设置于基底10的第一表面,第一电极20和第二电极30设置于基底10的第二表面,第一表面和第二表面相对设置;或者接地电极40、第一电极20和第二电极30分别设置于不同表面。
其中,参考图1,第一电极20、第二电极30和接地电极40设置于基底10的同一表面时,接地电极40可以通过在基底10上成膜后刻蚀的工艺形成,无需其他工艺,工艺简单。
图8是本发明实施例一提供的又一种具有低物理结构敏感性的电容器件结构的剖面示意图,参考图8,接地电极40与第一电极20和第二电极30分别设置于基底10的相对的两个表面。图9是本发明实施例一提供的又一种具有低物理结构敏感性的电容器件结构的剖面示意图,参考图9,接地电极40、第一电极20和第二电极30分别设置于不同表面,第二电极30设置在基底10上,在第一绝缘层11上设置接地电极40,在第二绝缘层12上设置第一电极20。通过合理的设计接地电极40,可以使电容器件的电容值对工艺偏差的敏感性降低,有利于超导电路电容器件的精准可控设计。
图10是本发明实施例一提供的又一种具有低物理结构敏感性的电容器件结构的剖面示意图,参考图10,可选的,接地电极40至少部分设置于基底10内部。
其中,接地电极40可以部分设置于基底10内部,也可以完全设置在基底10内部,设置于基底10内部的部分可以采用离子注入的方式将导电材料注入到基底10内部形成接地电极40,也可以在基底10邻近第一电极20的表面设置凹槽,并将接地电极40设置在凹槽内。
本实施例可以根据电容需要调节接地电极40在基底10厚度方向的位置,使接地电极40部分位于基底10内部,或全部位于基底10内部,从而使接地电极40可以更好的对工艺偏差带来的电容变化进行抵消,进一步降低电容器对器件物理结构的敏感性,实现电容器件的精准可控设计。
可选的,基底10邻近第一电极20的表面设置有凹槽,接地电极40设置于凹槽中。
其中,可以在基底10邻近第一电极20的表面刻蚀形成凹槽,并将接地电极40设置在凹槽中,由于凹槽的深度可准确控制,从而接地电极40位于基底10内的厚度可以准确控制,从而通过调节凹槽的深度以及接地电极40的整体厚度,可以准确的调节接地电极40在凹槽深度方向上的位置,例如可以根据需要设置接地电极40全部位于凹槽内,也可以设置接地电极40部分位于凹槽内,部分露出凹槽,使接地电极40可以更好的对工艺偏差带来的电容变化进行抵消,进一步降低电容器对器件物理结构的敏感性,实现超导电路电容器件的精准可控设计。
实施例二
本发明在上述实施例的基础上提供了一种电路结构,电路结构包括传输线和本发明实施例任意所述的具有低物理结构敏感性的电容器件,传输线和电容器件电连接。
本实施例的电路结构中的电容器件对器件物理结构的敏感性较低,从而使得电路结构对物理结构的敏感性较低,使得电路结构的设计精度较高。
可选的,传输线包括共面波导结构;图11是本发明实施例二提供的一种共面波导结构的俯视图,参考图11,共面波导结构包括第一接地区50和第二接地区60;第一接地区50和第二接地区60均设置于基底10邻近第一电极20的表面,第一接地区50和第二接地区60位于电容器件的两侧;电容器件的接地电极40分别与第一接地区50和第二接地区60电连接;或者,传输线包括微带线结构;图12是本发明实施例二提供的一种微带线结构的剖面示意图,参考图12,微带线结构包括第三接地区70;第三接地区70设置于基底10远离第一电极20的一侧,电容器件的接地电极40与第三接地区70电连接。
其中,当传输线为共面波导结构时,接地电极40分别与第一接地区50和第二接地区60电连接,即接地电极40与第一接地区50和第二接地区60共地,避免了第一接地区50和第二接地区60之间存在电位差,即避免了共面波导结构中的形成空气桥,提高了共面波导结构的信号传输速度。当传输线为微带线结构时,由于电容器件对物理结构具有较低的敏感性,从而微带线结构对物理结构的具有较低的敏感性。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。

Claims (9)

1.一种具有低物理结构敏感性的电容器件,其特征在于,包括:
基底,以及设置于所述基底上的第一电极和第二电极,所述基底上还设置有接地电极;
所述第一电极和所述第二电极相对设置,且所述接地电极位于所述第一电极和所述第二电极之间;
所述接地电极与所述第一电极和所述第二电极均相互绝缘,且所述接地电极接地。
2.根据权利要求1所述的电容器件,其特征在于,
所述第一电极和所述第二电极均为叉指电极,或者,所述第一电极和所述第二电极在所述基底的垂直投影均为多边形,或者,所述第一电极和所述第二电极在所述基底的垂直投影均为环形或半环形。
3.根据权利要求2所述的电容器件,其特征在于,
所述第一电极和所述第二电极均为叉指电极时,所述第一电极包括第一连接部和与所述第一连接部连接的多个第一叉指,所述第二电极包括第二连接部和与所述第二连接部连接的多个第二叉指;所述第一叉指和所述第二叉指在所述基底的垂直投影位于所述第一连接部和所述第二连接部在所述基底的垂直投影之间,且所述第一叉指和所述第二叉指在所述基底的垂直投影相互穿插;
所述接地电极在所述基底的垂直投影位于相邻的所述第一叉指和所述第二叉指在所述基底的垂直投影之间。
4.根据权利要求1所述的电容器件,其特征在于,
所述接地电极在所述基底的垂直投影为条形、折线形或曲线型。
5.根据权利要求1所述的电容器件,其特征在于,
所述第一电极、所述第二电极和所述接地电极设置于所述基底的同一表面;或者所述接地电极设置于所述基底的第一表面,所述第一电极和所述第二电极设置于所述基底的第二表面,所述第一表面和所述第二表面相对设置;或者所述接地电极、所述第一电极和所述第二电极分别设置于不同表面。
6.根据权利要求1所述的电容器件,其特征在于,
所述接地电极至少部分设置于所述基底内部。
7.根据权利要求6所述的电容器件,其特征在于,
所述基底邻近所述第一电极的表面设置有凹槽,所述接地电极设置于所述凹槽中。
8.一种电路结构,其特征在于,包括传输线和权利要求1-7任一项所述的具有低物理结构敏感性的电容器件,所述传输线和所述电容器件电连接。
9.根据权利要求8所述的电路结构,其特征在于,
所述传输线包括共面波导结构;所述共面波导结构包括第一接地区和第二接地区;所述第一接地区和第二接地区均设置于所述基底邻近所述第一电极的表面,所述第一接地区和所述第二接地区位于所述电容器件的两侧;所述电容器件的接地电极分别与所述第一接地区和所述第二接地区电连接;
或者,所述传输线包括微带线结构;所述微带线结构包括第三接地区;所述第三接地区设置于所述基底远离所述第一电极的一侧,所述电容器件的接地电极与所述第三接地区电连接。
CN202211382386.8A 2022-11-07 2022-11-07 具有低物理结构敏感性的电容器件及电路结构 Active CN115621261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211382386.8A CN115621261B (zh) 2022-11-07 2022-11-07 具有低物理结构敏感性的电容器件及电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211382386.8A CN115621261B (zh) 2022-11-07 2022-11-07 具有低物理结构敏感性的电容器件及电路结构

Publications (2)

Publication Number Publication Date
CN115621261A true CN115621261A (zh) 2023-01-17
CN115621261B CN115621261B (zh) 2023-03-28

Family

ID=84878279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211382386.8A Active CN115621261B (zh) 2022-11-07 2022-11-07 具有低物理结构敏感性的电容器件及电路结构

Country Status (1)

Country Link
CN (1) CN115621261B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117277988A (zh) * 2023-11-22 2023-12-22 江苏卓胜微电子股份有限公司 横向耦合声学滤波器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006496A1 (en) * 2004-07-08 2006-01-12 Harris Edward B Interdigitaded capacitors
US20070296013A1 (en) * 2006-06-26 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
WO2018199220A1 (ja) * 2017-04-26 2018-11-01 京セラ株式会社 多連型積層セラミックコンデンサ
CN109301410A (zh) * 2018-09-26 2019-02-01 安徽矽芯微电子科技有限公司 一种siw锯齿状交叉耦合带通滤波器
CN114499425A (zh) * 2022-01-10 2022-05-13 电子科技大学 一种基于中和电容的高稳定性差分共源放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006496A1 (en) * 2004-07-08 2006-01-12 Harris Edward B Interdigitaded capacitors
US20070296013A1 (en) * 2006-06-26 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
WO2018199220A1 (ja) * 2017-04-26 2018-11-01 京セラ株式会社 多連型積層セラミックコンデンサ
CN109301410A (zh) * 2018-09-26 2019-02-01 安徽矽芯微电子科技有限公司 一种siw锯齿状交叉耦合带通滤波器
CN114499425A (zh) * 2022-01-10 2022-05-13 电子科技大学 一种基于中和电容的高稳定性差分共源放大器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117277988A (zh) * 2023-11-22 2023-12-22 江苏卓胜微电子股份有限公司 横向耦合声学滤波器
CN117277988B (zh) * 2023-11-22 2024-02-20 江苏卓胜微电子股份有限公司 横向耦合声学滤波器

Also Published As

Publication number Publication date
CN115621261B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
US9455392B2 (en) Method of fabricating a coplanar waveguide device including removal of spurious microwave modes via flip-chip crossover
CN111201622B (zh) 用于传输量子位的垂直超导电容器
CN110235150B (zh) 选择性覆盖以减少量子比特失相
US7583168B2 (en) Resonator
JP7354325B2 (ja) 超伝導量子コンピューティングのためのハイブリッド力学インダクタンスデバイス
CN115621261B (zh) 具有低物理结构敏感性的电容器件及电路结构
CN215729853U (zh) 一种量子芯片及一种量子计算机
US20160380026A1 (en) Planar qubits having increased coherence times
US20200127187A1 (en) Reducing surface loss and stray coupling in quantum devices using dielectric thinning
CN115051129B (zh) 量子芯片、谐振腔、共面波导及其制作方法和应用
CN113646781A (zh) 用于量子计算装置的可调谐超导谐振器
CN114503431A (zh) 用于量子位的参量放大器
EP4361901A1 (en) Superconducting quantum circuit and preparation method therefor, and quantum computer
US11251355B2 (en) Resonance frequency adjustment for fixed-frequency qubits
KR102527959B1 (ko) 트랜치 캐패시터 구조들을 포함한 트랜스몬 큐비트들
CN217562798U (zh) 量子芯片、谐振腔和共面波导
CN115759272A (zh) 超导量子比特电路及其制备方法和量子计算机
CN216286750U (zh) 一种量子计算电路及一种量子计算机
KR100651724B1 (ko) 수평 구조의 가변 축전기 및 이를 구비한 초고주파 가변소자
CN219642275U (zh) 一种量子电路和量子芯片
US20240160975A1 (en) Low loss broadband quantum limited floquet-mode amplifier
EP1174943B1 (en) Dual mode band-pass filter
JP4648061B2 (ja) 電界変調型単電子トランジスタ
CN115907020A (zh) 一种量子计算电路及一种量子计算机
WO2024083739A1 (en) Josephson travelling wave parametric amplifier and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant