CN115603709B - 一种起振电路、集成电路及芯片 - Google Patents

Abstract

本发明的一种起振电路、集成电路及芯片，一种起振电路，其特征在于，包括，起振模块、峰值检测模块；具有比较模块与调控电路的调节模块；电源接入端与时钟信号输出端；其中，所述起振模块具有固定电流源、可变电流源、开关件、电容、PMOS管与偏置电压模块，电源接入端通过串联电流源与PMOS管的源极电连接，本发明通过设置多个比较模块，通过让峰值电压与多个参考电压，分多次对起振电路的电流进行减小，避免一次调节电流给数字基带电路带来较大的抖动。本发明通过对PMOS管的栅极电压进行逐级调节，先初级调节，然后再次初级调节，最后进行微调，相对于等量调节的方法，本发明增加了调节的精度。

Description

一种起振电路、集成电路及芯片

技术领域

本发明属于集成电路技术领域，涉及芯片设计技术，具体涉及一种起振电路、集成电路及芯片。

背景技术

在集成电路领域，很多芯片与时钟信号高度关联，出于降低芯片成本的考虑，很多芯片厂商都使用无源晶振结合起振模块来产生时钟信号，但是无源晶振产生的时钟信号并不是一开始就稳定，而是经过一段时间后产生的时钟信号才慢慢趋于稳定。

晶体振荡器（DCXO）的晶体震荡电路具有低功耗与较好的相位噪声性能，常用的起振模块需要2个管脚外接晶体，对于集成在射频芯片内的DCXO来说，管脚资源非常宝贵，为此DCXO仅仅需要一个管脚连接外部晶体，采用一个管脚外接晶体大大节约了射频芯片内部的管脚资源，从而节约了一大笔成本开支。

在晶体振荡器起振时，振荡信号幅度很小，整个振荡电路处于线性工作状态，随着起振模块的工作，振荡信号的幅度会不断增加，当振荡信号的幅值大于PMOS管的击穿电压时，晶体震荡电路中的PMOS管极易被击穿，PMOS管被击穿后会导致时钟信号异常，从而影响数字基带电路的正常运行。

发明内容

为解决上述现有技术问题，本发明提供一种起振电路、集成电路及芯片。

为了实现上述目的，本发明采用的技术方案是：

提供一种起振电路，其特征在于，包括，

起振模块、峰值检测模块；

具有比较模块与调控电路的调节模块；

电源接入端与时钟信号输出端；

其中，所述起振模块具有固定电流源、可变电流源、开关件、电容、PMOS管与偏置电压模块，电源接入端通过串联电流源与PMOS管的源极电连接，PMOS管的漏极为接地端，PMOS管的栅极为时钟信号输出端，PMOS管的栅极分别与偏置电压模块、晶体电连接，晶体的另一端与PMOS管的漏极电连接，电容的两端分别与PMOS管的源极与栅极电连接，开关件与可变电流源串联后并联在固定电流源的两端，使得开关件接收第一信号时，并联在固定电流源两端的开关件与可变电流源电路连通，开关件接收第二信号时，并联在固定电流源两端的开关件与可变电流源电路断开；

PMOS管的栅极与峰值检测模块电连接，峰值检测模块的输出与比较模块电连接，比较模块的输出与调控电路电连接，调控电路的输出与开关件电连接，调控电路用于将比较模块的输出传输给起振电路；

比较模块具有参考电压接入端，参考电压接入端用于接入参考电压，当峰值电压大于参考电压时，比较模块输出第二信号，当峰值电压小于参考电压时，比较模块输出第一信号。

调节模块具有n个比较模块与n个调控电路，起振模块具有n个可变电流源，n个比较模块的输出通过n个调控电路分别与n个可变电流源连接的开关件电连接，n个比较模块接入的参考电压中任意2个参考电压不同；

其中，n为大于1的整数。

调控电路具有j级串联的反相器，j为大于1的偶数。

调控电路具有甲控电路、乙控电路、丙控电路，比较模块具有甲比较模块、乙比较模块、丙比较模块，甲比较模块接入的参考电压大于乙比较模块接入的参考电压，乙比较模块接入的参考电压大于丙比较模块接入的参考电压，可变电流源具有甲电流源、乙电流源、丙电流源，开关件具有甲开关件、乙开关件、丙开关件，甲开关件、乙开关件、丙开关件分别与甲电流源、乙电流源、丙电流源电连接，甲电流源提供的电流大于乙电流源提供的电流，乙电流源提供的电流大于丙电流源提供的电流；

甲控电路具有或门、D触发器，或门的输出与D触发器的CLK端电连接，D触发器的D端与电源输入端电连接，D触发器的Q端为甲控电路的输出；

乙控电路具有延时模块与D触发器，乙控电路的延时模块输出与D触发器的CLK电连接，D触发器的D端与电源输入端电连接，D触发器的Q端为乙控电路的输出；

丙控电路具有延时模块与D触发器，丙控电路的延时模块输出与D触发器的CLK电连接，D触发器的D端与电源输入端电连接，D触发器的Q端为丙控电路的输出；

延时模块具有使能端、延时电流源、反相器、电容、或非门、正开关件、负开关件，延时电流源通过正开关件与电容串联，电容的一端为接地端，延时电流源的输入端用于接入电源，反开关件与延时模块的电容并联，正开关件的输入端通过奇数个反相器与负开关件的输入端电连接，且满足，

当正开关件的输入端接收第一信号时，延时电流源与电容断开连接、负开关件与电容两端连接，当正开关件的输入端接收第二信号时，延时电流源与电容连接、负开关件与电容两端断开连接；

延时电流源的输出端通过串联一个反相器和或非门的输入端电连接，或非门的另一个输入端为使能端，或非门的输出为延时电路的输出端，正开关件的输入端为延时电路的输入端。

甲控电路中或门的输入端分别与甲比较模块的输出、乙比较模块的输出、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、丙控电路的输入、甲开关件电连接，乙控电路的输出与乙开关件电连接，丙控电路的输出与丙开关件电连接；

乙比较模块的输出通过奇数个反相器与乙控电路的使能端电连接，丙比较模块的输出通过奇数个反相器与丙控电路的使能端电连接。

具有数字选择模块；

甲控电路中或门的输入端分别与甲比较模块的输出、乙比较模块的输出、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、丙控电路的输入、甲开关件电连接，乙控电路的输出与乙开关件电连接，丙控电路的输出与丙开关件电连接；

数字选择模块具有4个输入端与一个输出端，甲比较模块的输出、乙比较模块的输出、丙比较模块的输出分别通过奇数个反相器与数字选择模块的输入端电连接，数字选择模块的输出端分别与甲控电路、乙控电路的使能端电连接。

甲控电路中或门的输入端分别与甲比较模块、乙比较模块、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、甲开关件电连接，乙控电路的输出分别与丙控电路的输入、乙开关件电连接，丙控电路的输出与丙开关件电连接；

乙比较模块的输出通过奇数个反相器与乙控电路的使能端电连接，丙比较模块的输出通过奇数个反相器与丙控电路的使能端电连接。

丙电流源提供的电流为乙电流源提供的电流的m倍，乙电流源提供的电流为甲电流源提供的电流的m倍；

其中，m为大于1的整数。

一种集成电路，包括所述的一种起振电路，其特征在于，包括，

目标电路；

其中，所述目标电路与起振电路电连接，所述起振电路用于输出时钟信号至所述目标电路。

一种芯片，其特征在于，包括，

所述的一种起振电路。

本发明的有益效果体现在，第一，提供一种起振电路、集成电路及芯片，本发明调控PMOS管的栅极电压不需要额外增加时钟信号就能对PMOS管的栅极电压进行调控，在不增加时钟信号的前提下保证了起振电路的正常运行。第二，本发明通过设置多个比较模块，通过让峰值电压与多个参考电压，分多次对起振电路的电流进行减小，避免一次调节电流给数字基带电路带来较大的抖动。第三：本发明通过对PMOS管的栅极电压进行逐级调节，先初级调节，然后再次初级调节，最后进行微调，相对于等量调节的方法，本发明增加了调节的精度。

附图说明

图1为一种起振电路框图；

图2为一种起振电路模块化示意图；

图3为一种多比较模块起振电路示意图；

图4为一种粗级调节起振电路示意图；

图5为一种延时模块电路示意图；

图6为一种具有选择功能的选择粗级调节起振电路示意图；

图7为一种逐级调节的起振电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-图7所示，本发明提供的具体实施例如下：

实施例1：

一种起振电路，其特征在于，包括，

起振模块、峰值检测模块；

具有比较模块与调控电路的调节模块；

电源接入端与时钟信号输出端；

其中，所述起振模块具有固定电流源、可变电流源、开关件、电容、PMOS管与偏置电压模块，电源接入端通过串联电流源与PMOS管的源极电连接，PMOS管的漏极为接地端，PMOS管的栅极为时钟信号输出端，PMOS管的栅极分别与偏置电压模块、晶体电连接，晶体的另一端与PMOS管的漏极电连接，电容的两端分别与PMOS管的源极与栅极电连接，开关件与可变电流源串联后并联在固定电流源的两端，使得开关件接收第一信号时，并联在固定电流源两端的开关件与可变电流源电路连通，开关件接收第二信号时，并联在固定电流源两端的开关件与可变电流源电路断开；

PMOS管的栅极与峰值检测模块电连接，峰值检测模块的输出与比较模块电连接，比较模块的输出与调控电路电连接，调控电路的输出与开关件电连接，调控电路用于将比较模块的输出传输给起振电路；

比较模块具有参考电压接入端，参考电压接入端用于接入参考电压，当峰值电压大于参考电压时，比较模块输出第二信号，当峰值电压小于参考电压时，比较模块输出第一信号。

随着GPS、WLAN（无线局域网）等迅猛发展，使射频通讯系统对晶体振荡器的长期、短期频率稳定性能要求更高，常用的已经起振电路相位噪声较大，而数控晶体振荡器（DCXO）一方面具有较低的功耗，另一方面数控晶体振荡器（DCXO）具有较好的相位噪声，可以做到长期、短期频率的稳定性。在芯片的制造过程中，为了降低芯片制造的成本和报废率，大多数厂家选择将震荡电路中除石英晶体以外的所有器件整合到片内，而且数控晶体振荡器（DCXO）仅需要一个管脚连接片外晶体，芯片引脚资源异常真贵，采用数控晶体振荡器（DCXO）大大节约了芯片制造的成本。

但是数控晶体振荡器（DCXO）长期、短期频率的稳定性与震荡电路的正常运行有非常大的关系。由于数控晶体振荡器的起振电路中，PMOS管的栅极为时钟信号的输出端，当起振电路开始起振时，PMOS管的栅极电压从小变大，随着起振电路不断的起振，PMOS管的栅极电压达到超过PMOS管的击穿电压时，如果不及时对PMOS管的栅极电压进行控制，PMOS管很大可能被击穿，一旦PMOS管被击穿后，起振电路失效，失效的起振电路输出异常的时钟信号，从而导致数字基带电路出现误码甚至报错等情况。

在本实施例中，如图1所示，通过提供一种起振电路，其特征在于，包括，起振模块、峰值检测模块；具有比较模块与调控电路的调节模块；电源接入端与时钟信号输出端；其中，所述起振模块具有固定电流源、可变电流源、开关件、电容、PMOS管与偏置电压模块，如图2所示，通过在反相器的两端并联一个电阻为偏置电压模块，偏置电压模块用于为起振模块提供偏置电压。比较模块为比较器，比较器的同向端为参考电压V1的输入端，PMOS管的栅极产生的时钟信号经过反相器可输出方波时钟信号。调控电路为两个串联的反相器，其中有一个反相器带有滞回功能，调控电路的输出端C1与可变电流源的开关件的输入端电连接，在此需要说明的是，开关件可为MOS管但不局限于MOS管，电源接入端通过串联电流源与PMOS管的源极电连接，PMOS管的漏极为接地端，PMOS管的栅极为时钟信号输出端，PMOS管的栅极分别与偏置电压模块、晶体电连接，晶体的另一端与PMOS管的漏极电连接，电容的两端分别与PMOS管的源极与栅极电连接，开关件与可变电流源串联后并联在固定电流源的两端，使得开关件接收第一信号时，并联在固定电流源两端的开关件与可变电流源电路连通，开关件接收第二信号时，并联在固定电流源两端的开关件与可变电流源电路断开；PMOS管的栅极与峰值检测模块电连接，峰值检测模块的输出与比较模块电连接，比较模块的输出与调控电路电连接，调控电路的输出与开关件电连接，调控电路用于将比较模块的输出传输给起振电路；比较模块具有参考电压接入端，参考电压接入端用于接入参考电压，当峰值电压大于参考电压时，比较模块输出第二信号，当峰值电压小于参考电压时，比较模块输出第一信号。

由于起振电路在起振时需要大电流才能起振，为此起振电路具有固定电流源与可变电流源为起振电路提供大电流，在开始起振时，与可变电流源串联的开关件处于闭合状态，使得固定电流源与可变电流源为起振电路提供大电流。起振后，本发明通过峰值检测模块检测PMOS管的栅极电压的峰值电压，然后再通过比较模块判断峰值电压与参考电压的大小关系。

当峰值电压大于参考电压时，比较模块输出第二信号，比较模块通过调节模块将第二信号传输给开关件，使得并联在固定电流源两端的开关件与可变电流源电路断开，即可变电流源不能继续为起振电路提供电流。当峰值电压小于参考电压时，比较模块输出第一信号，比较模块通过调节模块将第一信号传输给开关件，使得并联在固定电流源两端的开关件与可变电流源电路连接，即可变电流源继续为起振电路提供电流。在此需要说明的是，参考电压根据具体的电路器件及PMOS管的击穿电压决定，参考电压小于PMOS管的击穿电压，如果PMOS管的栅极电压超过参考电压后不对其进行控制，PMOS管的栅极电压有很大概率击穿PMOS管。

相对于使用模拟电路控制PMOS管的栅极电压，模拟环路的器件会把模拟电路的噪声加在相位噪声里面，导致起振电路的相位噪声较大。本发明采用数控晶体振荡器（DCXO）具有较小的相位噪声。

相对于采用模数转换（ADC）的方式控制PMOS管的栅极电压，虽然模数转换调节精度较高，但是模数转换需要额外进入一个稳定的时钟信号，而对于小电路板以及小型芯片而言，额外加入一个起振电路还需要多预留一个外接引脚，既增加电路板的占用面积，给厂家增加一大不必要的开支。为此本发明调控PMOS管的栅极电压不需要额外增加时钟信号就能对PMOS管的栅极电压进行调控，在不增加时钟信号的前提下保证了起振电路的正常运行。

实施例2：

调节模块具有n个比较模块与n个调控电路，起振模块具有n个可变电流源，n个比较模块的输出通过n个调控电路分别与n个可变电流源连接的开关件电连接，n个比较模块接入的参考电压中任意2个参考电压不同；

其中，n为大于1的整数。

由于PMOS管的栅极产生的时钟信号的幅度逐渐增加，当该峰值电压大于参考电压时，比较模块输出第二信号，进一步通过调节模块将第二信号传输给开关件，使可变电流源不能继续为起振电路提供电流，此时起振电路的电流减小，具有较大的相位噪声。

在本实施例中，调节模块具有n个比较模块与n个调控电路，起振模块具有n个可变电流源，n个比较模块的输出通过n个调控电路分别与n个可变电流源连接的开关件电连接，n个比较模块接入的参考电压中任意2个参考电压不同；其中，n为大于1的整数。如图3所示，调节模块具有4个比较模块与4个调控电路，4个比较模块接入的参考电压分别是V1、V2、V3、V4，4个调控电路的输出分别对应的是C1、C2、C3、C4，4个调控电路的输出分别与4个可变电流源的开关件电连接，本发明通过设置多个比较模块，通过让峰值电压与多个参考电压，分多次对起振电路的电流进行减小，避免一次调节电流给数字基带电路带来较大的抖动。

实施例3：

调控电路具有j级串联的反相器，j为大于1的偶数。

在本实施例中，由于比较模块与起振电路位置与距离的原因，在信号传输的过程中不可避免的引入噪声，导致电路中信号传输错误，为此本发明调控电路具有j级串联的反相器，j为大于1的偶数。对环境进行一定程度的隔离，保证信号的高准确度传输。

实施例4：

调控电路具有甲控电路、乙控电路、丙控电路，比较模块具有甲比较模块、乙比较模块、丙比较模块，可变电流源具有甲电流源、乙电流源、丙电流源，开关件具有甲开关件、乙开关件、丙开关件，甲开关件、乙开关件、丙开关件分别与甲电流源、乙电流源、丙电流源电连接，甲电流源提供的电流大于乙电流源提供的电流，乙电流源提供的电流大于丙电流源提供的电流；

甲控电路具有或门、D触发器，或门的输出与D触发器的CLK端电连接，D触发器的D端与电源输入端电连接，D触发器的Q端为甲控电路的输出；

乙控电路具有延时模块与D触发器，乙控电路的延时模块输出与D触发器的CLK电连接，D触发器的D端与电源输入端电连接，D触发器的Q端为乙控电路的输出；

丙控电路具有延时模块与D触发器，丙控电路的延时模块输出与D触发器的CLK电连接，D触发器的D端与电源输入端电连接，D触发器的Q端为丙控电路的输出；

延时模块具有使能端、延时电流源、反相器、电容、或非门、正开关件、负开关件，延时电流源通过正开关件与电容串联，电容的一端为接地端，延时电流源的输入端用于接入电源，反开关件与延时模块的电容并联，正开关件的输入端通过奇数个反相器与负开关件的输入端电连接，且满足，

当正开关件的输入端接收第一信号时，延时电流源与电容断开连接、负开关件与电容两端连接，当正开关件的输入端接收第二信号时，延时电流源与电容连接、负开关件与电容两端断开连接；

延时电流源的输出端通过串联一个反相器和或非门的输入端电连接，或非门的另一个输入端为使能端，或非门的输出为延时电路的输出端，正开关件的输入端为延时电路的输入端。

甲控电路中或门的输入端分别与甲比较模块的输出、乙比较模块的输出、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、丙控电路的输入、甲开关件电连接，乙控电路的输出与乙开关件电连接，丙控电路的输出与丙开关件电连接；

乙比较模块的输出通过奇数个反相器与乙控电路的使能端电连接，丙比较模块的输出通过奇数个反相器与丙控电路的使能端电连接。

设置多个比较模块，通过让峰值电压与多个参考电压，分多次对起振电路的电流进行减小，虽然可以避免一次调节电流给数字基带电路带来较大的抖动。但是该方法调节的范围有限，不能做到精确调控，例如有2个参考电压V1、V2，V2>V1，V1为预设阈值电压，2个可变电流源，一种情况下，当峰值电压仅大于V1时，关断第一个可变电流源，有很大概率关断第一个可变电流源后，峰值电压位于V1与V2之间，此时无法触发使第二个可变电流源关断，不能使PMOS管的栅极电压幅值小于V1。另一种情况下，峰值电压瞬间大于V2，此时触发2个可变电流源关断，带来的抖动很大。在这种情况下PMOS管的栅极电压的调节具有很大的不确定性，给数字基带电路带来了较大的抖动范围。

在本实施例中，如图4所示，比较模块采用具有滞回功能的比较器可以使比较器输出的数据更加稳定，避免数据频繁跳动，可以在一定程度上增加电路的元器件使用寿命。甲比较模块接入的参考电压V1大于乙比较模块接入的参考电压V2，乙比较模块接入的参考电压V2大于丙比较模块接入的参考电压V3，通过甲控电路中或门的输入端分别与甲比较模块的输出、乙比较模块的输出、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、丙控电路的输入、甲开关件电连接，乙控电路的输出与乙开关件电连接，丙控电路的输出与丙开关件电连接；其中甲控电路的输出包括C1、

、/>

，C1端的信号传输给甲开关件，

、/>

端的信号传输给乙控电路与丙控电路，乙比较模块的VO2端的信号传输给乙控模块的使能端，丙比较模块的VO3端的信号传输给丙控模块的使能端，图中的‘1’表示接入高电平。

本发明可以实现，在开始起振使，为了提供一个大电流起振，固定电流源与可变电流源都处于闭合状态，起振后，时钟信号的幅度逐渐增加，当峰值电压大于甲比较模块提供的参考电压时，甲控电路、乙控电路与丙控电路都不会触发可变电流源关断。只有当峰值电压大于甲比较模块提供的参考电压时，甲控电路将输出信号传输给甲开关件，使甲电流源关断，而甲电流源提供的电流是可变电流源中的最大电流，从而达到PMOS管栅极电压的粗级调节，当甲控电路输出第二信号时，乙控电路的使能端接收到乙比较模块的信号后可以关断乙电流源、丙控电路的使能端接收到丙比较模块的信号后可以关断丙电流源，从而可以实现PMOS管栅极电压的微调节，本发明通过先粗调再微调的方式调节PMOS管栅极电压，增加了调节时钟信号幅值的确定性，从而有效调节PMOS管栅极电压，更大程度的避免PMOS管在起振时被击穿。

如图5所示的延时模块中，当峰值电压大于甲比较模块提供的参考电压之前，

处于断开状态、/>

处于连通状态，甲控电路的D触发器的CLK端接收低电平信号，低电平信号不会触发D触发器。当峰值电压大于甲比较模块提供的参考电压后，/>

处于连通状态、

处于断开状态，此时对延时电容进行充电，与延时电容连接的反相器输入端电压逐渐增加，直到延时电压增加到反相器发生翻转，甲控电路的D触发器的CLK端可接收上升沿信号触发D触发器。甲电流源后立即关断乙电流源或丙电流源一方面会增加振幅稳定所需要的时间，另一方面会给电路带来很大的抖动。本发明通过对延时电容充电来延迟关断乙电流源。而且对于不同的延迟需要，可以通过延时电流源与延时电容的尺寸设置不同的延时。本发明通过延时模块可以减少抖动。

实施例5：

具有数字选择模块；

甲控电路中或门的输入端分别与甲比较模块的输出、乙比较模块的输出、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、丙控电路的输入、甲开关件电连接，乙控电路的输出与乙开关件电连接，丙控电路的输出与丙开关件电连接；

数字选择模块具有4个输入端与一个输出端，甲比较模块的输出、乙比较模块的输出、丙比较模块的输出分别通过奇数个反相器与数字选择模块的输入端电连接，数字选择模块的输出端分别与甲控电路、乙控电路的使能端电连接。

由于不同的应用场景，电路器件使用的不同，需要调节的幅值不同，做好的电路系统元器件难以再更改，在本实施例中，如图6所示，数字选择模块为MUX，其中甲控电路的输出包括C1、

、/>

，C1端的信号传输给甲开关件，/>

、/>

端的信号传输给乙控电路与丙控电路，甲比较模块的VO1端的信号、乙比较模块的VO2端的信号、丙比较模块的VO3端的信号传输给MUX，MUX的输出V_LE与使能端电连接，图中的‘1’表示接入高电平。

具有数字选择模块；甲控电路中或门的输入端分别与甲比较模块的输出、乙比较模块的输出、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、丙控电路的输入、甲开关件电连接，乙控电路的输出与乙开关件电连接，丙控电路的输出与丙开关件电连接；数字选择模块具有4个输入端与一个输出端，甲比较模块的输出、乙比较模块的输出、丙比较模块的输出分别通过奇数个反相器与数字选择模块的输入端电连接，数字选择模块的输出端分别与甲控电路、乙控电路的使能端电连接。在实际应用中，可以将比较模块的输出信号传输给乙控电路的使能端与并控电路的使能端。数字选择模块选择不同的比较模块的输出信号，调节的时间不同，可以通过预设数字选择模块选择不同的调节时间。

实施例6：

甲控电路中或门的输入端分别与甲比较模块、乙比较模块、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、甲开关件电连接，乙控电路的输出分别与丙控电路的输入、乙开关件电连接，丙控电路的输出与丙开关件电连接；

乙比较模块的输出通过奇数个反相器与乙控电路的使能端电连接，丙比较模块的输出通过奇数个反相器与丙控电路的使能端电连接。

在本实施例中，如图7所示，其中甲控电路的输出包括C1、

、/>

，C1端的信号传输给甲开关件，/>

、/>

端的信号传输给乙控电路，乙控电路的输出包括C2、/>

、/>

，C2端的信号传输给甲开关件，/>

、/>

端的信号传输给丙控电路，丙控电路的输出为C3，乙比较模块的VO2端的信号传输给乙控电路的使能端、丙比较模块的VO3端的信号传输给丙控电路的使能端，图中的‘1’表示接入高电平。通过经验值设置甲比较模块、乙比较模块、丙比较模块的提供的参考电压分别为V1、V2、V3,V1>V2>V3，以及可变电流源的提供的电流，使起振电路起振后，到时钟信号稳定时，可变电流源全部关断，峰值电压小于V3，在关断的过程中，最开始峰值电压大于V1时，甲比较模块触发甲控电路输出第二信号到甲开关件，使甲电流源关断，此时峰值电压会逐渐降到V2与V1之间，使乙比较模块触发乙控电路输出第二信号到乙开关件，此时峰值电压会逐渐降到V2与V3之间，使丙比较模块触发丙控电路输出第二信号到丙开关件。本发明通过对PMOS管的栅极电压进行逐级调节，先初级调节，然后再次初级调节，最后进行微调，相对于等量调节的方法，本发明增加了调节的精度。由于起振时时PMOS管的栅极电压呈指数形式增长，峰值电压从小很快就达到V1，达到了V1就开始粗调，相对于等量调节的方法，本发明在保证调节精度的条件下大大减少了调节时间。

实施例7：

丙电流源提供的电流为乙电流源提供的电流的m倍，乙电流源提供的电流为甲电流源提供的电流的m倍；

其中，m为大于1的整数。

在本实施例中，丙电流源提供的电流为乙电流源提供的电流的m倍，乙电流源提供的电流为甲电流源提供的电流的m倍；其中，m为大于1的整数。可以提高调节的精度。

一种集成电路，包括所述的一种起振电路，其特征在于，包括，

目标电路；

其中，所述目标电路与起振电路电连接，所述起振电路用于输出时钟信号至所述目标电路。

一种芯片，其特征在于，包括，

所述的一种起振电路。

在本发明的实施例的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“坚直”、“水平”、“中心”、“顶”、“底”、“顶部”、“底部”、“内”、“外”、“内侧”、“外侧”等指示的方位或位置关系。

在本发明的实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“组装”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的实施例的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本发明的实施例的描述中，需要理解的是，“-”和“~”表示的是两个数值之同的范围，并且该范围包括端点。例如:“A-B”表示大于或等于A，且小于或等于B的范围。“A~B''表示大于或等于A，且小于或等于B的范围。

在本发明的实施例的描述中，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (7)

1.一种起振电路，其特征在于，包括，

起振模块、峰值检测模块；

具有比较模块与调控电路的调节模块；

电源接入端与时钟信号输出端；

其中，所述起振模块具有固定电流源、可变电流源、开关件、电容、PMOS管与偏置电压模块，电源接入端通过串联电流源与PMOS管的源极电连接，PMOS管的漏极为接地端，PMOS管的栅极为时钟信号输出端，PMOS管的栅极分别与偏置电压模块、晶体电连接，晶体的另一端与PMOS管的漏极电连接，电容的两端分别与PMOS管的源极与栅极电连接，开关件与可变电流源串联后并联在固定电流源的两端，使得开关件接收第一信号时，并联在固定电流源两端的开关件与可变电流源电路连通，开关件接收第二信号时，并联在固定电流源两端的开关件与可变电流源电路断开；

PMOS管的栅极与峰值检测模块电连接，峰值检测模块的输出与比较模块电连接，比较模块的输出与调控电路电连接，调控电路的输出与开关件电连接，调控电路用于将比较模块的输出传输给起振电路；

比较模块具有参考电压接入端，参考电压接入端用于接入参考电压，当峰值电压大于参考电压时，比较模块输出第二信号，当峰值电压小于参考电压时，比较模块输出第一信号；

调节模块具有n个比较模块与n个调控电路，起振模块具有n个可变电流源，n个比较模块的输出通过n个调控电路分别与n个可变电流源连接的开关件电连接，n个比较模块接入的参考电压中任意2个参考电压不同；

其中，n为大于1的整数；

调控电路具有j级串联的反相器，j为大于1的偶数；

调控电路具有甲控电路、乙控电路、丙控电路，比较模块具有甲比较模块、乙比较模块、丙比较模块，甲比较模块接入的参考电压大于乙比较模块接入的参考电压，乙比较模块接入的参考电压大于丙比较模块接入的参考电压，可变电流源具有甲电流源、乙电流源、丙电流源，开关件具有甲开关件、乙开关件、丙开关件，甲开关件、乙开关件、丙开关件分别与甲电流源、乙电流源、丙电流源电连接，甲电流源提供的电流大于乙电流源提供的电流，乙电流源提供的电流大于丙电流源提供的电流；

甲控电路具有或门、D触发器，或门的输出与D触发器的CLK端电连接，D触发器的D端与电源输入端电连接，D触发器的Q端为甲控电路的输出；

乙控电路具有延时模块与D触发器，乙控电路的延时模块输出与D触发器的CLK电连接，D触发器的D端与电源输入端电连接，D触发器的Q端为乙控电路的输出；

丙控电路具有延时模块与D触发器，丙控电路的延时模块输出与D触发器的CLK电连接，D触发器的D端与电源输入端电连接，D触发器的Q端为丙控电路的输出；

延时模块具有使能端、延时电流源、反相器、电容、或非门、正开关件、负开关件，延时电流源通过正开关件与电容串联，电容的一端为接地端，延时电流源的输入端用于接入电源，反开关件与延时模块的电容并联，正开关件的输入端通过奇数个反相器与负开关件的输入端电连接，且满足，

当正开关件的输入端接收第一信号时，延时电流源与电容断开连接、负开关件与电容两端连接，当正开关件的输入端接收第二信号时，延时电流源与电容连接、负开关件与电容两端断开连接；

延时电流源的输出端通过串联一个反相器和或非门的输入端电连接，或非门的另一个输入端为使能端，或非门的输出为延时电路的输出端，正开关件的输入端为延时电路的输入端。

2.根据权利要求1所述的一种起振电路，其特征在于，

甲控电路中或门的输入端分别与甲比较模块的输出、乙比较模块的输出、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、丙控电路的输入、甲开关件电连接，乙控电路的输出与乙开关件电连接，丙控电路的输出与丙开关件电连接；

乙比较模块的输出通过奇数个反相器与乙控电路的使能端电连接，丙比较模块的输出通过奇数个反相器与丙控电路的使能端电连接。

3.根据权利要求1所述的一种起振电路，其特征在于，

具有数字选择模块；

甲控电路中或门的输入端分别与甲比较模块的输出、乙比较模块的输出、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、丙控电路的输入、甲开关件电连接，乙控电路的输出与乙开关件电连接，丙控电路的输出与丙开关件电连接；

数字选择模块具有4个输入端与一个输出端，甲比较模块的输出、乙比较模块的输出、丙比较模块的输出分别通过奇数个反相器与数字选择模块的输入端电连接，数字选择模块的输出端分别与甲控电路、乙控电路的使能端电连接。

4.根据权利要求1所述的一种起振电路，其特征在于，

甲控电路中或门的输入端分别与甲比较模块、乙比较模块、丙比较模块的输出电连接，甲控电路的输出分别与乙控电路的输入、甲开关件电连接，乙控电路的输出分别与丙控电路的输入、乙开关件电连接，丙控电路的输出与丙开关件电连接；

乙比较模块的输出通过奇数个反相器与乙控电路的使能端电连接，丙比较模块的输出通过奇数个反相器与丙控电路的使能端电连接。

5.根据权利要求2-4之任意一项所述的一种起振电路，其特征在于，

丙电流源提供的电流为乙电流源提供的电流的m倍，乙电流源提供的电流为甲电流源提供的电流的m倍；

其中，m为大于1的整数。

6.一种集成电路，包括权利要求1-5之任意一项所述的一种起振电路，其特征在于，包括，

目标电路；

其中，所述目标电路与起振电路电连接，所述起振电路用于输出时钟信号至所述目标电路。

7.一种芯片，其特征在于，包括，

权利要求1-5之任意一项所述的一种起振电路。

Images