CN219554932U - 一种具有开关电容运算放大器电路建立时间校准机制的电路及电子设备 - Google Patents
一种具有开关电容运算放大器电路建立时间校准机制的电路及电子设备 Download PDFInfo
- Publication number
- CN219554932U CN219554932U CN202320596119.4U CN202320596119U CN219554932U CN 219554932 U CN219554932 U CN 219554932U CN 202320596119 U CN202320596119 U CN 202320596119U CN 219554932 U CN219554932 U CN 219554932U
- Authority
- CN
- China
- Prior art keywords
- circuit
- module
- switched capacitor
- output
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
本申请涉及一种具有开关电容运算放大器电路建立时间校准机制的电路,包括RC振荡器模块,配置为输出时钟信号;控制模块,其输入端耦合到RC振荡器模块的输出端,其输出端耦合到RC振荡器模块的控制端,配置为接收时钟信号,并将时钟信号的频率与目标频率比较,并输出控制信号从而对RC振荡器模块中的电阻或/和电容值进行调节;以及开关电容运算放大器电路模块,其控制端耦合到控制模块的输出端,配置为接收控制信号,并基于控制信号对其内部的电阻或/和电容值进行调节。本申请还涉及一种电子设备。本申请的电路能使开关电容运算放大器电路的建立时间不会由于电阻和电容实际值因工艺角造成的偏差而变长,导致电路无法正常工作。
Description
技术领域
本申请涉及一种电路,特别地涉及一种具有开关电容运算放大器电路建立时间校准机制的电路。
背景技术
开关电容运算放大器电路是至少包括受时钟信号控制的开关、由开关控制的电容以及运算放大器的电路。这种电路利用电荷的储存和转移来实现信号的产生、变换和处理,是混合信号集成电路的重要组成模块。电路的建立时间可以理解为:当电路输入端信号发生变化时,这种变化传递到电路输出端所需的时间。开关电容运算放大器电路的建立时间主要由产生电路中运算放大器所需偏置电流的电阻和电路中由开关控制的电容的乘积决定。
芯片的实际生产过程中,受目前制造技术本身的限制,各批次具有不同的工艺角。在非典型工艺角的情况下,电路中电阻和电容的实际值与各自的标称值有偏差,如果选用标称值即为目标值的电阻和电容,那么在非典型工艺角的情况下电阻和电容的实际值与目标值之间就存在由工艺角造成的偏差,且这种偏差在各批次的芯片之间也是不同的。在这种情况下,当电阻和由开关控制的电容的实际值大于各自标称值(即目标值)、尤其是电阻和由开关控制的电容的实际值与各自标称值相比都偏大最大偏差量时(此时即为该电路处于最差工艺角的情况),就会导致电路的实际建立时间比电路的目标建立时间要长,而电路建立时间过长很有可能导致该电路无法正常工作,降低了芯片的生产合格率。
在芯片的设计阶段,一旦确定了所选用器件的类型,就可以知道所选用电阻和电容实际值与各自标称值相比的最大偏差范围(即:该芯片在生产过程中处于非典型工艺角时,电阻和/或电容实际值与各自标称值相比最大的偏差量与标称值的百分比),例如±20%(即:最多偏大20%或最多偏小20%),但是并无法确定偏差方向(正向为偏大、负向为偏小)和具体偏差量。在这一前提下,仍然希望不要因为电阻和电容的实际值比目标值偏大而导致电路的建立时间过长,从而提高生产的合格率。如果还是以最大偏差范围是±20%为例,目前的解决办法就是在设计阶段迁就最不希望遇到的最差工艺角的情况,将电阻和/或电容的值都以目标值为基础减小20%,即选用标称值小于目标值20%的电阻和/或电容,这样做能够确保即使在电阻和/或电容实际值都比目标值偏大20%的最差工艺角情况下,仍然不会由于电路建立时间过长而导致电路无法正常工作,从而提高芯片的生产合格率。
上述解决方案虽然迁就了电路处于最差工艺角的情况,提高了芯片生产合格率,但却存在另一个问题:生产的所有芯片中,只有极少数会导致电路处于最差工艺角,而对于绝大多数虽然不处于典型工艺角、但也不至于处于最差工艺角的电路,即电阻和电容的实际值与标称值相比虽然偏大,但并未偏大到20%的最大偏差量。甚至电阻和/或电容的实际值与标称值相比可能偏小,那么这些情况下电路建立时间也就比目标建立时间要短。这种电路建立时间短于目标建立时间的情况会造成不必要的功率浪费,这是因为电阻值偏小会导致运算放大器偏置电流变大。
因此,既能使开关电容运算放大器电路的建立时间不会由于电阻和由开关控制的电容的实际值因芯片工艺角造成的偏差而变长,最终导致电路无法正常工作,又能避免当电路并未处于最坏工艺角时造成不必要的功耗浪费的情况是值得期待的。
实用新型内容
针对现有技术中存在的技术问题,本申请提出了一种具有开关电容运算放大器电路建立时间校准机制的电路,包括:RC振荡器模块,配置为输出时钟信号;控制模块,其输入端耦合到RC振荡器模块的输出端,其输出端耦合到RC振荡器模块的控制端,配置为接收时钟信号,并将时钟信号的频率与目标频率比较,并输出控制信号从而对RC振荡器模块中的电阻或/和电容值进行调节;以及开关电容运算放大器电路模块,其控制端耦合到控制模块的输出端,配置为接收控制信号,并基于控制信号对其内部的电阻或/和由开关控制的电容的值进行调节。
特别的,RC振荡器模块包括可变电阻单元,耦合到所述控制模块的输出端,配置为基于控制信号调节可变电阻单元的电阻值;开关电容运算放大器电路模块包括可变电阻单元,耦合到所述控制模块的输出端,配置为基于控制信号调节可变电阻单元的电阻值。
特别的,RC振荡器模块包括可变电容单元,耦合到所述控制模块的输出端,配置为基于控制信号调节可变电容单元的电容值;开关电容运算放大器电路模块包括可变电容单元,耦合到所述控制模块的输出端,配置为基于控制信号调节可变电容单元的电容值。
特别的,可变电阻单元包括基础部分和调节部分,其中调节部分的调节步长与所述基础部分的最大偏差范围相关。
特别的,可变电容单元包括基础部分和调节部分,其中调节部分的调节步长与所述基础部分的最大偏差范围相关。
本申请还提出了一种电子设备,包括如上所述任一的具有开关电容运算放大器电路建立时间校准机制的电路。
本申请提出的电路既能使开关电容运算放大器电路的建立时间不会由于电阻和由开关控制的电容的实际值因芯片工艺角造成的偏差而变长,最终导致电路无法正常工作,又能避免当电路并未处于最坏工艺角时造成不必要的功耗浪费。而且本申请提出的电路设计方案简单易行,成本可控。
附图说明
下面,将结合附图对本申请的优选实施方式进行进一步详细的说明,其中:
图1是根据本申请一个实施例的具有开关电容运算放大器电路建立时间校准机制的电路的模块化结构示意图;
图2是根据本申请一个实施例的具有开关电容运算放大器电路建立时间校准机制的电路的示意图;
图3是根据本申请一个实施例的具有开关电容运算放大器电路建立时间校准机制的电路的示意图;以及
图4是根据本申请一个实施例的具有开关电容运算放大器电路建立时间校准机制的电路的示意图。
实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在以下的详细描述中,可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中,相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述,使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解,还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。对于附图中的各单元之间的连线,仅仅是为了便于说明,其表示至少连线两端的单元是相互通信的,并非旨在限制未连线的单元之间无法通信。另外,两个单元之间线条的数目旨在表示该两个单元之间通信至少所涉及的信号数或至少具备的输出端,并非用于限定该两个单元之间只能如图中所示的信号来进行通信。
晶体管可指任何结构的晶体管,例如场效应晶体管(FET)或者双极型晶体管(BJT)。当晶体管为场效应晶体管时,根据沟道材料不同,可以是氢化非晶硅、金属氧化物、低温多晶硅、有机晶体管等。根据载流子是电子或空穴,可以分为N型晶体管和P型晶体管,其控制极是指场效应晶体管的栅极,第一极可以为场效应晶体管的漏极或源极,对应的第二极可以为场效应晶体管的源极或漏极,控制极或第三极可以为栅极;当晶体管为双极型晶体管时,其控制极是指双极型晶体管的基极,第一极可以为双极型晶体管的集电极或发射极,对应的第二极可以为双极型晶体管的发射极或集电极,控制极或第三极可以为基极。晶体管可以采用非晶硅、多晶硅、氧化物半导体、有机半导体、NMOS/PMOS工艺或者CMOS工艺来制造。
由前述可知,按照目前的解决办法,为了使开关电容运算放大器电路的建立时间不会由于电阻和由开关控制的电容的实际值因芯片工艺角造成的偏差而变长,最终导致电路无法正常工作,只能迁就电路处于最差工艺角的情况。而这样做的主要原因就是,在芯片设计和生产阶段,只能根据选用器件的类型,确定电阻和由开关控制的电容因工艺角造成的最大偏差量,但无法确定偏差方向和具体偏差量,也就无法做到更精确的校准。
RC振荡器是时钟电路的重要组件,用于提供时序控制的标准时钟信号。RC振荡器包括由电阻和电容组成的选频网络,通常可以用于产生1赫兹至50兆赫兹的中低频信号,能够快速启动,成本较低。RC振荡器产生的频率由电路中电阻R和电容C的乘积决定。在设计RC振荡器时,由于电阻R和电容C实际值因芯片工艺角造成的偏差而使RC振荡器输出频率产生偏差。为了降低甚至消除负面影响,有些RC振荡器中会选用可调节的电阻或/和电容,从而得到满足设计要求的时钟信号频率。
本申请提供了这样一种电路,其同时包括RC振荡器和开关电容运算放大器电路,并且两者均包括可调的电阻和/或电容,并且在相同的控制信号的作用下同步被加以调整。
图1是根据本申请一个实施例的具有开关电容运算放大器电路建立时间校准机制的电路的模块化结构示意图。
根据一个实施例,图1所示的电路可以包括一个RC振荡器模块101,配置为输出频率为f1的时钟信号Clock_out1。
根据一个实施例,图1所示的电路还可以包括一个控制模块102,配置为接收RC振荡器模块101输出的时钟信号Clock_out1,并将Clock_out1的频率f1与目标时钟信号频率ft1进行比较,并输出电阻控制信号CTL_R1和电容控制信号CTL_C1。根据其他实施例,控制模块102也可以只输出电阻控制信号CTL_R1,或只输出电容控制信号CTL_C1。
根据一个实施例,RC振荡器模块101的控制端配置为接收电阻控制信号CTL_R1和电容控制信号CTL_C1,分别用于对其内部的可变电阻单元和可变电容单元进行调节。根据其他实施例,RC振荡器模块101也可以只接收电阻控制信号CTL_R1,或只接收电容控制信号CTL_C1,那么则只对RC振荡器模块101内部的可变电阻单元或可变电容单元进行调节。
根据一个实施例,图1所示的电路还可以包括一个开关电容运算放大器电路模块103,其控制端也配置为接收电阻控制信号CTL_R1和电容控制信号CTL_C1,分别用于对其内部的可变电阻单元和可变电容单元进行调节。根据其他实施例,开关电容运算放大器电路模块103的控制端也可以只接收电阻控制信号CTL_R1,或只接收电容控制信号CTL_C1,那么则只对开关电容运算放大器电路模块103内部的可变电阻单元或可变电容单元进行调节。
根据一个实施例,电阻控制信号CTL_R1或/和电容控制信号CTL_C1以步进方式分别调节RC振荡器模块101和开关电容运算放大器电路模块103中的可变电阻单元或/和可变电容单元的值。当Clock_out1的频率f1与目标时钟信号频率ft1之间的差距小于预先设置的阈值时,不再对RC振荡器模块101和开关电容运算放大器模块103中的可变电阻单元或/和可变电容单元的值进行下一次调节。根据一个实施例,预先设置的阈值与校准精度相关。
图2是根据本申请一个实施例的具有开关电容运算放大器电路建立时间校准机制的电路的示意图。
图2所示的电路可以包括RC振荡器模块201,控制模块202,以及开关电容运算放大器电路模块203。
其中RC振荡器模块201配置为输出频率为f2的时钟信号Clock_out2。
根据一个实施例,RC振荡器模块201可以包括可变电阻单元211。
根据一个实施例,RC振荡器模块201可以包括PMOS晶体管PM21。其中,晶体管PM21的栅极配置为接收偏置电压Bias,PM21的漏极配置为接收参考电压Vref并耦合到可变电阻单元211的一端,PM21的源极耦合到电源VDD。可变电阻单元211的另一端可以接地。
根据一个实施例,RC振荡器模块201还可以包括PMOS晶体管PM22和NMOS晶体管NM21。其中,晶体管PM22的栅极耦合到晶体管PM21的栅极,PM22的漏极耦合到晶体管NM21的漏极,PM22的源极耦合到电源VDD。晶体管NM21的源极接地。
根据一个实施例,RC振荡器模块201还可以包括运算放大器A21,其正输入端配置为接收参考信号Vcom_ref,其负输入端耦合到晶体管NM21的漏极,其输出端耦合到晶体管NM21的栅极以及控制模块202的输入端。
根据一个实施例,RC振荡器201还可以包括电容C21,其耦合在晶体管PM22的漏极和地之间。
根据一个实施例,控制模块202配置为接收RC振荡器模块201输出的时钟信号Clock_out2,并将Clock_out2的频率f2与目标时钟信号频率ft2进行比较,并输出电阻控制信号CTL_R2。
根据一个实施例,RC振荡器模块201中的可变电阻单元211的控制端耦合到控制模块202的输出端,配置为接收电阻控制信号CTL_R2。
根据一个实施例,开关电容运算放大器电路模块203可以包括可变电阻单元221。
根据一个实施例,开关电容运算放大器电路模块203可以包括NMOS晶体管NM22。其中,晶体管NM22的漏极耦合到可变电阻单元221的一端,NM22的源极接地。可变电阻单元221的另一端耦合到电源VDD。
根据一个实施例,开关电容运算放大器电路模块203还可以包括运算放大器A22。其中,运算放大器A22的正输入端配置为接收参考电压Vref,A22的输出端配置为输出开关电容运算放大器电路的输出信号Vout。
根据一个实施例,开关电容运算放大器电路模块203还可以包括电容Cs21,其一端接收开关电容运算放大器电路的输入信号Vin,其另一端耦合到运算放大器A22的负输入端。
根据一个实施例,开关电容运算放大器电路模块203还可以包括开关SW21,其耦合在运算放大器A22的负输入端和输出端之间。
根据一个实施例,开关电容运算放大器电路模块203还可以包括由开关控制的电容Ca21,其耦合在开关SW21的两端之间。
根据一个实施例,可变电阻单元221的控制端耦合到控制模块202的输出端,配置为接收电阻控制信号CTL_R2。
根据一个实施例,RC振荡器模块201中的可变电阻单元211可以包括基础部分和调节部分。根据一个实施例,基础部分可以是电路设计阶段选用的标称值即为目标值的电阻R021,也就是需要被校准的电阻。调节部分可以包括2N个单元电阻ΔR21,其中N是大于1的整数,N的取值可以根据电路的校准精度要求而变化,N的取值越大,电路的校准精度越高。根据一个实施例,调节部分的步长等于最大偏差范围(%)除以2N,单元电阻ΔR21等于步长和R021的乘积。根据其他实施例,可变电阻单元211的调节部分的步长也可以等于最大偏差范围(%)除以N。
根据一个实施例,开关电容运算放大器电路模块203中的可变电阻单元221可以包括基础部分和调节部分。根据一个实施例,基础部分可以是电路设计阶段选用的标称值即为目标值的电阻R022,也就是需要被校准的电阻。调节部分可以包括2N个单元电阻ΔR22,其中N是大于1的整数,N的取值可以根据电路的校准精度要求而变化,N的取值越大,电路的校准精度越高。根据一个实施例,调节部分的步长等于最大偏差范围(%)除以2N,单元电阻ΔR22等于步长和R022的乘积。根据其他实施例,可变电阻单元221的调节部分的步长也可以等于最大偏差范围(%)除以N。
根据一个实施例,RC振荡器模块201中的可变电阻单元211调节部分的步长可以与开关电容运算放大器电路模块203中的可变电阻单元221调节部分的步长一致。
根据一个实施例,RC振荡器模块201中的可变电阻单元211调节部分的步长可以小于开关电容运算放大器电路模块203中的可变电阻单元221调节部分的步长。
根据其他实施例,RC振荡器模块201中的可变电阻单元211的调节部分以及开关电容运算放大器电路模块203中的可变电阻单元221的调节部分可以不是上述由多个单元电阻构成的结构,也可以是其他结构,例如:由多个晶体管组成的电路作为电阻,或是电阻值随电压变化的可变电阻器件。
根据不同的实施例,可变电阻单元211和可变电阻单元221可以有各种不同的电路连接方式,只要能够做到:当RC振荡器模块201输出的时钟信号Clock_out2的频率f2大于目标时钟信号频率ft2,且二者之间的差距大于预先设置的阈值时,可变电阻单元211的总阻值增加一个ΔR21、且可变电阻单元221的总阻值增加一个ΔR22,当RC振荡器模块201输出的时钟信号Clock_out2的频率f2小于目标时钟信号频率ft2,且二者之间的差距大于预先设置的阈值时,可变电阻单元211的总阻值减小一个ΔR21、且可变电阻单元221的总阻值减小一个ΔR22。
根据一个实施例,可变电阻单元211和可变电阻单元221的总阻值每变化一次,RC振荡器模块201就输出新的Clock_out2至控制模块202,控制模块202继续比较新的Clock_out2的频率f2和ft2,并输出CTL_R2,以此类推。
根据一个实施例,当RC振荡器模块201输出的时钟信号Clock_out2的频率f2与目标时钟信号频率ft2之间的差距小于预先设置的阈值时,RC振荡器模块201不再输出新的Clock_out2至控制模块202,可变电阻单元211和可变电阻单元221的总阻值也不再变化,校准完成。
根据一个实施例,预先设置的阈值与校准精度相关。
图3是根据本申请一个实施例的具有开关电容运算放大器电路建立时间校准机制的电路的示意图。
图3所示的电路可以包括RC振荡器模块301,控制模块302,以及开关电容运算放大器电路模块303。
其中RC振荡器模块301配置为输出频率为f3的时钟信号Clock_out3。
根据一个实施例,RC振荡器模块301可以包括可变电容单元312。
根据一个实施例,RC振荡器模块301可以包括PMOS晶体管PM31。其中,晶体管PM31的栅极配置为接收偏置电压Bias,PM31的漏极配置为接收参考电压Vref,PM31的源极耦合到电源VDD。
根据一个实施例,RC振荡器模块301还可以包括PMOS晶体管PM32和NMOS晶体管NM31。其中,晶体管PM32的栅极耦合到晶体管PM31的栅极,PM32的漏极分别耦合到晶体管NM31的漏极和可变电容单元312的一端,PM32的源极耦合到电源VDD。晶体管NM31的源极接地。可变电容单元312的另一端可以接地。
根据一个实施例,RC振荡器模块301还可以包括放大器A31,其正输入端配置为接收参考信号Vcomp_ref,其负输入端耦合到晶体管NM31的漏极,其输出端耦合到NM31的栅极以及控制模块302的输入端。
根据一个实施例,RC振荡器模块301还可以包括电阻R31,其耦合在晶体管PM31的漏极和地之间。
根据一个实施例,控制模块302配置为接收RC振荡器模块301输出的时钟信号Clock_out3,并将Clock_out3的频率f3与目标时钟信号频率ft3进行比较,并输出电容控制信号CTL_C3。
根据一个实施例,RC振荡器模块301中的可变电容单元312的控制端耦合到控制模块302的输出端,配置为接收电容控制信号CTL_C3。
根据一个实施例,开关电容运算放大器电路模块303可以包括可变电容单元322。
根据一个实施例,开关电容运算放大器电路模块303可以包括运算放大器A32。其中,运算放大器A32的正输入端配置为接收参考电压Vref,A32的输出端配置为输出开关电容运算放大器电路的输出信号Vout。
根据一个实施例,开关电容运算放大器电路模块303还可以包括开关SW31,其耦合在运算放大器A32的负输入端和输出端之间。可变电容单元322耦合在开关SW31的两端之间。
根据一个实施例,开关电容运算放大器电路模块303还可以包括NMOS晶体管NM32。其中,晶体管NM32的栅极耦合到运算放大器A32的地端,NM32的源极接地。
根据一个实施例,开关电容运算放大器电路模块303可以包括电阻Ra31,其一端耦合到在晶体管NM32的漏极,其另一端耦合到电源VDD。
根据一个实施例,开关电容运算放大器电路模块303还可以包括电容Cs3,其一端配置为接收开关电容运算放大器的输入信号Vin,其另一端耦合到运算放大器A32的负输入端。
根据一个实施例,可变电容单元322的控制端耦合到控制模块302的输出端,配置为接收电容控制信号CTL_C3。
根据一个实施例,RC振荡器模块301中的可变电容单元312至少可以包括基础部分和调节部分。根据一个实施例,基础部分可以是电路设计阶段选用的标称值即为目标值的电容C031,也就是需要被校准的电容。调节部分可以包括2N个单元电容ΔC31,其中N是大于1的整数,N的取值可以根据电路的校准精度要求而变化,N的取值越大,电路的校准精度越高。根据一个实施例,调节部分的步长等于最大偏差范围(%)除以2N,单元电容ΔC31等于步长和C031的乘积。根据其他实施例,可变电容单元312的调节部分的步长也可以等于最大偏差范围(%)除以N。
根据一个实施例,开关电容运算放大器电路模块303中的可变电容单元322至少可以包括基础部分和调节部分。根据一个实施例,基础部分可以是电路设计阶段选用的标称值即为目标值的电容C032,也就是需要被校准的电容。调节部分可以包括2N个单元电容ΔC32,其中N是大于1的整数,N的取值可以根据电路的校准精度要求而变化,N的取值越大,电路的校准精度越高。根据一个实施例,调节部分的步长等于最大偏差范围(%)除以2N,单元电容ΔC32等于步长和C032的乘积。根据其他实施例,可变电容单元322的调节部分的步长也可以等于最大偏差范围(%)除以N。
根据一个实施例,RC振荡器模块301中的可变电容单元312调节部分的步长可以与开关电容运算放大器电路模块303中的可变电容单元322调节部分的步长一致。
根据一个实施例,RC振荡器模块301中的可变电容单元312调节部分的步长可以小于开关电容运算放大器电路模块303中的可变电容单元322调节部分的步长。
根据其他实施例,RC振荡器模块301中的可变电容单元312的调节部分以及开关电容运算放大器电路模块303中的可变电容单元322的调节部分可以不是上述由多个单元电容构成的结构,也可以是其他结构,例如电容值随电压变化的可变电容器件。
根据不同的实施例,可变电容单元312和可变电容单元322可以有各种不同的电路连接方式,只要能够做到:当RC振荡器模块301输出的时钟信号Clock_out3的频率f3大于目标时钟信号频率ft3,且二者之间的差距大于预先设置的阈值时,可变电容单元312的总电容值增加一个ΔC31、且可变电容单元322的总电容值增加一个ΔC32,当RC振荡器模块301输出的时钟信号Clock_out3的频率f3小于目标时钟信号频率ft3,且二者之间的差距大于预先设置的阈值时,可变电容单元312的总电容值减小一个ΔC31、且可变电容单元322的总电容值减小一个ΔC32。
根据一个实施例,可变电容单元312和可变电容单元322的总电容值每变化一次,RC振荡器模块301就输出新的Clock_out3至控制模块302,控制模块302继续比较新的Clock_out3的频率f3和ft3,并输出CTL_C3,以此类推。
根据一个实施例,当RC振荡器模块301输出的时钟信号Clock_out3的频率f3与目标时钟信号频率ft3之间的差距小于预先设置的阈值时,RC振荡器模块301不再输出新的Clock_out3至控制模块302,可变电容单元312和可变电容单元322的总电容值也不再变化,校准完成。
根据一个实施例,预先设置的阈值与校准精度相关。
图4是根据本申请一个实施例的具有开关电容运算放大器电路建立时间校准机制的电路的示意图。
图4所示的电路可以包括RC振荡器模块401,控制模块402,以及开关电容运算放大器电路模块403。
其中RC振荡器模块401配置为输出频率为f4的时钟信号Clock_out4。
根据一个实施例,RC振荡器模块401可以包括可变电阻单元411和可变电容单元412。
根据一个实施例,RC振荡器模块401可以包括PMOS晶体管PM41。其中,晶体管PM41的栅极配置为接收偏置电压Bias,PM41的漏极配置为接收参考电压Vref并耦合到可变电阻单元411的一端,PM41的源极耦合到电源VDD。可变电阻单元411的另一端可以接地。
根据一个实施例,RC振荡器模块401还可以包括PMOS晶体管PM42和NMOS晶体管NM41。其中,晶体管PM42的栅极耦合到晶体管PM41的栅极,PM42的漏极耦合到可变电容单元412的一端以及晶体管NM41的漏极,PM42的源极耦合到电源VDD。晶体管NM41的源极接地。可变电容单元412的另一端可以接地。
根据一个实施例,RC振荡器模块401还可以包括放大器A41。其正输入端配置为接收参考信号Vcomp_ref,其负输入端耦合到晶体管NM41的漏极,其输出端耦合到晶体管NM41的栅极以及控制模块402的输入端。
根据一个实施例,控制模块402配置为接收RC振荡器模块401输出的时钟信号Clock_out4,并将Clock_out4的频率f4与目标时钟信号频率ft4进行比较,并输出电阻控制信号CTL_R4和电容控制信号CTL_C4。
根据一个实施例,RC振荡器模块401中的可变电阻单元411以及可变电容单元412的控制端分别耦合到控制模块402的输出端,分别配置为接收电阻控制信号CTL_R4和电容控制信号CTL_C4。
根据一个实施例,开关电容运算放大器电路模块403可以包括可变电阻单元421和可变电容单元422。
根据一个实施例,开关电容运算放大器电路模块403可以包括NMOS晶体管NM42。其中,晶体管NM42的漏极耦合到可变电阻单元421的一端,NM42的源极接地。可变电阻单元421的另一端耦合到电源VDD。
根据一个实施例,开关电容运算放大器电路模块403还可以包括运算放大器A42,其正输入端配置为接收参考电压Vref,其输出端配置为输出开关电容运算放大器电路的输出信号Vout。
根据一个实施例,开关电容运算放大器电路模块403还可以包括电容Cs41,其一端配置为接收输入电压Vin,其另一端耦合到运算放大器A42的负输入端。
根据一个实施例,开关电容运算放大器电路模块403还可以包括开关SW41,其耦合在运算放大器A42的负输入端和输出端之间。可变电容单元422耦合在开关SW41的两端之间。
根据一个实施例,开关电容运算放大器电路模块403中的可变电阻单元421以及可变电容单元422的控制端分别耦合到控制模块402的输出端,分别配置为接收电阻控制信号CTL_R4和电容控制信号CTL_C4。
根据一个实施例,RC振荡器模块401中的可变电阻单元411可以包括基础部分和调节部分。根据一个实施例,基础部分可以是电路设计阶段选用的标称值即为目标值的电阻R041,也就是需要被校准的电阻。调节部分可以包括2N个单元电阻ΔR41,其中N是大于1的整数,N的取值可以根据电路的校准精度要求而变化,N的取值越大,电路的校准精度越高。根据一个实施例,调节部分的步长等于最大偏差范围(%)除以2N,单元电阻ΔR41等于步长与R041的乘积。根据其他实施例,可变电阻单元411的调节部分的步长也可以等于最大偏差范围(%)除以N。
根据一个实施例,RC振荡器模块401中的可变电容单元412可以包括基础部分和调节部分。根据一个实施例,基础部分可以是电路设计阶段选用的标称值即为目标值的电容C041,也就是需要被校准的电容。调节部分可以包括2N个单元电容ΔC41,其中N是大于1的整数,N的取值可以根据电路的校准精度要求而变化,N的取值越大,电路的校准精度越高。根据一个实施例,调节部分的步长等于最大偏差范围(%)除以2N,单元电容ΔC41等于步长和C041的乘积。根据其他实施例,可变电容单元412的调节部分的步长也可以等于最大偏差范围(%)除以N。
根据一个实施例,开关电容运算放大器电路模块403中的可变电阻单元421可以包括基础部分和调节部分。根据一个实施例,基础部分可以是电路设计阶段选用的标称值即为目标值的电阻R042,也就是需要被校准的电阻。调节部分可以包括2N个单元电阻ΔR42,其中N是大于1的整数,N的取值可以根据电路的校准精度要求而变化,N的取值越大,电路的校准精度越高。根据一个实施例,调节部分的步长等于最大偏差范围(%)除以2N,单元电阻ΔR42等于步长和R042的乘积。根据其他实施例,可变电阻单元421的调节部分的步长也可以等于最大偏差范围(%)等于N。
根据一个实施例,开关电容运算放大器电路模块403中的可变电容单元422可以包括基础部分和调节部分。根据一个实施例,基础部分可以是电路设计阶段选用的标称值即为目标值的电容C042,也就是需要被校准的电容。调节部分可以包括2N个单元电容ΔC42,其中N是大于1的整数,N的取值可以根据电路的校准精度要求而变化,N的取值越大,电路的校准精度越高。根据一个实施例,调节部分的步长等于最大偏差范围(%)除以2N,单元电容ΔC42等于步长和C042的乘积。根据其他实施例,可变电容单元422的调节部分的步长也可以等于最大偏差范围(%)除以N。
根据一个实施例,RC振荡器模块401中的可变电阻单元411调节部分的步长可以与开关电容运算放大器电路模块403中的可变电阻单元421调节部分的步长一致。
根据一个实施例,RC振荡器模块401中的可变电阻单元411调节部分的步长可以小于开关电容运算放大器电路模块403中的可变电阻单元421调节部分的步长。
根据一个实施例,RC振荡器模块401中的可变电容单元412调节部分的步长可以与开关电容运算放大器电路模块403中的可变电容单元422调节部分的步长一致。
根据一个实施例,RC振荡器模块401中的可变电容单元412调节部分的步长可以小于开关电容运算放大器电路模块403中的可变电容单元422调节部分的步长。根据其他实施例,RC振荡器模块401中的可变电阻单元411的调节部分以及开关电容运算放大器电路模块403中的可变电阻单元421的调节部分可以不是上述由多个单元电阻构成的结构,也可以是其他结构,例如:由多个晶体管组成的电路作为电阻,或是电阻值随电压变化的可变电阻器件。
根据其他实施例,RC振荡器模块401中的可变电容单元412的调节部分以及开关电容运算放大器电路模块403中的可变电容单元422的调节部分可以不是上述由多个单元电容构成的结构,也可以是其他结构,例如电容值随电压变化的可变电容器件。
根据不同的实施例,可变电阻单元411、可变电阻单元421、可变电容单元412和可变电容单元422可以有各种不同的电路连接方式,只要能够做到:当RC振荡器模块401输出的时钟信号Clock_out4的频率f4大于目标时钟信号频率ft4,且二者之间的差距大于预先设置的阈值时,可变电阻单元411的总阻值增加一个ΔR41、且可变电阻单元421的总阻值增加一个ΔR42,同时可变电容单元412的总电容值增加一个ΔC41、且可变电容单元422的总电容值增加一个ΔC42;当RC振荡器模块401输出的时钟信号Clock_out4的频率f4小于目标时钟信号频率ft4,且二者之间的差距大于预先设置的阈值时,可变电阻单元411的总阻值减小一个ΔR41、且可变电阻单元412的总阻值减小一个ΔR42,同时可变电容单元412的总电容值减小一个ΔC41、且可变电容单元422的总电容值减小一个ΔC42。
根据一个实施例,可变电阻单元411和可变电阻单元421的总阻值、以及可变电容单元412和可变电容单元422的总电容值每变化一次,RC振荡器模块401就输出新的Clock_out4至控制模块402,控制模块402继续比较新的Clock_out4的频率f4和ft4,并输出CTL_R4和CTL_C4,以此类推。
根据一个实施例,当RC振荡器模块401输出的时钟信号Clock_out4的频率f4与目标时钟信号频率ft4之间的差距小于预先设置的阈值时,RC振荡器模块401不再输出新的Clock_out4至控制模块402,可变电阻单元411和可变电阻单元421的总阻值、以及可变电容单元412和可变电容单元422的总电容值也不再变化,校准完成。
根据一个实施例,预先设置的阈值与校准精度相关。
本申请还提供了一种包括如前所述的具有开关电容运算放大器电路建立时间校准机制的电路的电子设备。
本申请提出的电路既能使开关电容运算放大器电路的建立时间不会由于电阻和由开关控制的电容的实际值因芯片工艺角造成的偏差而变长,最终导致电路无法正常工作,又能避免当电路并未处于最坏工艺角时造成不必要的功耗浪费。而且本申请提出的电路设计方案简单易行,成本可控。
上述实施例仅供说明本申请之用,而并非是对本申请的限制,有关技术领域的普通技术人员,在不脱离本申请范围的情况下,还可以做出各种变化和变型,因此,所有等同的技术方案也应属于本申请公开的范畴。
Claims (6)
1.一种具有开关电容运算放大器电路建立时间校准机制的电路,其特征在于,包括:
RC振荡器模块,配置为输出时钟信号;
控制模块,其输入端耦合到所述RC振荡器模块的输出端,其输出端耦合到所述RC振荡器模块的控制端,配置为接收所述时钟信号,并将所述时钟信号的频率与目标频率比较,并输出控制信号从而对所述RC振荡器模块中的电阻或/和电容值进行调节;以及
开关电容运算放大器电路模块,其控制端耦合到所述控制模块的输出端,配置为接收所述控制信号,并基于所述控制信号对其内部的电阻或/和由开关控制的电容的值进行调节。
2.根据权利要求1所述的电路,其特征在于,其中:
所述RC振荡器模块包括可变电阻单元,耦合到所述控制模块的输出端,配置为基于所述控制信号调节所述可变电阻单元的电阻值;
所述开关电容运算放大器电路模块包括可变电阻单元,耦合到所述控制模块的输出端,配置为基于所述控制信号调节所述可变电阻单元的电阻值。
3.根据权利要求1所述的电路,其特征在于,其中:
所述RC振荡器模块包括可变电容单元,耦合到所述控制模块的输出端,配置为基于所述控制信号调节所述可变电容单元的电容值;
所述开关电容运算放大器电路模块包括可变电容单元,耦合到所述控制模块的输出端,配置为基于所述控制信号调节所述可变电容单元的电容值。
4.根据权利要求2所述的电路,其特征在于,其中所述可变电阻单元包括基础部分和调节部分,其中调节部分的调节步长与所述基础部分的最大偏差范围相关。
5.根据权利要求3所述的电路,其特征在于,其中所述可变电容单元包括基础部分和调节部分,其中调节部分的调节步长与所述基础部分的最大偏差范围相关。
6.一种电子设备,其特征在于,包括上述权利要求1-5任一所述的具有开关电容运算放大器电路建立时间校准机制的电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320596119.4U CN219554932U (zh) | 2023-03-15 | 2023-03-15 | 一种具有开关电容运算放大器电路建立时间校准机制的电路及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320596119.4U CN219554932U (zh) | 2023-03-15 | 2023-03-15 | 一种具有开关电容运算放大器电路建立时间校准机制的电路及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219554932U true CN219554932U (zh) | 2023-08-18 |
Family
ID=87738157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320596119.4U Active CN219554932U (zh) | 2023-03-15 | 2023-03-15 | 一种具有开关电容运算放大器电路建立时间校准机制的电路及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219554932U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117389128A (zh) * | 2023-12-08 | 2024-01-12 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
-
2023
- 2023-03-15 CN CN202320596119.4U patent/CN219554932U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117389128A (zh) * | 2023-12-08 | 2024-01-12 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
CN117389128B (zh) * | 2023-12-08 | 2024-02-23 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6181218B1 (en) | High-linearity, low-spread variable capacitance array | |
US7400183B1 (en) | Voltage controlled oscillator delay cell and method | |
CN112290889B (zh) | 一种片内rc振荡器、芯片及通信终端 | |
CN109787559B (zh) | 电阻电容rc振荡电路 | |
US6294962B1 (en) | Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator | |
US7586380B1 (en) | Bias circuit to stabilize oscillation in ring oscillator, oscillator, and method to stabilize oscillation in ring oscillator | |
US9584097B2 (en) | System and method for a switchable capacitance | |
CN101615900B (zh) | 数控振荡器及其调节方法 | |
US10727822B2 (en) | Comparator and relaxation oscillator | |
CN219554932U (zh) | 一种具有开关电容运算放大器电路建立时间校准机制的电路及电子设备 | |
CN108880507A (zh) | 张弛振荡器 | |
CN110708062A (zh) | 一种自校准张弛振荡器 | |
US6784725B1 (en) | Switched capacitor current reference circuit | |
CN115603709B (zh) | 一种起振电路、集成电路及芯片 | |
US7212068B2 (en) | Tunable Sallen-Key filter stage and filter assembly | |
US20220206100A1 (en) | Pseudo-resistance calibration circuit based on switched capacitor | |
CN114356016B (zh) | 低功耗cmos超宽温度范围瞬态增强型ldo电路 | |
CN114157240A (zh) | 一种振荡器电路 | |
KR20190062116A (ko) | 칩 회로용 초저압 이단 환형 전압 제어 발진기 | |
CN101330284B (zh) | 时间常数校正装置及其相关方法 | |
CN113131868B (zh) | 数字调节振荡器 | |
CN220752580U (zh) | 一种浮动基准电压装置 | |
CN215773047U (zh) | 一种lc压控振荡器 | |
CN114244320B (zh) | 张驰振荡电路 | |
CN110971221B (zh) | 一种延时电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |