CN115603667B - 一种高可靠低功耗的rfid解调输出电路 - Google Patents

Abstract

本申请公开了一种高可靠低功耗的RFID解调输出电路，包括：基准判别电压产生电路、判别锁存电路模块和抗翻转的互锁输出电路，基准判别电压产生电路用于产生一个亚阈值判别低电压和一个亚阈值判别高电压，判别锁存电路模块用以将输入信号判别为判别信号并实现锁存，抗翻转的互锁输出电路，抗翻转的互锁输出电路用以在述输入信号产生翻转时，将整个电路最终的输出信号拉到正确值并输出。利用本发明所提供的电路能有效解决因异步解调器的输出信号的翻转导致的软错误的问题，同时具有低功耗和高可靠性的优点。

Description

一种高可靠低功耗的RFID解调输出电路

技术领域

本申请涉及集成电路设计技术领域，特别涉及一种高可靠低功耗的RFID解调输出电路。

背景技术

射频识别（RFID）作为一种无线非接触技术，利用射频电磁场传输数据以达到识别目的，广泛应用于物联网、门禁系统、物流等领域，并随着物联网技术的发展，对RFID芯片的性能要求也变的更高。解调器电路作为通信过程中的重要组成部分，也是RFID芯片的核心电路，异步解调器因具有功耗低、性能高、鲁棒性高、可移植性好、模块化程度高和电磁兼容性强等诸多优点，很适合用于RFID电路来提高RFID芯片的性能。伴随着异步解调器中异步时钟的使用，解调器的输出必须连接到触发器或锁存器等存储单元。

随着集成电路工艺进入深纳米时代，电路集成度和性能得到了显著的提高，半导体器件的特征尺寸的缩小伴随着电源电压和节点电容的不断减小，这进一步减小了节点上存储的电荷量，辐射所引起的存储单元的软错误的概率也变大，电路的可靠性问题成为了设计者日益关注的问题。

常见的软错误有单节点扰动（SNU）、双节点扰动（DNU）、单事件瞬态（SETs）和单事件闩锁（SEL），其中SNU和DUN是引起软错误的主要原因。当半导体器件的敏感节点被一个能量粒子撞击时，在撞击的轨迹上会产生许多电子-空穴对，这些电子-空穴对在浓度梯度和电场的作用下进行漂移和扩散运动，被源漏扩散区域收集，从而在敏感节点上引起电压扰动。如果收集的电荷量超过受影响的节点的临界电荷量，则节点的存储值可能会翻转为错误值,这种现象称为SNU。由于电荷共享的机制，单个粒子的撞击可能会影响两个相邻的节点，导致两个节点的电压扰动，这种现象称为DNU。

为了容忍SNU带来的软错误，现有技术中已经提出了许多方法来对锁存器电路进行加固。但是，这些电路都只能解决的是电路内部节点的翻转，而对于因输入信号的翻转导致的软错误的问题则没办法解决，此外现有技术中在解决SNU带来的软错误时，还具有较大的功耗。

发明内容

鉴于以上所述现有技术的缺点，本申请的目的在于提供一种高可靠低功耗的RFID解调输出电路，用于解决现有技术中不能解决因输入信号翻转导致电路出现软错误的技术问题。

为实现上述目的及其他相关目的，本申请提供一种高可靠低功耗的RFID解调输出电路，包括：

基准判别电压产生电路，所述基准判别电压产生电路用于产生一个亚阈值判别低电压和一个亚阈值判别高电压；

判别锁存电路模块，所述判别锁存电路模块包括至少4个判别锁存电路单元且为偶数个，所述判别锁存电路单元的第一信号输入端连接外部输入信号，所述判别锁存电路单元的第二信号输入端连接亚阈值判别低电压或亚阈值判别高电压，所述判别锁存电路单元利用所述亚阈值判别低电压或所述亚阈值判别高电压，将所述外部输入信号判别为判别信号输出并实现锁存；

抗翻转的互锁输出电路，与所述判别锁存电路模块的输出端连接，所述抗翻转的互锁输出电路的输出信号作为整个所述高可靠低功耗的RFID解调输出电路的输出信号，当所述外部输入信号或所述判别信号产生翻转时，所述抗翻转的互锁输出电路用以将整个所述高可靠低功耗的RFID解调输出电路的输出信号拉到正确值并输出。

在本发明的一可选实施例中，所述基准判别电压产生电路包括1个基准判别低电压产生电路单元和 1个基准判别高电压产生电路单元，所述基准判别低电压产生电路单元用于产生所述所述亚阈值判别低电压，所述基准判别高电压产生电路单元用于产生所述所述亚阈值判别高电压。

在本发明的一可选实施例中，所述判别锁存电路单元包括1个PMOS管、1个NMOS管、1个第一开关、1个第二开关以及1个反相器，具体的：

所述PMOS管的栅极通过所述第一开关连接到所述外部输入信号，所述PMOS管源极连接电源VDD，所述PMOS管的漏极与所述NMOS管的漏极相连，所述PMOS管的源极连接到所述反相器的输入端，所述反相器的输出端通过所述第二开关连接到所述NMOS管的栅极，所述NMOS管的栅极连接至所述基准判别低电压或所述基准判别高电压，所述NMOS管的源极接地，所述判别信号由所述PMOS管的漏极经所述反相器输出。

在本发明的一可选实施例中，所述抗翻转的互锁输出电路包括双输入反相器C1、双输入反相器C2以及1个亚阈值反相器，其中每一个双输入反相器的输入端连接到2个所述判别锁存电路的输出端，所述双输入反相器中的一个的输出端通过所述亚阈值反相器连接到另一个所述双输入反相器的输出端，作为整个高可靠低功耗的RFID解调输出电路的输出端。

在本发明的一可选实施例中，所述双输入反相器由2个PMOS管和2个NMOS管构成，具体地：

所述双输入反相器C1的2个PMOS管分别定义为P8管、P9管，所述双输入反相器C1的2个NMOS管分别定义为N9管、N10管，具体地：

所述P8管的栅极和所述N10管的栅极相连，所述P8管的源极与电源VDD相连，所述P8管的漏极与所述P9管的源极相连，所述P9管的栅极和所述N9管的栅极相连，所述P9管的漏极与所述N9管的漏极相连，所述N9管的源极与所述N10管的漏极相连，所述N10管的源极接地；

所述双输入反相器C2的2个PMOS管分别定义为P10管、P11管，所述双输入反相器C2的2个NMOS管分别定义为N11管、N12管，具体地：

所述P10管的栅极和所述N12管的栅极相连，所述P10管的源极与电源VDD相连，所述P10管的漏极与所述P11管的源极相连，所述P11管的栅极和所述N11管的栅极相连，所述P11管的漏极与所述N11管的漏极相连，所述N11管的源极与所述N12管的漏极相连，所述N12管的源极接地。

在本发明的一可选实施例中，所述亚阈值反相器包括2个PMOS管和2个NMOS管，其中2个PMOS管分别定义为P12管和P13管，2个NMOS管分别定义为N13管和N14管，具体地：

所述P12管的栅极连接到所述亚阈值判别高电压，所述P12管的源极连接到电压VDD，所述P12管的漏极和所述P13管的漏极相连，所述P13管的栅极和所述N13管的栅极相连，所述P13管的源极连接到所述N13管的漏极，所述N13管的源极与所述N14管的漏极，所述N14管的源极接地。

在本发明的一可选实施例中，在数据写入过程中，所述第一开关闭合，所述第二开关断开。

在本发明的一可选实施例中，在数据锁存阶段，所述第一开关断开，所述第二开关闭合。

在本发明的一可选实施例中，所述外部输入信号为矩形波信号。

在本发明的一可选实施例中，所述PMOS管的栅长为400-600nm，栅宽是900-1100nm，所述NMOS管的栅长是120-140nm，栅宽为270-290nm。

本发明的有益效果：

本发明所提供的高可靠低功耗的RFID解调输出电路，首先通过设置判别锁存电路模块用以将外部输入信号判定为判别信号，然后将判定后的数字逻辑值输入到抗翻转的互锁输出电路，利用抗翻转的互锁输出电路中的双输入反相器的特性，有效解决了因输入信号翻转导致的软错误问题，同时利用在基准判别电压产生电路产生亚阈值判别低电压和亚阈值判别低电压，让电路中的部分晶体管处于亚阈值区，从而极大减小了电路功耗。

附图说明

图1为本发明的实施例中提供的一种高可靠低功耗的RFID解调输出电路的结构示意图。

图2为本发明实施例提供的一种高可靠低功耗的RFID解调输出电路的输入信号的波形图。

图3为本发明实施例提供的一种高可靠低功耗的RFID解调输出电路的输入信号In1产生判别信号n1的波形图。

图4为本发明实施例提供的一种高可靠低功耗的RFID解调输出电路在实现基本功能的基础上加入双指数电流源脉冲注入模拟SEU发生的时序波形图。

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，遂图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图1所示，本申请公开了一种高可靠低功耗的RFID解调输出电路，所述高可靠低功耗的RFID解调输出电路包括基准判别电压产生电路、判别锁存电路模块103及抗翻转的互锁输出电路104。所述基准判别电压产生电路用于产生一个亚阈值判别低电压和一个亚阈值判别高电压；所述判别锁存电路模块103包括至少4个判别锁存电路单元且为偶数个，所述判别锁存电路单元的第一信号输入端连接外部输入信号，所述判别锁存电路单元的第二信号输入端连接亚阈值判别低电压或亚阈值判别低电压，所述判别锁存电路单元利用所述亚阈值判别低电压和所述亚阈值判别高电压，将所述输入信号判别为判别信号（也即逻辑值“0”或“1”）输出并实现锁存；所述抗翻转的互锁输出电路104与所述判别锁存电路模块103的输出端连接，所述抗翻转的互锁输出电路104的输出信号作为整个所述高可靠低功耗的RFID解调输出电路的输出信号，当所述外部输入信号或所述数字逻辑值信号产生翻转时，所述抗翻转的互锁输出电路104用以将输出信号拉到正确值并输出。

在本发明的一具体实施例中，所述基准判别电压产生电路包括1个基准判别低电压产生电路单元101和 1个基准判别高电压产生电路单元102，所述基准判别低电压产生电路单元101用于产生所述所述亚阈值判别低电压VL，所述基准判别高电压产生电路单元102用于产生所述所述亚阈值判别高电压VH。

作为示例，请参阅图1所示，基准判别低电压产生电路单元101包括1个PMOS管和2个NMOS管，将基准判别低电压产生电路单元101中的PMOS管定义为P1管，将基准判别低电压产生电路单元中的2个NMOS管分别定义为N1管和N2管，其中：

P1管的栅极和源极连接电源VDD，P1管的漏极与N1管的漏极相连，N1管的栅极和源极与N2管的栅极和漏极相连，N2管的源极接地，亚阈值判别低电压VL由P1管的漏极输出。

请参阅图1所示，基准判别高电压产生电路单元102包括2个PMOS管和2个NMOS管，将基准判别高电压产生电路单元102中的2个PMOS管分别定义为P2管和P3管，将基准判别高电压产生电路单元102中的2个NMOS管分别定义为N3管和N4管，其中：

N3管的漏极与电源VDD相连，N3管的栅极和源极与N4管的漏极相连，N4管的栅极和源极与P2管的栅极和源极相连，P2管的漏极与P3管的源极相连，P3管的栅极和漏极接地，亚阈值判别高电压VH由N4管的源极输出。

在本发明的一具体实施例中，所述判别锁存电路模块103包括4个判别锁存电路单元，每一个判别锁存电路单元包括1个PMOS管、1个NMOS管、1个第一开关、1个第二开关以及1个反相器，其中，所述PMOS管的栅极通过第一开关连接到外部输入信号、PMOS管的源极连接电源VDD、PMOS管的漏极与NMOS管的漏极相连、所述PMOS管的源极连接到所述反相器的输入端、所述反相器的输出端通过所述第二开关连接到所述NMOS管的栅极、所述NMOS管的栅极连接至所述基准判别低电压或所述基准判别高电压、所述NMOS管的源极接地，所述判别信号由所述PMOS管的漏极经所述反相器输出。

作为示例，请参阅图1所示，将4个判别锁存电路单元分别定义为第一判别锁存电路单元、第二判别锁存电路单元、第三判别锁存电路单元及第四判别锁存电路单元，并将4个判别锁存电路单元中的PMOS管依次定义为P4管-P7管，4个判别锁存电路单元中的NMOS管依次定义为N5管-N8管，4个第一开关依次定义为CLK1-CLK4，4个第二开关依次定义为CLKB1-CLKB4，4个判别锁存电路单元中产生的判别信号依次定义为n1-n4，4个判别锁存电路单元的外部输入信号依次定义为In1-In4，其中：

第一判别锁存电路单元的电路连接关系：P4管的源极连接电源VDD，P4的栅极通过CLK1连接到外部输入信号In1，P4管的漏极与N5管的漏极相连，P4管的源极连接到反相器INV1的输入端，反相器INV1的输出端通过CLKB1连接到P4管的栅极，N5管的栅极连接至基准判别低电压VL、N5的源极接地。判别信号n1反经过相器INV1后，作为抗翻转的互锁输出电路104的一个输入信号。

第二判别锁存电路单元的电路连接关系：P5的栅极连接至基准判别高电压VH、P5管的源极连接电源VDD、P5管的漏极与N6管的漏极相连、P5管的源极连接到反相器INV2的输入端，INV2的输出端通过CLKB2连接到N6管的栅极、N6管的栅极通过CLK2连接外部输入信号In2、 N6管的源极接地。判别信号n2反经过相器INV2后，作为抗翻转的互锁输出电路104的一个输入信号；

第三判别锁存电路单元的电路连接关系：P6管的源极连接电源VDD，P6管的栅极通过CLK3连接到外部输入信号In3，P6管的漏极与N7管的漏极相连，P6管的漏极连接到INV3的输入端，INV3的输出端通过CLKB3连接到P6管的栅极，N7管的栅极连接至基准判别低电压VL，N7管的源极接地。判别信号n3反经过相器INV3后，作为抗翻转的互锁输出电路104的一个输入信号。

第四判别锁存电路单元的电路连接关系：P7管的源极连接电源VDD，P7管的栅极连接至基准判别高电压，P7的漏极与 N8的漏极相连，P7管的漏极连接到INV4的输入端，INV4的输出端通过开关CLKB4连接到N8管的栅极，N8管的栅极通过CLK4连接至外部输入信号In4，N8管的源极接地。判别信号n4反经过相器INV4后，作为抗翻转的互锁输出电路104的一个输入信号。

在本发明的一具体实施例中，所述抗翻转的互锁输出电路104包括1个双输入反相器C1、1个双输入反相器C2和1个亚阈值反相器，其中每一个双输入反相器的输入端连接到2个所述判别锁存电路的输出端，所述双输入反相器中的一个的输出端通过所述亚阈值反相器连接到另一个所述双输入反相器的输出端，作为整个高可靠低功耗的RFID解调输出电路的输出端。

首先说明的是，所述双输入反相器的特性，当双输入反相器的两个输入信号相同时，输出的信号与输入信号的逻辑值相反，当双输入反相器的两个输入信号不相同时，所述双输入反相器的输出为高阻态。

请参阅图1所示，在一具体实施例中，双输入反相器C1包括2个PMOS管，分别为P8管和P9管，2个NMOS管，分别为N9管和N10管；双输入反相器C2包括2个PMOS管，分别为P10管和P11管，2个NMOS管，分别为N11管和N12管；亚阈值反相器包括2个PMOS管，分别为P12管和P13管，2个PMOS管，分别为N13管和N14管，其中：

通过将P8管N10管的栅极相连，P9管和N9管的栅极相连，P8管的源极与电压VDD相连，P8管的漏极与P9管的源极相连，P9管的漏极与N9管的漏极相连，N9管的源极与N10管的漏极相连，N10管的源极接地，以形成双输入反相器C1；

判别信号n1经过反相器之后的信号S1与双输入反相器中C1的P8管和N10管的栅极相连，作为双输入反相器中C1的一个输入信号，判别信号n2经过反相器之后的信号S2与双输入反相器中C1的P9管和N10管的栅极相连，作为双输入反相器中C1的另一个输入信号；

通过将P10管和N12管的栅极相连，P11管和N11管的栅极相连，P10管的源极与电压VDD相连，P10管的漏极与P11管的源极相连，P11管的漏极与N11管的漏极相连，N11管的源极与N12管的漏极相连，N12管的源极接地，以形成双输入反相器C2；

判别信号n3经过反相器之后的信号S3与双输入反相器中C2的P10管和N12管的栅极相连，作为双输入反相器中C2的一个输入信号，判别信号n4经过反相器之后的信号S4与双输入反相器中C2的P11管和N11管的栅极相连，作为双输入反相器中C2的另一个输入信号；

通过将P12管的栅极连接到所述亚阈值判别高电压VH、P12管的源极连接到电源VDD、P12管的漏极和P13管的漏极相连、P13管的栅极和N13管的栅极相连、P13管的源极连接到N13管的漏极、N13管的源极与N14管的漏极、N14管的源极接地，以形成亚阈值反相器；

将双输入反相器C2的输出信号OUT2作为亚阈值反相器的输入信号，并将亚阈值反相器的输出信号连接到双输入反相器C1的输出信号OUT1，作为高可靠低功耗的RFID解调输出电路的整体输出OUT。

请参阅图2所示，在本实施例中，外部输入信号为矩形波信号，输入信号In1的幅值大于所述外部输入信号In2的幅值，外部输入信号In1和In2的信号相同， In3和In4的信号相同，In3和In4的信号相位相差180度。

在本实施例中，PMOS管的栅长为400-600nm，栅宽是900-1100nm，NMOS管的栅长是120-140nm，栅宽为270-290nm。

在本实施例中，由于N5管、N7管、N14 管连接至阈值判别低电压VL，P5管、P7管、P12管连接至阈值判别电压VL，所以N5管、N7管、N14、P5管、P7管、P12管处于亚阈值区，能够降低电路整体的功耗。

在一具体实施例中，阈值判别低电压VL的范围是0.14V-0.24V，譬如0.18V、0.19V、0.2V等；阈值判别高电压VH的范围是0.9V-1.1V，譬如0.98V、0.99V、1V等。

在本实施例中，当电路处于写数据（也即产生判别信号，判别信号为数字逻辑值“0”或“1”）时，所述第一开关闭合，所述第二开关断开，现对该过程进行详细说明：

请参阅图3所示，图3为输入信号In1产生判别信号n1的波形图，从图3可知：

在t1时间段内输入信号In1处于高电平，这时由于N5管的导通性强，P4管导通性弱，此时输入信号In1通过P4管被判别为数字逻辑值“0”，即此时产生的判别信号n1的值为“0”；在t2时间段内输入信号In1处于低电平，这时由于P4管的导通性强、N5管导通性弱，此时输入信号In1通过P4管被判别为逻辑“1”，然后经过反相器Inv1输出逻辑值“0”，即此时的判别信号n1为“0”。

需要说明的是，第二判别锁存电路单元产生判别信号n2、第三判别锁存电路单元产生判别信号n3、以及第四判别锁存电路单元产生判别信号n4的原理均和第一判别锁存电路产生判别信号S1的过程类似，故而不在此重复赘述。

需要说明的是，判别信号n1、n2经过反相器INV1、INV2得到判别信号S1、S2，作为第一C单元C1的两个输入信号；判别信号n3、n4经过反相器INV3、INV4后得到判别信号S3、S4，作为第二C单元C2的两个输入信号。

在本实施例中，当电路处于数据锁存时，所述第一开关断开，所述第二开关闭合，现以所述第一判别锁存电路单元为例，进行说明：

当判别信号n1产生后，将CLK1断开，CLKB1闭合，反相器INV1输出的判别信号S1通过反馈回路又连接到了P4管的栅极，将P4管的栅极拉高，此时构成一个锁存器，将第一判别信号S1锁存在回路中。

需要说明的是，第二判别锁存电路单元锁存判别信号n2、第三判别锁存电路单元锁存判别信号n3、以及第四判别锁存电路单元锁存判别信号n4的原理均和第一判别锁存电路锁存判别信号n1的过程类似，故而不在此重复赘述。

现对本发明所提供的高可靠低功耗的RFID解调输出电路的抗输入信号的翻转原理进行说明：

现以在t1时间段内，输入信号In1发生了从高电平向低电平的翻转为例，对本申请的电路抗输入信号翻转的原理做详细说明：

当外部输入信号In1发生了从高电平向低电平的翻转后，此时P4管导通、N5管截止，判别信号n1从原来的“1”变为“0”，而输入信号In2没有发生信号翻转，因而输出的判别信号仍然为“1”，这时输入到第一C单元C1中的两个信号不同。由前文所介绍的双输入反相的特性可知，当双输入反相器C1的两个输入信号不同时，这时双输入反相器C1就会处于高阻态，而双输入反相器C2的两个外部输入信号未发生数据翻转，因此第二C单元C2的输出是正确的，第二C单元C2经过一个亚阈值反相器接到第一C单元的输出，从而将总的输出拉到正确值。

需要说明的，当外部输入信号In1发生了从低电平向高电平的翻转后，电路的抗输入信号的翻转，也和前面描述的外部输入信号In1发生了从高电平向低电平的翻转时，电路的抗翻转原理也是一样的。

需要说明的是，当外部输入信号In2、In3、In3发生了从高电平向低电平(或低电平向高电平)的翻转时，此时电路的抗翻转的原理均和前文所描述的原理一样，故而不在此重复赘述。

为了验证本发明所提供的高可靠低功耗的RFID解调输出电路，能实现抗单粒子翻转的功能，某一时刻加入双指数电流源，模拟SEU，仿真结果如图4所示：

图4为本发明所提供的高可靠低功耗的RFID解调输出电路在实现基本功能的基础上加入双指数电流源脉冲注入模拟SEU发生的时序波形图，从图上可看出在某一时刻对判别信号n1加入双指数电流源后，电路最终的输出值仍然为正确的，由此可见发明所提供的高可靠低功耗的RFID解调输出电路可以实现抗单粒子翻转。

需要说明的是本发明所提供的高可靠低功耗的RFID解调输出电路对于外部输入信号和电路内部节点的翻转都能抵抗。

此外，为了验证本发明所提供的高可靠低功耗的RFID解调输出电路在高可靠低功耗的RFID解调输出电路时具有低功耗的特性，将所述电路与现有技术中一些经典的抗单粒子翻转的锁存器进行对比，功耗对比结果如表1所示：

表1

表1为本发明所提供的高可靠低功耗的RFID解调输出电路与现有技术中一些经典的抗单粒子翻转的锁存器在写入数据和存储数据阶段时的功耗对比表，从表1中可以看出，相对于现有技术一些经典的抗单粒子翻转的锁存器，本发明所提供的高可靠低功耗的RFID解调输出电路，在写入数据和存储数据阶段时具有最低的平均功耗。

在本文的描述中，提供了许多特定细节，诸如部件和/或方法的实例，以提供对本申请实施例的完全理解。然而，本领域技术人员将认识到可以在没有一项或多项具体细节的情况下或通过其他设备、系统、组件、方法、部件、材料、零件等等来实践本申请的实施例。在其他情况下，未具体示出或详细描述公知的结构、材料或操作，以避免使本申请实施例的方面变模糊。

还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。

另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。

本申请所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本申请限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本申请的具体实施例和本申请的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本申请的精神和范围内的。如所指出的，可以按照本申请所述实施例的上述描述来对本申请进行这些修改，并且这些修改将在本申请的精神和范围内。

本文已经在总体上将系统和方法描述为有助于理解本申请的细节。此外，已经给出了各种具体细节以提供本申请实施例的总体理解。然而，相关领域的技术人员将会认识到，本申请的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本申请实施例的各方面造成混淆。

因而，尽管本申请在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换亦在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本申请的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本申请的实质范围和精神。本申请并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本申请的最佳方式公开的具体实施例，但是本申请将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本申请的范围将只由所附的权利要求书进行确定。

Claims (9)

1.一种高可靠低功耗的RFID解调输出电路，其特征在于，包括：

基准判别电压产生电路，所述基准判别电压产生电路用于产生一个亚阈值判别低电压和一个亚阈值判别高电压；

判别锁存电路模块，所述判别锁存电路模块包括至少4个判别锁存电路单元，所述判别锁存电路单元为偶数个，4个所述判别锁存电路单元分别为第一判别锁存电路单元、第二判别锁存电路单元、第三判别锁存电路单元以及第四判别锁存电路单元，其中，所述第一判别锁存电路单元的第一信号输入端连接第一外部输入信号，所述第一判别锁存电路单元的第二信号输入端连接所述亚阈值判别低电压，所述第二判别锁存电路单元的第一信号输入端连接第二外部输入信号，所述第二判别锁存电路单元的第二信号输入端连接所述亚阈值判别高电压，所述第三判别锁存电路单元的第一信号输入端连接第三外部输入信号，所述第三判别锁存电路单元的第二信号输入端连接所述亚阈值判别低电压，所述第四判别锁存电路单元的第一信号输入端连接第四外部输入信号，所述第四判别锁存电路单元的第二信号输入端连接所述亚阈值判别高电压，所述第一外部输入信号和所述第二外部输入信号的相位相同但幅值不同，所述第一外部输入信号和所述第三外部输入信号的相位相差180度但幅值相同，所述第二外部输入信号和所述第四外部输入信号的相位相差180度但幅值相同，所述第一判别锁存电路单元、第三判别锁存电路单元利用所述亚阈值判别低电压将对应的外部输入信号判别为判别信号输出并实现锁存，所述第二判别锁存电路单元、第四判别锁存电路单元利用所述亚阈值判别高电压将对应的外部输入信号判别为判别信号输出并实现锁存；

抗翻转的互锁输出电路，包括双输入反相器C1、双输入反相器C2以及1个亚阈值反相器，其中双输入反相器C1的输入端连接到所述第一判别锁存电路以及第二判别锁存电路的输出端，双输入反相器C2的输入端连接到所述第三判别锁存电路以及第四判别锁存电路的输出端，所述双输入反相器C1/C2的输出端通过所述亚阈值反相器连接到所述双输入反相器C2/C1的输出端，作为整个高可靠低功耗的RFID解调输出电路的输出端，当所述外部输入信号或所述判别信号产生翻转时，所述抗翻转的互锁输出电路用以将整个所述高可靠低功耗的RFID解调输出电路的输出信号拉到正确值并输出。

2.根据权利要求1所述的高可靠低功耗的RFID解调输出电路，其特征在于，所述基准判别电压产生电路包括1个基准判别低电压产生电路单元和1个基准判别高电压产生电路单元，所述基准判别低电压产生电路单元用于产生所述亚阈值判别低电压，所述基准判别高电压产生电路单元用于产生所述亚阈值判别高电压。

3.根据权利要求1所述的高可靠低功耗的RFID解调输出电路，其特征在于，所述判别锁存电路单元包括1个PMOS管、1个NMOS管、1个第一开关、1个第二开关以及1个反相器，具体的：

所述PMOS管的栅极通过所述第一开关连接到所述外部输入信号，所述PMOS管源极连接电源VDD，所述PMOS管的漏极与所述NMOS管的漏极相连，所述PMOS管的源极连接到所述反相器的输入端，所述反相器的输出端通过所述第二开关连接到所述NMOS管的栅极，所述NMOS管的栅极连接至所述亚阈值判别低电压或所述亚阈值判别高电压，所述NMOS管的源极接地，所述判别信号由所述PMOS管的漏极经所述反相器输出。

4.根据权利要求1所述的高可靠低功耗的RFID解调输出电路，其特征在于，所述双输入反相器由2个PMOS管和2个NMOS管构成，具体地：

所述双输入反相器C1的2个PMOS管分别定义为P8管、P9管，所述双输入反相器C1的2个NMOS管分别定义为N9管、N10管，具体地：

所述P8管的栅极和所述N10管的栅极相连，所述P8管的源极与电源VDD相连，所述P8管的漏极与所述P9管的源极相连，所述P9管的栅极和所述N9管的栅极相连，所述P9管的漏极与所述N9管的漏极相连，所述N9管的源极与所述N10管的漏极相连，所述N10管的源极接地；

所述双输入反相器C2的2个PMOS管分别定义为P10管、P11管，所述双输入反相器C2的2个NMOS管分别定义为N11管、N12管，具体地：

所述P10管的栅极和所述N12管的栅极相连，所述P10管的源极与电源VDD相连，所述P10管的漏极与所述P11管的源极相连，所述P11管的栅极和所述N11管的栅极相连，所述P11管的漏极与所述N11管的漏极相连，所述N11管的源极与所述N12管的漏极相连，所述N12管的源极接地。

5.根据权利要求1所述的高可靠低功耗的RFID解调输出电路，其特征在于，所述亚阈值反相器包括2个PMOS管和2个NMOS管，其中2个PMOS管分别定义为P12管和P13管，2个NMOS管分别定义为N13管和N14管，具体地：

所述P12管的栅极连接到所述亚阈值判别高电压，所述P12管的源极连接到电压VDD，所述P12管的漏极和所述P13管的漏极相连，所述P13管的栅极和所述N13管的栅极相连，所述P13管的源极连接到所述N13管的漏极，所述N13管的源极与所述N14管的漏极，所述N14管的源极接地。

6.根据权利要求3所述的高可靠低功耗的RFID解调输出电路，其特征在于，在数据写入过程中，所述第一开关闭合，所述第二开关断开。

7.根据权利要求3所述的高可靠低功耗的RFID解调输出电路，其特征在于，在数据锁存阶段，所述第一开关断开，所述第二开关闭合。

8.根据权利要求1所述的高可靠低功耗的RFID解调输出电路，其特征在于，所述外部输入信号为矩形波信号。

9.根据权利要求3或4或5所述的高可靠低功耗的RFID解调输出电路，其特征在于，所述PMOS管的栅长为400-600nm，栅宽是900-1100nm，所述NMOS管的栅长是120-140nm，栅宽为270-290nm。

Images