CN115602725A - Gaa晶体管及其形成方法 - Google Patents

Gaa晶体管及其形成方法 Download PDF

Info

Publication number
CN115602725A
CN115602725A CN202110722184.2A CN202110722184A CN115602725A CN 115602725 A CN115602725 A CN 115602725A CN 202110722184 A CN202110722184 A CN 202110722184A CN 115602725 A CN115602725 A CN 115602725A
Authority
CN
China
Prior art keywords
layer
gate
channel
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110722184.2A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110722184.2A priority Critical patent/CN115602725A/zh
Publication of CN115602725A publication Critical patent/CN115602725A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种GAA晶体管及其形成方法，形成方法包括：提供基底，包括衬底和凸立于衬底的底部鳍部，基底上形成有悬置于底部鳍部上方的沟道层结构，沟道层结构包括一个或多个相间隔的沟道层，基底上还形成有层间介质层，层间介质层中形成有横跨沟道层结构的栅极开口，栅极开口露出沟道层结构的侧壁和顶部；在栅极开口中形成环绕覆盖沟道层的栅介质层，栅介质层还覆盖栅极开口的侧壁、以及栅极开口露出的基底顶部；在栅介质层上形成覆盖底部鳍部顶部的隔绝层，隔绝层的顶部低于沟道层结构中最底部的沟道层底部；形成隔绝层后，在栅极开口中形成栅极层，栅极层环绕覆盖栅介质层，栅极层还覆盖隔绝层。在沟道层开启的过程中，底部鳍部较难开启。

Description

GAA晶体管及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种GAA晶体管及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不不断缩短晶体管的沟道长度。
为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管和叉型栅极(Forksheet)晶体管。但是，目前三维立体式的晶体管的性能仍有待提高。
发明内容
本发明实施例解决的问题是提供一种GAA晶体管及其形成方法，提高GAA晶体管的工作性能。
为解决上述问题，本发明实施例提供一种GAA晶体管，包括：基底，包括衬底和凸立于所述衬底的底部鳍部、以及围绕所述底部鳍部的隔离层，所述隔离层露出所述底部鳍部的顶面；沟道层结构，悬置于所述底部鳍部上方，沿所述基底表面的法线方向，所述沟道层结构包括一个或多个间隔的沟道层；栅介质层，环绕覆盖所述沟道层，所述栅介质层还覆盖所述基底顶部；隔绝层，覆盖位于所述底部鳍部顶部的所述栅介质层，所述隔绝层的顶部低于沟道层结构中最底部的沟道层底部；栅极层，位于所述基底上且横跨所述沟道层结构，所述栅极层环绕覆盖所述栅介质层，所述栅极层还覆盖所述隔绝层；源漏掺杂区，位于所述栅极层两侧的基底上，并与所述沟道层结构的端部相接触。。
相应的，本发明实施例还提供一种GAA晶体管的形成方法，包括：提供基底，包括衬底和凸立于所述衬底的底部鳍部，所述基底上形成有悬置于所述底部鳍部上方的沟道层结构，沿所述基底表面的法线方向，所述沟道层结构包括一个或多个相间隔的沟道层，所述基底上还形成有层间介质层，所述层间介质层中形成有横跨所述沟道层结构的栅极开口，所述栅极开口露出所述沟道层结构的侧壁和顶部；在所述栅极开口中形成环绕覆盖所述沟道层的栅介质层，所述栅介质层还覆盖所述栅极开口的侧壁、以及所述栅极开口露出的基底顶部；在所述栅介质层上形成覆盖所述底部鳍部顶部的隔绝层，所述隔绝层的顶部低于所述沟道层结构中最底部的沟道层底部；形成所述隔绝层后，在所述栅极开口中形成栅极层，所述栅极层环绕覆盖所述栅介质层，所述栅极层还覆盖所述隔绝层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的GAA晶体管，隔绝层，覆盖位于所述底部鳍部顶部的所述栅介质层，所述隔绝层的顶部低于沟道层结构中最底部的沟道层底部；本发明实施例中，相比于所述底部鳍部与栅极层之间仅形成有栅介质层的方案，本发明实施例的底部鳍部和栅极层之间形成有栅介质层和隔绝层，则所述底部鳍部和栅极层之间用于隔绝的膜层更厚，使得在所述GAA晶体管的工作过程中，所述底部鳍部开启的阈值电压大于所述沟道层开启的阈值电压，也就是说，在所述GAA晶体管的工作过程中，在所述沟道层开启时，所述底部鳍部较难开启，从而减少或避免所述底部鳍部因被开启而造成漏电的情况，有利于提高所述GAA晶体管的工作性能。
本发明实施例提供的形成方法中，在所述栅介质层上形成覆盖所述底部鳍部顶部的隔绝层，所述隔绝层的顶部低于所述沟道层结构中最底部的沟道层底部，形成所述隔绝层后，在所述栅极开口中形成栅极层；本发明实施例中，相比于所述底部鳍部与栅极层之间仅形成栅介质层的方案，本发明实施例的底部鳍部和栅极层之间形成栅介质层和隔绝层，则所述底部鳍部和栅极层之间用于隔绝的膜层更厚，使得在所述GAA晶体管的工作过程中，所述底部鳍部开启的阈值电压大于所述沟道层开启的阈值电压，也就是说，在所述GAA晶体管的工作过程中，在所述沟道层开启时，所述底部鳍部较难开启从而减少或避免所述底部鳍部因被开启而造成漏电的情况，有利于提高所述GAA晶体管的工作性能。
附图说明
图1至图3是一种GAA晶体管的形成方法中各步骤对应的结构示意图；
图4至图5是本发明GAA晶体管一实施例的结构示意图；
图6是本发明GAA晶体管另一实施例的结构示意图；
图7至图14是本发明GAA晶体管的形成方法一实施例中各步骤对应的结构示意图；
图15是本发明GAA晶体管的形成方法另一实施例中各步骤对应的结构示意图；
图16至图17是本发明GAA晶体管的形成方法又一实施例中各步骤对应的结构示意图。
具体实施方式
目前GAA晶体管的工作性能有待提高。现结合一种GAA晶体管的形成方法分析其工作性能有待提高的原因。
图1至图3是一种GAA晶体管的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，包括衬底11和凸立于所述衬底11的底部鳍部12，所述基底10上形成有悬置于所述底部鳍部12上方的沟道层结构20，沿所述基底10表面的法线方向，所述沟道层结构20包括一个或多个相间隔的沟道层23。
参考图2，形成环绕覆盖所述沟道层23的栅介质层24，所述栅介质层24还覆盖所述底部鳍部12顶部。
参考图3，形成环绕覆盖所述栅介质层24的栅极层40，所述栅极层40还覆盖位于所述底部鳍部12顶部的栅介质层24。
在形成环绕覆盖所述沟道层23的栅介质层24时，所述栅介质层24还覆盖所述底部鳍部12顶部，则所述栅极层40和沟道层23之间、以及所述栅极层40和底部鳍部12之间，都形成有相同厚度的栅介质层24，从而在所述GAA晶体管的工作过程中，所述底部鳍部12开启的阈值电压和所述沟道层23开启的阈值电压相等，也就是说，在所述沟道层23开启的过程中，所述底部鳍部12也容易开启，并且在所述底部鳍部12处造成一定程度的漏电，影响所述GAA晶体管的工作性能。
为了解决所述技术问题，本发明实施例提供一种GAA晶体管的形成方法，包括：提供基底，包括衬底和凸立于所述衬底的底部鳍部，所述基底上形成有悬置于所述底部鳍部上方的沟道层结构，沿所述基底表面的法线方向，所述沟道层结构包括一个或多个相间隔的沟道层，所述基底上还形成有层间介质层，所述层间介质层中形成有横跨所述沟道层结构的栅极开口，所述栅极开口露出所述沟道层结构的侧壁和顶部；在所述栅极开口中形成环绕覆盖所述沟道层的栅介质层，所述栅介质层还覆盖所述栅极开口的侧壁、以及所述栅极开口露出的基底顶部；在所述栅介质层上形成覆盖所述底部鳍部顶部的隔绝层，所述隔绝层的顶部低于所述沟道层结构中最底部的沟道层底部；形成所述隔绝层后，在所述栅极开口中形成栅极层，所述栅极层环绕覆盖所述栅介质层，所述栅极层还覆盖所述隔绝层。
本发明实施例提供的形成方法中，在所述栅介质层上形成覆盖所述底部鳍部顶部的隔绝层，所述隔绝层的顶部低于所述沟道层结构中最底部的沟道层底部，形成所述隔绝层后，在所述栅极开口中形成栅极层；本发明实施例中，相比于所述底部鳍部与栅极层之间仅形成栅介质层的方案，本发明实施例的底部鳍部和栅极层之间形成栅介质层和隔绝层，则所述底部鳍部和栅极层之间用于隔绝的膜层更厚，使得在所述GAA晶体管的工作过程中，所述底部鳍部开启的阈值电压大于所述沟道层开启的阈值电压，也就是说，在所述GAA晶体管的工作过程中，在所述沟道层开启时，所述底部鳍部较难开启，从而减少或避免所述底部鳍部因被开启而造成漏电的情况，有利于提高所述GAA晶体管的工作性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图5是本发明GAA晶体管一实施例的结构示意图，其中，图4为立体图，图5为图4基于AA方向的剖视图。
所述GAA晶体管包括：基底101，包括衬底111和凸立于所述衬底111的底部鳍部121、以及围绕所述底部鳍部121的隔离层131，所述隔离层131露出所述底部鳍部121的顶面；沟道层结构201，悬置于所述底部鳍部121上方，沿所述基底101表面的法线方向，所述沟道层结构201包括一个或多个间隔的沟道层231；栅介质层241，环绕覆盖所述沟道层231，所述栅介质层241还覆盖所述基底101顶部；隔绝层311，覆盖位于所述底部鳍部121顶部的所述栅介质层241，所述隔绝层311的顶部低于沟道层结构201中最底部的沟道层231底部；栅极层401，位于所述基底101上且横跨所述沟道层结构201，所述栅极层401环绕覆盖所述栅介质层241，所述栅极层401还覆盖所述隔绝层311；源漏掺杂区181，位于所述栅极层401两侧的基底101上，并与所述沟道层结构201的端部相接触。
所述基底101为所述GAA晶体管的形成工艺提供工艺操作基础。其中，所述GAA晶体管为全包围栅极(gate-all-around，GAA)晶体管。
本实施例中，所述衬底111的材料为硅，在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述衬底111的材料可以是适宜于工艺需要或易于集成的材料。
本实施例中，所述底部鳍部121与所述衬底111为一体结构。在其他实施例中，所述底部鳍部也可以是外延生长于所述衬底的半导体层，从而达到精确控制所述底部鳍部高度的目的。
因此，所述底部鳍部121的材料与衬底111的材料相同，或者，所述底部鳍部121的材料与所述衬底111中最顶层半导体层的材料相同。本实施例中，所述衬底111的材料为硅，所述底部鳍部121的材料相应也为硅。
所述隔离层131用于实现不同器件之间的绝缘，例如在CMOS制造工艺中，通常会在NMOS晶体管和PMOS晶体管之间形成隔离层131。
本实施例中，所述隔离层131的材料包括氧化硅、掺碳的氧化硅、氮氧化硅、氮化硅、掺硼的氧化硅和掺磷的氧化硅中的一种或多种。
所述沟道层结构201用于提供全包围栅极晶体管的沟道。
所述沟道层231中被栅极层401所覆盖的顶部、底部和侧壁用来作为沟道，本实施例中，所述沟道层结构231悬置于所述衬底111上，所述沟道层结构201包括一层或多层间隔设置的沟道层231，所述沟道层231的顶部、底部和侧壁均能够作为沟道，因此，所述沟道层结构201增大了用于作为沟道的面积，从而增大了所述GAA晶体管的工作电流。
作为一种示例，所述沟道层231的数量为多层，所述多层沟道层231沿所述衬底111表面的法线方向上且间隔设置。
本实施例中，所述沟道层231的材料包括硅、锗、锗化硅或Ⅲ-Ⅴ族半导体材料。作为一种示例，所述沟道层231的材料为硅。在其他实施例中，所述沟道层的材料根据晶体管的类型和性能决定。
需要说明的是，在本实施例中，所述沟道层231和衬底111的材料相同，在其他实施例中，所述沟道层和衬底的材料还可以不相同。
所述栅介质层241用于隔离栅极层401与沟道层231、以及栅极层401与底部鳍部121。
所述栅介质层241的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种。本实施例中，所述栅介质层241的材料包括高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。具体地，所述高k介质材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。
所述隔绝层311用于隔绝栅极层401与底部鳍部121。
本实施例中，相比于所述底部鳍部与栅极层之间仅形成有栅介质层的方案，本实施例的底部鳍部121和栅极层401之间形成有栅介质层241和隔绝层311，则所述底部鳍部121和栅极层401之间用于隔绝的膜层更厚，使得在所述GAA晶体管的工作过程中，所述底部鳍部121开启的阈值电压大于所述沟道层231开启的阈值电压，也就是说，在所述GAA晶体管的工作过程中，在所述沟道层231开启时，所述底部鳍部121较难开启，从而减少或避免所述底部鳍部121因被开启而造成漏电的情况，有利于提高所述GAA晶体管的工作性能。
本实施例中，所述隔绝层311的顶部低于沟道层结构201中最底部的沟道层231底部，使得所述栅极层401能够覆盖所述沟道层结构201中最底部的沟道层231底部，从而使得所述沟道层结构201中最底部的沟道层231底面仍然能作为晶体管的沟道。
需要说明的是，在形成所述隔绝层311的过程中，采用晶体管相关工艺形成的膜层通常呈现凸起而非平整的表面，因此所述隔绝层311通常呈现厚度不一的形貌(如图5所示)。
还需要说明的是，所述隔绝层311的厚度d不宜过大，也不宜过小。如果所述隔绝层311的厚度d过大，则所述隔绝层311与所述沟道层结构201中最底部的沟道层231底部的间距过小，导致所述栅极层401难以填充于所述隔绝层311与沟道层结构201中最底部的沟道层231底部之间的间隙中，从而导致所述栅极层401难以覆盖所述沟道层结构201中最底部的沟道层231底面，则所述沟道层结构201中最底部的沟道层231底面难以作为晶体管的沟道，从而影响所述GAA晶体管的性能；所述底部鳍部121与栅极层401之间通过栅介质层241和隔绝层311隔绝，所述沟道层231与栅极层401之间通过栅介质层241隔绝，如果所述隔绝层311的厚度d过小，则所述底部鳍部121和栅极层401之间用于隔绝的膜层与所述沟道层231和栅极层401之间用于隔绝的膜层的厚度相差较小，在所述GAA晶体管的工作过程中，所述底部鳍部121开启的阈值电压与所述沟道层231开启的阈值电压相近，也就是说，在所述沟道层231开启的过程中，所述底部鳍部121同时被开启的概率较高，从而增加了所述底部鳍部121因被开启而造成漏电的概率，影响所述GAA晶体管的性能。为此，本实施例中，所述隔绝层311的厚度d为
Figure BDA0003136855340000071
至
Figure BDA0003136855340000072
本实施例中，所述隔绝层311的材料包括无定形硅、氧化硅、碳氢氧化硅、掺氟的二氧化硅、掺硼的二氧化硅、掺磷的二氧化硅、掺硼磷的二氧化硅和掺氮的氧化硅中的一种或多种，使得所述隔绝层311具有较好的绝缘性能。本实施例中，所述栅极层401用于控制晶体管的沟道的开启或关断。
需要说明是的，沟道层231中被栅极层401所覆盖的顶部、底部和侧壁用来作为沟道，本实施例中，所述栅极层401包覆沟道层231的顶部、相对侧壁和底部，则所述沟道层231的顶部、底部和侧壁均能够作为沟道，增大了沟道层231中用于作为沟道的面积，从而增大了所述GAA晶体管的工作电流。
本实施例中，所述栅极层401包括金属栅极层。
本实施例中，所述栅极层401的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种。
本实施例中，所述栅极层401包括功函数层(未标示)、以及位于功函数层上的电极层(未标示)。其中，所述功函数层用于调节晶体管的阈值电压，所述电极层用于将金属栅极层的电性引出。
在另一些实施例中，根据工艺需求，所述栅极层也可以为多晶硅栅结构。
本实施例中，所述GAA晶体管还包括：源漏掺杂区181，位于所述栅极层401两侧的基底101上，并与所述沟道层结构201的端部相接触。
所述源漏掺杂区181用于作为所形成鳍式场效应晶体管的源区或漏区。具体地，所述源漏掺杂区181的掺杂类型与相对应的晶体管的沟道导电类型相同。本实施例中，所述源漏掺杂区181的材料包括Si、SiC或SiGe。
本实施例中，所述GAA晶体管还包括：层间介质层(未示出)，位于所述基底101上，所述层间介质层覆盖所述栅极层401的侧壁和所述源漏掺杂区181，且露出所述栅极层401的顶部。
所述层间介质层用于相邻器件之间起到隔离作用。
所述层间介质层的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
图6是本发明GAA晶体管另一实施例的结构示意图，图6为与图5同位置的剖视图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述隔绝层313还延伸覆盖位于所述底部鳍部123侧部的所述栅介质层243。
根据刻蚀效果的不同，所述隔绝层313还可以延伸覆盖位于所述底部鳍部123侧部的所述栅介质层243。
所述隔绝层313还延伸覆盖位于所述底部鳍部123侧部的所述栅介质层243，有利于进一步保障所述栅极层403与所述底部鳍部123隔绝。
对本实施例所述形成方法的具体描述，可结合参考前述实施例中的相应描述，在此不再赘述。
图7至图14是本发明GAA晶体管的形成方法一实施例中各步骤对应的结构示意图。
结合参考图7至图10，其中，图7为立体图，图8为图7基于AA方向的剖视图，图9和图10为基于图8的剖视图，提供基底100，包括衬底110和凸立于所述衬底110的底部鳍部120，所述基底100上形成有悬置于所述底部鳍部120上方的沟道层结构200(如图10所示)，沿所述基底100表面的法线方向，所述沟道层结构200包括一个或多个相间隔的沟道层230，所述基底100上还形成有层间介质层(未示出)，所述层间介质层中形成有横跨所述沟道层结构200的栅极开口150，所述栅极开口150露出所述沟道层结构200的侧壁和顶部。
所述基底100为所述GAA晶体管的形成工艺提供工艺操作基础。其中，所述GAA晶体管为全包围栅极(gate-all-around，GAA)晶体管。
本实施例中，所述衬底110的材料为硅，在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述衬底110的材料可以是适宜于工艺需要或易于集成的材料。
本实施例中，所述底部鳍部120与所述衬底110为一体结构。在其他实施例中，所述底部鳍部也可以是外延生长于所述衬底的半导体层，从而达到精确控制所述底部鳍部高度的目的。
因此，所述底部鳍部120的材料与衬底110的材料相同，或者，所述底部鳍部120的材料与所述衬底110中最顶层半导体层的材料相同。本实施例中，所述衬底110的材料为硅，所述底部鳍部120的材料相应也为硅。
本实施例中，所述基底100还包括隔离层130，所述隔离层130露出所述底部鳍部120的顶面，所述隔离层130用于实现不同器件之间的绝缘，例如在CMOS制造工艺中，通常会在NMOS晶体管和PMOS晶体管之间形成隔离层130。
本实施例中，所述隔离层130的材料包括氧化硅、掺碳的氧化硅、氮氧化硅、氮化硅、掺硼的氧化硅和掺磷的氧化硅中的一种或多种。
所述沟道层结构200用于提供全包围栅极晶体管的沟道。
后续形成栅极层后，所述沟道层230中被栅极层所覆盖的顶部、底部和侧壁用来作为沟道，本实施例中，所述沟道层结构230悬置于所述衬底110上，所述沟道层结构200包括一层或多层间隔设置的沟道层230，所述沟道层230的顶部、底部和侧壁均能够作为沟道，因此，所述沟道层结构200增大了用于作为沟道的面积，从而增大了所述GAA晶体管的工作电流。
作为一种示例，所述沟道层230的数量为多层，所述多层沟道层230沿所述衬底110表面的法线方向上且间隔设置。
本实施例中，所述沟道层230的材料包括硅、锗、锗化硅或Ⅲ-Ⅴ族半导体材料。作为一种示例，所述沟道层230的材料为硅。在其他实施例中，所述沟道层的材料根据晶体管的类型和性能决定。
需要说明的是，在本实施例中，所述沟道层230和衬底110的材料相同，在其他实施例中，所述沟道层和衬底的材料还可以不相同。
所述层间介质层用于相邻器件之间起到隔离作用，所述层间介质层还用于为形成栅极开口150提供工艺基础。
所述层间介质层的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
所述栅极开口150用于为后续形成栅极层提供空间位置。
本实施例中，形成所述沟道层结构200的步骤包括：在形成所述层间介质层之前，在所述底部鳍部120上形成沟道结构170，所述沟道结构170包括一个或多个堆叠的沟道叠层210，所述沟道叠层210包括第二牺牲层220和位于所述第二牺牲层220上的沟道层230，且一个或多个相间隔的所述沟道层230构成所述沟道层结构200。
所述沟道结构170用于形成沟道层结构200，所述第二牺牲层220用于为后续在沟道层230之间形成栅极层占据空间位置。
后续还需要去除所述第二牺牲层220，则所述第二牺牲层220与所述沟道层230需要具备较大的刻蚀选择比。
本实施例中，所述沟道层230的材料为硅，因此，所述第二牺牲层220的材料为锗化硅。
所述锗化硅与硅能形成较大的刻蚀选择比，有利于后续去除所述第二牺牲层220，并减少对沟道层230的损伤。
在其他实施例中，可以根据沟道层的材料，选取与沟道层具有刻蚀选择比的相适宜的材料，以便后续去除第二牺牲层时，减小对沟道层的损伤。
结合参考图7和图8，形成所述沟道结构170之后，形成横跨所述沟道结构170的伪栅结构140，所述伪栅结构140覆盖所述沟道结构170的部分侧壁和部分顶部。
所述伪栅结构140为后续制程中形成栅极层占据空间位置。
本实施例中，所述伪栅结构140可以为单层结构或叠层结构，所述伪栅结构140的材料包括无定形硅和多晶硅的一种或两种。在其他实施例中，所述伪栅结构的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、谈氮化硅、碳氮氧化硅或非晶碳。
本实施例中，所述伪栅结构140为单层结构，所述伪栅结构140的材料为无定形硅。无定形硅不具有晶向，因此，对无定形硅的刻蚀速率均一性和刻蚀效果均一性较佳，从而提高后续对所述伪栅结构140的去除效果。
需要说明的是，根据工艺需求，所述伪栅结构140和沟道结构170之间还可以形成有栅氧化层(图未示)。其中，所述栅氧化层的材料可以为氧化硅。
本实施例中，形成所述伪栅结构140后，在所述伪栅结构140两侧的基底100上形成源漏掺杂区180，所述源漏掺杂区180与所述沟道层结构201的端部相接触。
所述源漏掺杂区180用于作为所形成鳍式场效应晶体管的源区或漏区。具体地，所述源漏掺杂区180的掺杂类型与相对应的晶体管的沟道导电类型相同。
本实施例中，形成所述伪栅结构140后，形成覆盖所述伪栅结构140侧壁和沟道结构170的层间介质层，所述层间介质层露出所述伪栅结构140的顶部，为后续去除所述伪栅结构140做准备。
参考图9，去除所述伪栅结构140，在所述层间介质层中形成栅极开口150，为去除第二牺牲层220做准备、并为形成栅极层提供空间位置。
参考图10，在所述层间介质层中形成栅极开口150后，还包括：通过所述栅极开口150去除所述第二牺牲层220，露出所述沟道层230的各个表面，为形成包覆所述沟道层230的栅极层做准备。
参考图11，图11为基于图10的剖视图，在所述栅极开口150中形成环绕覆盖所述沟道层230的栅介质层240，所述栅介质层240还覆盖所述栅极开口150的侧壁、以及所述栅极开口150露出的基底100顶部。
所述栅介质层240用于隔离后续形成的栅极层与沟道层230、以及栅极层与底部鳍部120。
所述栅介质层240的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种。本实施例中，所述栅介质层240的材料包括高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。具体地，所述高k介质材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。
结合参考图12和图13，图12和图13为基于图11的剖视图，在所述栅介质层230上形成覆盖所述底部鳍部120顶部的隔绝层310，所述隔绝层310的顶部低于所述沟道层结构200中最底部的沟道层230底部。
所述隔绝层310用于隔绝后续形成的栅极层与底部鳍部120。
本实施例中，相比于所述底部鳍部与栅极层之间仅形成栅介质层的方案，本实施例的底部鳍部120和栅极层400之间形成栅介质层240和隔绝层310，则所述底部鳍部120和栅极层400之间用于隔绝的膜层更厚，使得在所述GAA晶体管的工作过程中，所述底部鳍部120开启的阈值电压大于所述沟道层230开启的阈值电压，也就是说，在所述GAA晶体管的工作过程中，在所述沟道层230开启时，所述底部鳍部120较难开启，从而减少或避免所述底部鳍部120因被开启而造成漏电的情况，有利于提高所述GAA晶体管的工作性能。
本实施例中，所述隔绝层310的顶部低于沟道层结构200中最底部的沟道层230底部，使得所述栅极层能够覆盖所述沟道层结构200中最底部的沟道层230底部，从而使得所述沟道层结构200中最底部的沟道层230底面仍然能作为晶体管的沟道。
本实施例中，形成所述隔绝层310的步骤中，所述隔绝层310还覆盖所述基底100顶部的栅介质层240。
所述隔绝层310还覆盖所述基底100顶面的栅介质层240，有利于进一步保障后续形成的栅极层与所述底部鳍部120隔绝，而且所述隔绝层310形成于所述基底100顶部，相比于仅形成于底部鳍部120顶部，形成方法更简便易行。
需要说明的是，所述隔绝层310的厚度d不宜过大，也不宜过小。如果所述隔绝层310的厚度d过大，则所述隔绝层310与所述沟道层结构200中最底部的沟道层230底部的间距过小，导致所述栅极层难以填充于所述隔绝层310与沟道层结构200中最底部的沟道层230底部之间的间隙中，从而导致所述栅极层难以覆盖所述沟道层结构200中最底部的沟道层230底面，则所述沟道层结构200中最底部的沟道层230底面难以作为晶体管的沟道，从而影响所述GAA晶体管的性能；所述底部鳍部120与栅极层之间通过栅介质层240和隔绝层310隔绝，所述沟道层230与栅极层之间通过栅介质层240隔绝，如果所述隔绝层310的厚度d过小，则所述底部鳍部120和栅极层之间用于隔绝的膜层与所述沟道层230和栅极层之间用于隔绝的膜层的厚度相差较小，在所述GAA晶体管的工作过程中，所述底部鳍部120开启的阈值电压与所述沟道层230开启的阈值电压相近，也就是说，在所述沟道层230开启的过程中，所述底部鳍部120同时被开启的概率较高，从而增加了所述底部鳍部120因被开启而造成漏电的概率，影响所述GAA晶体管的性能。为此，本实施例中，所述隔绝层310的厚度d为
Figure BDA0003136855340000131
至
Figure BDA0003136855340000132
本实施例中，所述隔绝层310的材料包括无定形硅、氧化硅、碳氢氧化硅、掺氟的二氧化硅、掺硼的二氧化硅、掺磷的二氧化硅、掺硼磷的二氧化硅和掺氮的氧化硅中的一种或多种，使得所述隔绝层310具有较好的隔绝性能。
具体地，参考图12，形成所述栅介质层240之后，形成所述隔绝层310之前，还包括：对所述栅介质层240进行退火处理。
对所述栅介质层240进行退火处理，有利于减少所述栅介质层240中的晶格缺陷，增加所述栅介质层240的致密度，提高所述栅介质层240的高压耐受性，从而提高所述栅介质层240的可靠性。
本实施例中，采用快速热退火工艺或激光退火工艺进行所述退火处理。
本实施例中，对所述栅介质层240进行退火处理之前，还包括：在所述栅极开口150中形成环绕覆盖所述栅介质层240的第一牺牲层300。
所述第一牺牲层300用于在所述退火处理的过程中，如果所述栅介质层240中氧含量过多，则所述第一牺牲层300可以吸收过多的氧元素，如果所述栅介质层240中氧含量过少，则可以通过所述第一牺牲层300向所述栅介质层240补充氧元素，从而提高所述栅介质层240的氧含量均一性，增加所述栅介质层240的可靠性。
本实施例中，形成所述第一牺牲层300的工艺包括化学气相沉积工艺或原子层沉积工艺。
所述化学气相沉积工艺和原子层沉积工艺具有较好的沉积效果，具备较高的间隙填充能力，使得所述第一牺牲层300完全包覆所述沟道层230表面的栅介质层240，并覆盖所述基底100顶部的栅介质层240。
后续还需去除部分所述第一牺牲层300，则所述第一牺牲层300采用易于刻蚀的材料。
本实施例中，所述第一牺牲层300的材料包括无定形硅。
参考图13，形成所述隔绝层310的步骤包括：进行所述退火处理后，回刻蚀部分所述第一牺牲层300，保留覆盖所述底部鳍部120的所述第一牺牲层300作为隔绝层310。
进行所述退火处理后，回刻蚀部分所述第一牺牲层300，保留覆盖所述底部鳍部120的所述第一牺牲层300作为隔绝层310，相比于进行退火处理后，去除第一牺牲层，再加一道工序形成隔绝层的方案，本实施例减少了形成所述隔绝层310的工序，简化了工艺流程，提高了工艺效率。
而且，本实施例中，在形成栅介质层240之后，再形成隔绝层310，对目前制程的改动小，且工艺兼容性较高。
本实施例中，回刻蚀部分厚度的所述第一牺牲层300的步骤中，采用各向同性的刻蚀工艺回刻蚀部分厚度的所述第一牺牲层300。
所述各向同性的刻蚀工艺有利于回刻蚀部分厚度的所述第一牺牲层300时，将沟道层230之间的第一牺牲层300、以及最底部沟道层230和底部鳍部120之间的部分所述第一牺牲层300去除干净，且所述各向同性的刻蚀工艺能够实现较大的刻蚀选择比，有利于在回刻蚀部分厚度的所述第一牺牲层300时，减少对栅介质层240的损伤。
需要说明的是，由于所述隔离层130顶面通常低于所述底部鳍部120顶面，则在实际的工艺过程中，回刻蚀部分厚度的所述第一牺牲层300后，所述隔绝层310通常覆盖底部鳍部120顶部以及底部鳍部120和隔离层130交界处，并且，在回刻蚀部分厚度的所述第一牺牲层300的过程中，剩余膜层通常呈现凸起而非平整的表面，因此，所述隔绝层310通常呈现厚度不一的形貌(如图13所示)。
还需要说明的是，在其他实施例中，根据工艺需求，也可以在退火处理后，去除第一牺牲层，并额外进行形成隔绝层的工序，从而提高工艺灵活性，能够选用满足性能需求的材料来形成隔绝层。相应的，当额外进行形成隔绝层的工序时，形成隔绝层的工序也包括沉积和刻蚀的步骤，在此不再赘述。
参考图14，图14为基于图13的剖视图，形成所述隔绝层310后，在所述栅极开口150中形成栅极层400，所述栅极层400环绕覆盖所述栅介质层240，所述栅极层240还覆盖所述隔绝层310。
本实施例中，所述栅极层400用于控制晶体管的沟道的开启或关断。
需要说明是的，沟道层230中被栅极层400所覆盖的顶部、底部和侧壁用来作为沟道，本实施例中，所述栅极层400包覆沟道层230的顶部、相对侧壁和底部，则所述沟道层230的顶部、底部和侧壁均能够作为沟道，增大了沟道层230中用于作为沟道的面积，从而增大了所述GAA晶体管的工作电流。
本实施例中，所述栅极层400包括金属栅极层。
本实施例中，所述栅极层400的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种。
本实施例中，所述栅极层400包括功函数层(未标示)、以及位于功函数层上的电极层(未标示)。其中，所述功函数层用于调节晶体管的阈值电压，所述电极层用于将金属栅极层的电性引出。
在另一些实施例中，根据工艺需求，所述栅极层也可以为多晶硅栅结构。
图15是本发明GAA晶体管的形成方法另一实施例中各步骤对应的结构示意图，图15为与前一实施例中相同位置的剖视图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：进行所述退火处理后，回刻蚀部分厚度的所述第一牺牲层304，保留剩余厚度的所述第一牺牲层304作为隔绝层314。
参考图15，进行所述退火处理后，回刻蚀部分厚度的所述第一牺牲层304，保留剩余厚度的所述第一牺牲层304作为隔绝层314，所述隔绝层314覆盖位于所述底部鳍部124顶部的栅介质层134。
根据刻蚀效果的不同，形成的所述隔绝层314还可以延伸覆盖位于所述底部鳍部124侧部的所述栅介质层244。
所述隔绝层314还延伸覆盖位于所述底部鳍部124侧部的所述栅介质层244，有利于进一步保障所述栅极层404与所述底部鳍部124隔绝。
对本实施例所述形成方法的具体描述，可结合参考前述实施例中的相应描述，在此不再赘述。
图16至图17是本发明GAA晶体管的形成方法又一实施例中各步骤对应的结构示意图。其中，图16至图17为与前一实施例中相同位置的剖视图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：回刻蚀部分厚度的第一牺牲层后，保留剩余所述第一牺牲层作为初始隔绝层，对初始隔绝层进行氧化处理，将初始隔绝层转化为隔绝层。
参考图16，形成所述隔绝层310的步骤包括：进行所述退火处理后，回刻蚀部分厚度的所述第一牺牲层，保留剩余厚度的所述第一牺牲层作为初始隔绝层312，所述初始隔绝层312覆盖位于所述底部鳍部122顶部的栅介质层242，且所述初始隔绝层312的顶部低于所述沟道层结构202中最底部的沟道层232底部。
所述初始隔绝层312用于后续形成隔绝层。
本实施例中，所述第一牺牲层的材料包括无定形硅，相应的，所述初始隔绝层312的材料包括无定形硅。
参考图17，对所述初始隔绝层312进行氧化处理，将所述初始隔绝层312转化为隔绝层322。
对所述初始隔绝层312进行氧化处理，形成绝缘性较好的隔绝层322。
作为一种示例，将所述无定形硅转化为氧化硅，氧化硅能具备较好的隔绝性，从而较好地隔绝后续形成的栅极层和底部鳍部122，而且，所述初始隔绝层312被氧化处理后，初始隔绝层312中的元素与氧元素相结合，体积会具有一定程度的膨胀，则所述隔绝层322的厚度会有一定程度的增加，则所述底部鳍部122和栅极层之间用于隔绝的膜层变得更厚，使得在所述GAA晶体管的工作过程中，所述底部鳍部122开启的阈值电压进一步大于所述沟道层232开启的阈值电压，减小所述底部鳍部122同时被开启的概率，从而减小所述底部鳍部122因被开启而造成漏电的概率，有利于提高所述GAA晶体管的工作性能。
对本实施例所述形成方法的具体描述，可结合参考前述实施例中的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种GAA晶体管，其特征在于，包括：
基底，包括衬底和凸立于所述衬底的底部鳍部、以及围绕所述底部鳍部的隔离层，所述隔离层露出所述底部鳍部的顶面；
沟道层结构，悬置于所述底部鳍部上方，沿所述基底表面的法线方向，所述沟道层结构包括一个或多个间隔的沟道层；
栅介质层，环绕覆盖所述沟道层，所述栅介质层还覆盖所述基底顶部；
隔绝层，覆盖位于所述底部鳍部顶部的所述栅介质层，所述隔绝层的顶部低于沟道层结构中最底部的沟道层底部；
栅极层，位于所述基底上且横跨所述沟道层结构，所述栅极层环绕覆盖所述栅介质层，所述栅极层还覆盖所述隔绝层；
源漏掺杂区，位于所述栅极层两侧的基底上，并与所述沟道层结构的端部相接触。
2.如权利要求1所述的GAA晶体管，其特征在于，所述隔绝层还延伸覆盖位于所述底部鳍部侧部的所述栅介质层。
3.如权利要求1所述的GAA晶体管，其特征在于，所述隔绝层的厚度为
Figure FDA0003136855330000011
至
Figure FDA0003136855330000012
4.如权利要求1所述的GAA晶体管，其特征在于，所述隔绝层的材料包括无定形硅、氧化硅、碳氢氧化硅、掺氟的二氧化硅、掺硼的二氧化硅、掺磷的二氧化硅、掺硼磷的二氧化硅和掺氮的氧化硅中的一种或多种。
5.如权利要求1所述的GAA晶体管，其特征在于，所述沟道层的材料包括硅、锗、锗化硅或Ⅲ-Ⅴ族半导体材料；所述底部鳍部的材料包括硅、锗、锗化硅或Ⅲ-Ⅴ族半导体材料。
6.如权利要求1所述的GAA晶体管，其特征在于，所述栅介质层的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种。
7.如权利要求1所述的GAA晶体管，其特征在于，所述栅极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种。
8.如权利要求1所述的GAA晶体管，其特征在于，所述源漏掺杂区的材料包括Si、SiC或SiGe。
9.一种GAA晶体管的形成方法，其特征在于，包括：
提供基底，包括衬底和凸立于所述衬底的底部鳍部，所述基底上形成有悬置于所述底部鳍部上方的沟道层结构，沿所述基底表面的法线方向，所述沟道层结构包括一个或多个相间隔的沟道层，所述基底上还形成有层间介质层，所述层间介质层中形成有横跨所述沟道层结构的栅极开口，所述栅极开口露出所述沟道层结构的侧壁和顶部；
在所述栅极开口中形成环绕覆盖所述沟道层的栅介质层，所述栅介质层还覆盖所述栅极开口的侧壁、以及所述栅极开口露出的基底顶部；
在所述栅介质层上形成覆盖所述底部鳍部顶部的隔绝层，所述隔绝层的顶部低于所述沟道层结构中最底部的沟道层底部；
形成所述隔绝层后，在所述栅极开口中形成栅极层，所述栅极层环绕覆盖所述栅介质层，所述栅极层还覆盖所述隔绝层。
10.如权利要求9所述的GAA晶体管的形成方法，其特征在于，形成所述隔绝层的步骤中，所述隔绝层还覆盖所述基底顶部的栅介质层。
11.如权利要求9或10所述的GAA晶体管的形成方法，其特征在于，形成所述栅介质层之后，形成所述隔绝层之前，还包括：对所述栅介质层进行退火处理。
12.如权利要求11所述的GAA晶体管的形成方法，其特征在于，对所述栅介质层进行退火处理之前，还包括：在所述栅极开口中形成环绕覆盖所述栅介质层的第一牺牲层；
形成所述隔绝层的步骤包括：进行所述退火处理后，回刻蚀部分所述第一牺牲层，保留覆盖所述底部鳍部的所述第一牺牲层作为隔绝层；
或者，进行所述退火处理后，回刻蚀部分厚度的所述第一牺牲层，保留剩余厚度的所述第一牺牲层作为隔绝层，所述隔绝层覆盖位于所述底部鳍部顶部的栅介质层；
或者，形成所述隔绝层的步骤包括：进行所述退火处理后，回刻蚀部分厚度的所述第一牺牲层，保留剩余厚度的所述第一牺牲层作为初始隔绝层，所述初始隔绝层覆盖位于所述底部鳍部顶部的栅介质层，且所述初始隔绝层的顶部低于所述沟道层结构中最底部的沟道层底部；对所述初始隔绝层进行氧化处理，将所述初始隔绝层转化为隔绝层。
13.如权利要求9所述的GAA晶体管的形成方法，其特征在于，形成所述沟道层结构的步骤包括：在形成所述层间介质层之前，在所述底部鳍部上形成沟道结构，所述沟道结构包括一个或多个堆叠的沟道叠层，所述沟道叠层包括第二牺牲层和位于所述第二牺牲层上的沟道层，且一个或多个相间隔的所述沟道层构成所述沟道层结构；
形成所述沟道结构之后，形成横跨所述沟道结构的伪栅结构，所述伪栅结构覆盖所述沟道结构的部分侧壁和部分顶部；
形成所述伪栅结构后，形成覆盖所述伪栅结构侧壁和沟道结构的层间介质层，所述层间介质层露出所述伪栅结构的顶部；
去除所述伪栅结构，在所述层间介质层中形成栅极开口；
在所述层间介质层中形成栅极开口后，还包括：通过所述栅极开口去除所述第二牺牲层。
14.如权利要求12所述的GAA晶体管的形成方法，其特征在于，形成所述第一牺牲层的步骤中，形成所述第一牺牲层的工艺包括化学气相沉积工艺或原子层沉积工艺。
15.如权利要求12所述的GAA晶体管的形成方法，其特征在于，回刻蚀部分厚度的所述第一牺牲层的步骤中，采用各向同性的刻蚀工艺回刻蚀部分厚度的所述第一牺牲层。
16.如权利要求9所述的GAA晶体管的形成方法，其特征在于，所述隔绝层的材料包括无定形硅、氧化硅、碳氢氧化硅、掺氟的二氧化硅、掺硼的二氧化硅、掺磷的二氧化硅、掺硼磷的二氧化硅和掺氮的氧化硅中的一种或多种。
17.如权利要求12所述的GAA晶体管的形成方法，其特征在于，所述第一牺牲层的材料包括无定形硅。
CN202110722184.2A 2021-06-28 2021-06-28 Gaa晶体管及其形成方法 Pending CN115602725A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110722184.2A CN115602725A (zh) 2021-06-28 2021-06-28 Gaa晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110722184.2A CN115602725A (zh) 2021-06-28 2021-06-28 Gaa晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN115602725A true CN115602725A (zh) 2023-01-13

Family

ID=84841588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110722184.2A Pending CN115602725A (zh) 2021-06-28 2021-06-28 Gaa晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN115602725A (zh)

Similar Documents

Publication Publication Date Title
US10832907B2 (en) Gate-all-around field-effect transistor devices having source/drain extension contacts to channel layers for reduced parasitic resistance
US10600906B1 (en) Semiconductor devices and methods for forming the same
CN110767549B (zh) 半导体结构及其形成方法
CN110828541A (zh) 半导体结构及其形成方法
US11749755B2 (en) Method of forming FinFET with low-dielectric-constant gate electrode spacers
US20220069135A1 (en) Epitaxial Features
CN111863609B (zh) 半导体结构及其形成方法
CN110854194B (zh) 半导体结构及其形成方法
US20220328642A1 (en) Semiconductor structure and forming method thereof
CN115528087A (zh) 半导体结构及其制造方法
CN115863407A (zh) 形成半导体器件的方法和半导体结构
CN113539969B (zh) 半导体结构及其形成方法
CN113838803B (zh) 半导体结构及其形成方法
CN114122135A (zh) 半导体结构
CN115249705A (zh) 半导体结构及其形成方法
CN115602725A (zh) Gaa晶体管及其形成方法
CN111490092A (zh) 半导体结构及其形成方法
US20230402512A1 (en) Semiconductor device with dielectric liners on gate refill metal
US20230387261A1 (en) Semiconductor device and manufacturing method thereof
US20230395432A1 (en) P-Type Semiconductor Devices With Different Threshold Voltages And Methods Of Forming The Same
CN110690286B (zh) 半导体结构及其形成方法
CN115732415A (zh) 半导体结构及其形成方法
CN118553685A (zh) 半导体结构的形成方法
CN115602717A (zh) 半导体结构及其形成方法
CN115692414A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination