CN115602671A - 半导体封装装置 - Google Patents
半导体封装装置 Download PDFInfo
- Publication number
- CN115602671A CN115602671A CN202110719317.0A CN202110719317A CN115602671A CN 115602671 A CN115602671 A CN 115602671A CN 202110719317 A CN202110719317 A CN 202110719317A CN 115602671 A CN115602671 A CN 115602671A
- Authority
- CN
- China
- Prior art keywords
- density
- region
- wiring
- dielectric layer
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及半导体封装装置。该半导体封装装置包括：第一线路层；第二线路层，与第一线路层位于不同的水平面；芯片，设置于第一线路层和第二线路层之间，芯片的被动面与第二线路层固定连接，芯片的主动面与第一线路层电连接。该半导体封装装置能够降低整体结构热膨胀系数的不一致程度，并且使芯片的边角位于压应力区，从而降低结构断裂的风险。
Description
技术领域
本公开涉及半导体封装技术领域，具体涉及半导体封装装置。
背景技术
通常来说，具有高密度输入/输出(high density I/O)的元件(例如高带宽存储器)需要通过高密度线路(例如扇出线路)进行连接。而在系统级封装(System In aPackage，SIP)技术中，具有低密度输入/输出(low density I/O)的元件(例如电容或者电阻等被动元件)往往被整合在高密度线路上，相当于用高成本的高密度线路来连接低密度输入/输出的元件，这会导致制造成本浪费。
因此，有必要提出一种新的技术方案以解决上述至少一个技术问题。
发明内容
本公开提供了一种半导体封装装置，包括：
高密度线路区域；
低密度线路区域，与所述高密度线路区域相邻并电连接；
第一电子元件，设置于所述高密度线路区域；
堆叠组件，设置于所述低密度线路区域，所述堆叠组件至少包括第二电子元件和第三电子元件，所述第二电子元件和所述第三电子元件位于不同水平面。
在一些可选的实施方式中，所述半导体封装装置还包括基板，所述高密度线路区域和所述低密度线路区域通过所述基板电连接。
在一些可选的实施方式中，所述半导体封装装置还包括第一介电层，所述第一介电层设置在所述低密度线路区域，所述第一介电层包覆所述第二电子元件，所述第一介电层露出所述第三电子元件。
在一些可选的实施方式中，所述低密度线路区域包括位于所述基板表面的导电线路，所述导电线路与所述第二电子元件电连接。
在一些可选的实施方式中，所述第三电子元件位于所述第一介电层的表面，所述第一介电层设置有第一导电通孔，所述第三电子元件和所述导电线路通过所述第一导电通孔电连接。
在一些可选的实施方式中，所述第一介电层还包覆所述高密度线路区域。
在一些可选的实施方式中，所述第一介电层暴露所述高密度线路区域的第一表面，所述第一电子元件位于所述高密度线路区域的第一表面。
在一些可选的实施方式中，所述高密度线路区域包括第一线路密度区和第二线路密度区，所述第一线路密度区的线路密度高于所述第二线路密度区的线路密度，所述第一线路密度区位于所述第一电子元件与所述第二线路密度区之间。
在一些可选的实施方式中，所述高密度线路区域还包括第二介电层，所述第二介电层包覆所述第一线路密度区。
在一些可选的实施方式中，所述第二介电层设置有第二导电通孔，所述第二电子元件和所述第一线路密度区通过所述第二导电通孔电连接，所述第三电子元件横跨所述第一介电层和所述第二介电层。
在本公开提供的半导体封装装置中，通过将第一电子元件设置在高密度线路区域，将堆叠组件设置在低密度线路区域，能够避免用高成本的高密度线路区域来连接低密度的堆叠组件，有利于减少成本浪费，提高生产效益。此外，由于第二电子元件和第三电子元件堆叠设置，有利于减小半导体封装装置的尺寸。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1是现有技术中半导体封装装置的示意图；
图2-图4是根据本发明实施例的半导体封装装置的第一示意图至第三示意图；
图5-图10是根据本发明实施例的半导体封装装置的制造方法的示意图。
符号说明：
11、高密度扇出线路；12、第一元件；13、第二元件；100、基板；210、导电线路；220、线路组件；221、第一线路密度区；222、第二线路密度区；223、焊料；310、第一电子元件；320、第二电子元件；330、第三电子元件；410、第一介电层；411、第一导电通孔；412、第二导电通孔；420、第二介电层；510、高密度线路；520、低密度线路；900、载体。
具体实施方式
下面结合附图和实施例对说明本发明的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本发明所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1是现有技术中半导体封装装置的示意图。如图1所示，现有技术中半导体封装装置包括高密度扇出线路11、第一元件12和第二元件13。其中，第一元件12具有高密度输入/输出引脚，第二元件13具有低密度输入/输出引脚。高密度扇出线路11中的引脚密度与第一元件12的引脚密度相匹配。高密度扇出线路11的制造成本通常较高。在该半导体封装装置中，本可以连接在低密度线路520上的第二元件13连接在了高密度扇出线路11上，这便造成了成本浪费。
图2-图4是根据本发明实施例的半导体封装装置的第一示意图至第三示意图。
如图2所示，本实施例中的半导体封装装置包括高密度线路区域、低密度线路区域、第一电子元件310和堆叠组件。
低密度线路区域(如图2中右侧虚线所示)与高密度线路区域(如图2中左侧虚线所示)相邻并电连接。第一电子元件310设置于高密度线路区域。堆叠组件设置于低密度线路区域。堆叠组件至少包括第二电子元件320和第三电子元件330，第二电子元件320和第三电子元件330位于不同水平面，例如第二电子元件320的位置低于第三电子元件330的位置。
在本实施例中，低密度线路区域的线路密度小于高密度线路区域的线路密度。其中，低密度线路区域的线宽/线距例如大于5微米，高密度线路区域的线宽/线距例如小于或者等于5微米。
在本实施例中，第一电子元件310例如是高带宽存储器(High Bandwidth Memory,HBM)。第二电子元件320和第三电子元件330例如是电容或者电阻等被动元件。
在本实施例中，半导体封装装置还包括基板100，高密度线路区域和低密度线路区域通过基板100电连接。基板100可以充当低密度线路区域和高密度线路区域电连接的桥梁，无需设置额外的桥接线路。
在本实施例中，半导体封装装置还包括第一介电层410。第一介电层410设置在低密度线路区域，第一介电层410包覆第二电子元件320。如此，可以更好地保护第二电子元件320。
在本实施例中，低密度线路区域包括位于基板100表面的导电线路210，导电线路210与第二电子元件320电连接。除此之外，低密度线路区域还包括位于第一介电层410表面的导电线路(如图2右侧上方虚线所示)。
在本实施例中，第三电子元件330位于第一介电层410的表面(即第一介电层410露出第三电子元件330)，第一介电层410设置有第一导电通孔411。第三电子元件330和基板100表面的导电线路210通过第一导电通孔411电连接。
在本实施例中，第一介电层410还包覆高密度线路区域。如此，可以更好地保护高密度线路区域。
在本实施例中，第一介电层410暴露高密度线路区域的第一表面(例如图2中的上表面)，第一电子元件310位于高密度线路区域的第一表面。
在本实施例中，高密度线路区域包括第一线路密度区221和第二线路密度区222。第一线路密度区221的线路密度高于第二线路密度区222的线路密度。第一线路密度区221位于第一电子元件310与第二线路密度区222之间。
在本实施例中，第一线路密度区221和第二线路密度区222通过焊料223电连接。
在本实施例中，高密度线路区域还包括第二介电层420，第二介电层420包覆第一线路密度区221。
在本实施例中，堆叠组件的高度高于高密度线路区域的高度。其中，堆叠组件的最高处(即第三电子元件330的上表面)高于高密度线路区域的最高处(即第一线路密度区221的上表面)。
在一个例子中，如图3所示，第二介电层420设置有第二导电通孔412，第三电子元件330和第一线路密度区221通过第二导电通孔412电连接。第三电子元件330横跨第一介电层410和第二介电层420。第一电子元件310中的电信号可以经第一线路密度区221和第二导电通孔412传输至第三电子元件330，从而缩短了信号传输路径。
在本公开提供的半导体封装装置中，通过将第一电子元件310设置在高密度线路区域，将堆叠组件设置在低密度线路区域，能够避免用高成本的高密度线路区域来连接低密度的堆叠组件，有利于减少成本浪费，提高生产效益。
此外，由于第二电子元件320和第三电子元件330堆叠设置，有利于减小半导体封装装置的尺寸。
本实施例还提供另外一种半导体封装装置。如图4所示，该半导体封装装置包括：第二介电层420、高密度线路510、低密度线路520、第一电子元件310和第三电子元件330。
在本实施例中，高密度线路510形成第二介电层420的第一区。低密度线路520形成第二介电层420的第二区。第一电子元件310设置于第二介电层420的第一区并与高密度线路510电连接。第三电子元件330设置于第二介电层420的第二区并与低密度线路520电连接。
在本实施例中，半导体封装装置还包括基板100。基板100与第二介电层420固定连接。第一电子元件310和第三电子元件330位于第二介电层420的第一侧，基板100位于第二介电层420的第二侧。
在本实施例中，第一电子元件310和第三电子元件330之间的电连接路径形成于基板100和第二介电层420上。
在本实施例中，半导体封装装置还包括线路组件220。第二介电层420包覆线路组件220。第二介电层420设置有第一导电通孔411。线路组件220和第一导电通孔411被配置为形成第一电子元件310和第三电子元件330之间的电连接路径。第一电子元件310中的电信号可以经线路组件220、基板100和第一导电通孔411传输至第三电子元件330。
本实施例中半导体封装装置能够实现前文描述的半导体封装装置的技术效果，这里不再赘述。
本实施例还提供一种半导体封装装置的制造方法。如图5-图10所示，该方法包括以下步骤：
第一步，形成线路组件220。如图5所示，分别形成第一线路密度区221和第二线路密度区222，并将二者连接为一体，得到线路组件220。
第二步，将线路组件220和第二电子元件320电连接至基板100。如图6所示，在载体900上形成基板100。如图7和图8所示，分别将第二电子元件320和线路组件220分别连接至基板100。
第三步，如图9所示，通过模塑等方式，在基板100表面形成第一介电层410，其中，第一介电层410包覆线路组件220和第二电子元件320。
第四步，如图10所示，在第一介电层410的第一区形成高密度线路510，以及在第一介电层410的第二区形成低密度线路520，其中，低密度线路520通过第二导电通孔412与基板100电连接。
第五步，将第一电子元件310电连接至高密度线路510，以及将第三电子元件330以横跨方式分别电连接至高密度线路510和低密度线路520，得到如图3所示的半导体封装装置。
本实施例中半导体封装装置的制造方法能够实现前文描述的半导体封装装置的技术效果，这里不再赘述。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。
Claims (10)
1.一种半导体封装装置，包括：
高密度线路区域；
低密度线路区域，与所述高密度线路区域相邻并电连接；
第一电子元件，设置于所述高密度线路区域；
堆叠组件，设置于所述低密度线路区域，所述堆叠组件至少包括第二电子元件和第三电子元件，所述第二电子元件和所述第三电子元件位于不同水平面。
2.根据权利要求1所述的半导体封装装置，其中，所述半导体封装装置还包括基板，所述高密度线路区域和所述低密度线路区域通过所述基板电连接。
3.根据权利要求2所述的半导体封装装置，其中，所述半导体封装装置还包括第一介电层，所述第一介电层设置在所述低密度线路区域，所述第一介电层包覆所述第二电子元件，所述第一介电层露出所述第三电子元件。
4.根据权利要求3所述的半导体封装装置，其中，所述低密度线路区域包括位于所述基板表面的导电线路，所述导电线路与所述第二电子元件电连接。
5.根据权利要求3所述的半导体封装装置，其中，所述第三电子元件位于所述第一介电层的表面，所述第一介电层设置有第一导电通孔，所述第三电子元件和所述导电线路通过所述第一导电通孔电连接。
6.根据权利要求3所述的半导体封装装置，其中，所述第一介电层还包覆所述高密度线路区域。
7.根据权利要求6所述的半导体封装装置，其中，所述第一介电层暴露所述高密度线路区域的第一表面，所述第一电子元件位于所述高密度线路区域的第一表面。
8.根据权利要求1所述的半导体封装装置，其中，所述高密度线路区域包括第一线路密度区和第二线路密度区，所述第一线路密度区的线路密度高于所述第二线路密度区的线路密度，所述第一线路密度区位于所述第一电子元件与所述第二线路密度区之间。
9.根据权利要求8所述的半导体封装装置，其中，所述高密度线路区域还包括第二介电层，所述第二介电层包覆所述第一线路密度区。
10.根据权利要求9所述的半导体封装装置，其中，所述第二介电层设置有第二导电通孔，所述第二电子元件和所述第一线路密度区通过所述第二导电通孔电连接，所述第三电子元件横跨所述第一介电层和所述第二介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110719317.0A CN115602671A (zh) | 2021-06-28 | 2021-06-28 | 半导体封装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110719317.0A CN115602671A (zh) | 2021-06-28 | 2021-06-28 | 半导体封装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115602671A true CN115602671A (zh) | 2023-01-13 |
Family
ID=84840531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110719317.0A Pending CN115602671A (zh) | 2021-06-28 | 2021-06-28 | 半导体封装装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115602671A (zh) |
-
2021
- 2021-06-28 CN CN202110719317.0A patent/CN115602671A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7573722B2 (en) | Electronic carrier board applicable to surface mounted technology (SMT) | |
| JP5222509B2 (ja) | 半導体装置 | |
| US6670701B2 (en) | Semiconductor module and electronic component | |
| US7808093B2 (en) | Stacked semiconductor device | |
| US10861826B2 (en) | Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package | |
| CN100587929C (zh) | 电子器件及其制造方法 | |
| US20130161836A1 (en) | Semiconductor package having interposer comprising a plurality of segments | |
| US8022524B2 (en) | Semiconductor device | |
| US8803329B2 (en) | Semiconductor package and stacked semiconductor package | |
| CN105575931A (zh) | 半导体封装 | |
| CN113130436A (zh) | 半导体封装结构及其制造方法 | |
| CN110718541A (zh) | 包括应力均衡芯片的半导体封装件 | |
| US9728507B2 (en) | Cap chip and reroute layer for stacked microelectronic module | |
| US20070138632A1 (en) | Electronic carrier board and package structure thereof | |
| CN115602671A (zh) | 半导体封装装置 | |
| US7183655B2 (en) | Packaged semiconductor device | |
| CN113224023A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN111370397A (zh) | 半导体封装装置及其制造方法 | |
| US20110062586A1 (en) | Chip for Reliable Stacking on another Chip | |
| JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
| US20240030171A1 (en) | Semiconductor package with hybrid wire bond and bump bond connections | |
| TWI714195B (zh) | 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法 | |
| US20230120252A1 (en) | Semiconductor package aligning interposer and substrate | |
| KR100907730B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN113990811A (zh) | 半导体封装装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |