TWI714195B - 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法 - Google Patents

具有抗熱應力的系統級半導體雙面封裝電路板及製造方法 Download PDF

Info

Publication number
TWI714195B
TWI714195B TW108127518A TW108127518A TWI714195B TW I714195 B TWI714195 B TW I714195B TW 108127518 A TW108127518 A TW 108127518A TW 108127518 A TW108127518 A TW 108127518A TW I714195 B TWI714195 B TW I714195B
Authority
TW
Taiwan
Prior art keywords
circuit
plate surface
thermal stress
dielectric material
dielectric substrate
Prior art date
Application number
TW108127518A
Other languages
English (en)
Other versions
TW202107638A (zh
Inventor
鄭子淇
顏培青
胡乃璽
Original Assignee
信通交通器材股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信通交通器材股份有限公司 filed Critical 信通交通器材股份有限公司
Priority to TW108127518A priority Critical patent/TWI714195B/zh
Application granted granted Critical
Publication of TWI714195B publication Critical patent/TWI714195B/zh
Publication of TW202107638A publication Critical patent/TW202107638A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種具有抗熱應力及散熱結構的系統級半導體雙面封裝，包括：一介電材料層，具有一上板面、相反於前述上板面的一下板面、以及複數連結前述上板面和前述下板面的邊緣，其中至少兩個相互遠離的邊緣分別形成有複數個連結前述上板面和前述下板面的缺口；至少一層設置於該介電材料層的上述上板面和/或上述下板面的導電電路；至少一個安裝於上述導電電路的電路元件；以及一熱膨脹係數異於上述介電材料層的封膠層，包覆上述導電電路和上述電路元件，並完整遮蔽上述上板面、上述下板面以及上述缺口，藉此達到封裝結構的應力緩和及增加散熱的能力。

Description

具有抗熱應力的系統級半導體雙面封裝電路板及製造方法
本發明是有關於一種雙面封裝電路板，尤其是一種具有抗熱應力的系統級半導體雙面封裝電路板及製造方法。
印刷電路板(Printed Circuit Board，PCB)是以銅箔基板為主要關鍵基礎材料，用以供裝設電子元件，該銅箔基板一般多以介電材料做為絕緣層，以銅箔形成的導線為導電材料層，並將導電材料層布局於該介電絕緣層而成。其中介電材料又多以紙質、電木板、玻璃纖維板、橡膠以及其他種類高分子等絕緣材料經樹脂含浸形成為主。為便於後續說明，本案將此種銅箔基板的絕緣層稱為介電材料層。
由於一般印刷電路板的銅箔基板絕緣層材料多為介電材料，並不是熱的良好導體，無論是導熱性、熱容量以及熱膨脹係數，都跟設置於其上的導電電路及電路元件明顯不同，也跟最終封裝的樹脂材料相異。一旦印刷電路板和封裝用的樹脂材料間熱脹冷縮程度不同，無論是因為在加工回焊的操作過程以及冷卻過程中、或者是因為使用過程中有大量電流經過而導致電路元件發熱，都可能因為上述膨脹情況不一而產生熱應力變形，使得樹脂材料封裝和電路板結合部位產生裂隙，進而破壞系統級半導體封裝電路板的可靠性。
因此，如何解決上述印刷電路板因熱應力翹曲變形，最終導 致封裝剝離的問題，就是亟需研究改善的方向所在。
有鑑於上述缺點，本發明的目的，在於提供一種具有抗熱應力的系統級半導體雙面封裝電路板，避免電路板和封裝之間，因熱應力翹曲變形產生裂隙，提昇產品的可靠性。
本發明的另一目的，在提供一種具有抗熱應力的系統級半導體雙面封裝電路板的製造方法，藉由相對簡單的步驟，降低熱製程中損壞的機率，有效提升產品良率。
本發明的又一目的在提供一種具有抗熱應力的系統級半導體雙面封裝電路板的製造方法，藉由批次製造，不僅可以增加電路板的抗熱應力能力，並且讓成本大幅下降。
為達上述目的，本發明提供一種具有抗熱應力的系統級半導體雙面封裝電路板，包括：一介電材料層，具有一上板面、相反於前述上板面的一下板面、以及複數連結前述上板面和前述下板面的邊緣，其中至少兩個相互遠離的邊緣分別形成有複數個連結前述上板面和前述下板面的缺口；至少一層設置於該介電材料層的上述上板面和/或上述下板面的導電電路；至少一個安裝於上述導電電路的電路元件；以及一熱膨脹係數異於上述介電材料層的封膠層，包覆上述導電電路和上述電路元件，並完整遮蔽上述上板面、上述下板面以及上述缺口，藉此避免該介電材料層與前述封膠層的界面受熱應力而破裂。
本發明另提供一種具有抗熱應力的系統級半導體雙面封裝電路板的製造方法，該方法包括下列步驟：a)在一片介電基板上形成複數個 可被分割的個別的導電電路，其中前述介電基板是供被分割為分別對應上述個別的導電電路的複數介電材料層，每一前述介電材料層分別具有一上板面和相反於前述上板面的一下板面，前述導電電路是被形成在上述上板面和/或上述下板面；b)在上述導電電路上分別安裝對應的至少一電路元件；c)將上述介電基板置入一模具的模穴中，並且向前述模穴注入一熱膨脹係數異於上述介電基板的封膠材料，包覆上述導電電路和上述電路元件，並分別遮蔽上述上板面和上述下板面；d)待上述封膠材料固化為一封膠層並由模穴中取出上述封裝後的介電基板；e)將上述封裝後的介電基板分粒成為複數雙面封裝電路板，每一前述雙面封裝電路板分別具有上述介電材料層、對應的導電電路和對應的電路元件，並且使得每一上述介電材料層形成複數連結前述上板面和前述下板面的邊緣；以及在封裝步驟c)之前的一穿孔步驟f)，在上述介電基板上，沿著每兩個相鄰的上述介電材料層的交界處分別形成複數穿孔，使得上述封裝步驟c)的上述封膠材料分別穿入上述穿孔，在分粒步驟e)的每一上述介電材料層的上述邊緣中，至少在相互遠離的兩個前述邊緣處形成有複數由上述穿孔經分粒步驟形成的缺口，以及上述封膠層分別形成有複數個遮蔽上述缺口並且連結前述上板面和前述下板面的連結部。
相較於習知技術，本發明揭露的具有抗熱應力的系統級半導體雙面封裝電路板及製造方法，藉由在介電基板穿孔，讓在上板面和下板面處的封膠層，能夠由介電材料層邊緣的缺口，同時包覆導電電路和電路元件，預防電路板翹曲變形。
4‧‧‧系統級半導體雙面封裝電路板
207‧‧‧橋接部
20‧‧‧介電基板
208‧‧‧犧牲部
200‧‧‧上板面
22‧‧‧導電電路
201‧‧‧下板面
24‧‧‧電路元件
202‧‧‧穿孔
26‧‧‧焊接點
203‧‧‧缺口
28‧‧‧導電線材
204‧‧‧第一開口
30‧‧‧封膠層
205‧‧‧第二開口
300‧‧‧連結部
206‧‧‧空白區域
10~15、40~44‧‧‧步驟
圖1為本發明具有抗熱應力的系統級半導體雙面封裝電路板的製造方法的流程圖。
圖2至圖6為本發明具有抗熱應力的系統級半導體雙面封裝電路板的製造方法各步驟的示意圖。
圖7為圖5步驟對應的立體圖。
圖8為圖7經分粒步驟後的立體圖。
圖9為本發明具有抗熱應力的系統級半導體雙面封裝電路板製造方法的另一實施例。
圖10為本發明具有抗熱應力的系統級半導體雙面封裝電路板製造方法的再一實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之優點與功效。
本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書之揭示內容，以供熟悉此技藝之人士瞭解與閱讀，並非用以限定本發明可實施之限定條件，任何結構之修飾、大小之調整或比例關係之改變，在無實質變更技術內容下，當亦視為本發明所能涵蓋之範疇。
本發明之第一較佳實施例製造具有抗熱應力的系統級半導體雙面封裝電路板的製造方法流程如圖1所示，請一併參考圖2至圖6的側視示意圖。為便於理解，在此將批次生產過程中，初始採用的板材稱為介電基板，以便和分割為個別元件時的介電材料層相互區隔。介電基板20具有 上板面200以及相反於上板面200的下板面201，本例中，會先在步驟10，於大片的介電基板20上形成複數貫穿上板面200和下板面201的穿孔202，這些穿孔202是依循未來切粒分割時的邊界而成形，藉此界定出複數個介電材料層的交界。
本例中，圖2的電路佈局步驟11，是在介電基板20上板面200和下板面201上分別經由例如濺鍍而佈局有一層種子層(未標號)，此處的種子層是依照一個預定的電路佈局圖案而成形；並藉由在前述種子層上鍍厚導電金屬例如銅，形成複數完整的導電電路22，每一個導電電路22將會被分割至個別的電路板。當然，如熟悉本技術領域人士所能輕易理解，此處的濺鍍並增厚而成形導電電路的步驟並非本發明的限制條件，其他成形導電電路的製程，例如先在介電基板上成形導電金屬層，並且經由微影蝕刻等方式亦可採用。
接著，在圖3的焊接步驟12中，在導電電路22上的預定位置，將電路元件24打件安裝，構成一片大面積的電路基板，此種電路基板將會在後續過程中，被進一步切割為例如十片、甚至數十片系統級半導體雙面封裝電路板。在本例中，採用的電路元件24是同時具有接近介電基板的接點，以及遠離介電基板的接點，在此步驟中，僅先將接近且對應介電基板的接點利用例如迴焊而安裝於導電電路22，藉由焊接點26電性導通。
隨後在圖4的打線步驟13中，透過打線接合(Wire bonding)的方式，例如利用線徑大小15-50微米的導電線材28，使電路元件24遠離介電基板的接點與導電電路22連接。同樣地，熟悉本技術領域人士可以輕易理解，若此處的電路元件沒有遠離介電基板的接點，亦可不需要打線步驟； 而部分晶片(chip)則可以單獨藉由打線而電性連接至導線架(lead frame)，並且不需要在晶片下方導電連接至導電電路，為便於說明，此處的焊接和打線步驟，以及任何類似變化，將被統稱為安裝。
在圖5的模注步驟14，請同時參閱圖7，介電基板20將被置入一模具的模穴中，並在模穴中注入熱膨脹係數異於介電基板20的液態環氧樹酯材料，藉此分別包覆上板面200、下板面201、電路元件24以及導電電路22，並且流入及填滿各穿孔202。冷卻後的環氧樹酯會固化形成一封膠層30，從而分別遮蔽上板面200、下板面201以及填滿穿孔202。
最後，在分粒步驟15時，會沿圖5中穿孔202的分布，以例如雷射切割介電基板20，將上述封裝後的電路基板分粒成為如圖6及圖8複數系統級半導體雙面封裝電路板4，穿孔202則會被分割而形成圖8中類似郵票邊緣的複數缺口203，封膠層30則因填滿穿孔202，而被分割後分別形成有複數個遮蔽對應缺口203並且連結上板面200和下板面201的連結部300。由於封膠層30同時包覆上板面200、下板面201和缺口203，連結部300可以充分連結上下兩側的封膠，即使系統級半導體雙面封裝電路板4的介電材料層具有和封膠層截然不同的熱膨脹係數，在因應製造過程或使用過程中的高溫時，會產生明顯的膨脹差異而造成熱應力，也不至於輕易破壞封膠層和介電材料層之間的結合，不僅提升系統級半導體雙面封裝電路板的產出良率，也可以確保操作使用的壽命和可靠度。
上述步驟可適用於系統化封裝(System in a Package，SiP)技術，其中步驟12中安裝電路元件24的方式包含多晶片模組(Multi-chip Module，MCM)、多晶片封裝(Multi-chip Package，MCP)、晶片堆疊(Stack Die)、PoP封裝(Package on Package)、PiP封裝(Package in Package)，以及將主/被動元件內埋於基板(Embedded Substrate)等方式。
當然，上述穿孔步驟也並不侷限於介電基板佈局和安裝電路元件之前，只要在步驟14的模注步驟之前執行即可，如圖9本案第二較佳實施例所示，其他步驟的排列順序均與前一實施例相同，但穿孔步驟42則被後移到電路佈局步驟40及安裝後電路元件步驟41之後，並且在穿孔後，進行模注步驟43以及分粒步驟44，均無礙於本發明的實施。
本發明第三較佳實施例如圖10及圖11所示，在本例中上述穿孔步驟可以改為對介電基板20經沖壓形成複數個具有類似郵票邊緣或可於封裝体邊緣加上如散熱鰭片的鋸齒狀結構以增加散熱面積及得到應力緩和之設計的複數第一開口204、第二開口205與空白區域206以增進生產效率。上述第一開口與第二開口之間形成一橋接部207，在分粒步驟15時，切粒分割時的邊界是沿著切割線L1與L2而將橋接部207在L1與L2之間的一犧牲部208切除，至此完成分粒步驟；封膠層30(圖未示)則因填滿第一開口204、第二開口205與空白區域206，而被分割後分別形成有複數個遮蔽對應缺口203並且連結上板面200(圖未示)和下板面201(圖未示)的連結部300(圖未示)。
綜上所述，本發明提供的具有抗熱應力的系統級半導體雙面封裝電路板及製造方法，透過介電材料層邊緣的缺口或穿孔，使上板面以及下板面的封膠層能夠互相接合，增加電路板所能承受的熱應力，避免翹曲不平整的問題發生。
惟以上所述者，僅為本發明之較佳實施例而已，不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及說明書內容所作之簡 單的等效變化與修飾，皆應仍屬本發明涵蓋之範圍內。經過本發明較佳實施例之描述後，熟悉此一技術領域人員應可瞭解到，本案實為一新穎、進步且具產業實用性之發明，深具發展價值。
4‧‧‧系統級半導體雙面封裝電路板
200‧‧‧上板面
201‧‧‧下板面
203‧‧‧缺口
30‧‧‧封膠層
300‧‧‧連結部

Claims (4)

  1. 一種具有抗熱應力的系統級半導體雙面封裝電路板的製造方法，該方法包括下列步驟：a)在一片介電基板上形成複數個可被分割的個別的導電電路，其中前述介電基板是供被分割為分別對應上述個別的導電電路的複數介電材料層，每一前述介電材料層分別具有一上板面和相反於前述上板面的一下板面，前述導電電路是被形成在上述上板面和/或上述下板面；b)在上述導電電路上分別安裝對應的至少一電路元件；c)將上述介電基板置入一模具的模穴中，並且向前述模穴注入一熱膨脹係數異於上述介電基板的封膠材料，包覆上述導電電路和上述電路元件，並分別遮蔽上述上板面和上述下板面；d)待上述封膠材料固化為一封膠層並由模穴中取出上述封裝後的介電基板；e)將上述封裝後的介電基板分粒成為複數雙面封裝電路板，每一前述雙面封裝電路板分別具有上述介電材料層、對應的導電電路和對應的電路元件，並且使得每一上述介電材料層形成複數連結前述上板面和前述下板面的邊緣；以及在封裝步驟c)之前的一穿孔步驟f)，在上述介電基板上，沿著每兩個相鄰的上述介電材料層的交界處分別形成複數穿孔，使得上述封裝步驟c)的上述封膠材料分別穿入上述穿孔，在分粒步驟e)的每一上述介電材料層的上述邊緣中，至少在相互遠離的兩個前述邊緣處形成有複數由 上述穿孔經分粒步驟形成的缺口，以及上述封膠層分別形成有複數個遮蔽上述缺口並且連結前述上板面和前述下板面的連結部。
  2. 如申請專利範圍第1項所述之具有抗熱應力的系統級半導體雙面封裝電路板的製造方法，步驟a)進一步包含步驟a1)，以內埋式封裝的方式安裝上述電路元件。
  3. 如申請專利範圍第1項所述之具有抗熱應力的系統級半導體雙面封裝電路板的製造方法，其中穿孔步驟f)是在步驟a)前執行。
  4. 如申請專利範圍第1項所述之具有抗熱應力的系統級半導體雙面封裝電路板的製造方法，其中穿孔步驟f)是在步驟a)至步驟c)之間執行。
TW108127518A 2019-08-02 2019-08-02 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法 TWI714195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108127518A TWI714195B (zh) 2019-08-02 2019-08-02 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108127518A TWI714195B (zh) 2019-08-02 2019-08-02 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法

Publications (2)

Publication Number Publication Date
TWI714195B true TWI714195B (zh) 2020-12-21
TW202107638A TW202107638A (zh) 2021-02-16

Family

ID=74670025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127518A TWI714195B (zh) 2019-08-02 2019-08-02 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法

Country Status (1)

Country Link
TW (1) TWI714195B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021438A1 (ja) * 2014-08-08 2016-02-11 株式会社カネカ 面状発光パネル及び弾性ジャケット
TW201713177A (zh) * 2015-09-22 2017-04-01 瑞健（香港）有限公司 具有微散熱器的印刷電路板的製造方法
TW201931553A (zh) * 2017-10-11 2019-08-01 美商格芯（美國）集成電路科技有限公司 在金屬化系統中具有優異抗裂性之半導體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021438A1 (ja) * 2014-08-08 2016-02-11 株式会社カネカ 面状発光パネル及び弾性ジャケット
TW201713177A (zh) * 2015-09-22 2017-04-01 瑞健（香港）有限公司 具有微散熱器的印刷電路板的製造方法
TW201931553A (zh) * 2017-10-11 2019-08-01 美商格芯（美國）集成電路科技有限公司 在金屬化系統中具有優異抗裂性之半導體裝置

Also Published As

Publication number Publication date
TW202107638A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US20130026650A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
CN109755187B (zh) 半导体封装装置及其制造方法
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
CN104051395A (zh) 芯片堆叠封装及其方法
JP2012104790A (ja) 半導体装置
CN101499445A (zh) 半导体器件及其制造方法
US9093393B2 (en) Semiconductor device and method for producing the same
US20210166987A1 (en) Semiconductor package structure and semiconductor manufacturing process
US10811378B2 (en) Electronic package and manufacturing method thereof
US10008454B1 (en) Wafer level package with EMI shielding
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
TWI714195B (zh) 具有抗熱應力的系統級半導體雙面封裝電路板及製造方法
US7911039B2 (en) Component arrangement comprising a carrier
US11508644B2 (en) Semiconductor device package having thermally conductive pathways
JP4942452B2 (ja) 回路装置
US11417581B2 (en) Package structure
US9117741B2 (en) Semiconductor device
US20120314377A1 (en) Packaging structure embedded with electronic elements and method of fabricating the same
CN111009500A (zh) 半导体封装件及其制造方法以及制造再分布结构的方法
US10863626B1 (en) Electronic package carrier structure thereof, and method for fabricating the carrier structure
CN110943051A (zh) 半导体封装装置和其制造方法