CN115602662A - 辅助晶圆及其形成方法、半导体制程 - Google Patents

辅助晶圆及其形成方法、半导体制程 Download PDF

Info

Publication number
CN115602662A
CN115602662A CN202110776836.0A CN202110776836A CN115602662A CN 115602662 A CN115602662 A CN 115602662A CN 202110776836 A CN202110776836 A CN 202110776836A CN 115602662 A CN115602662 A CN 115602662A
Authority
CN
China
Prior art keywords
test
wafer
grooves
auxiliary
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110776836.0A
Other languages
English (en)
Inventor
郭帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110776836.0A priority Critical patent/CN115602662A/zh
Publication of CN115602662A publication Critical patent/CN115602662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明实施例提供一种辅助晶圆及其形成方法、半导体制程，辅助晶圆包括：晶圆，所述晶圆内具有至少两个测试结构，每一所述测试结构的特征与对应的产品晶圆的所述特征相同，不同所述测试结构的至少一项所述特征不同，所述特征包括测试特征和非测试特征，至少两个所述测试结构的所述测试特征不同；每一所述测试结构包括依次排列的多个测试凹槽，所述测试特征包括多个所述测试凹槽的结构密度，所述结构密度包括开口宽度和垂直深度；每一所述产品晶圆包括依次排列的多个工艺凹槽，所述测试结构中多个所述测试凹槽的结构密度等于对应的所述产品晶圆中多个所述工艺凹槽的结构密度。本发明实施例有利于降低晶圆报废率和提高测试效率。

Description

辅助晶圆及其形成方法、半导体制程
技术领域
本发明实施例涉及半导体领域，特别涉及一种辅助晶圆及其形成方法、半导体制程。
背景技术
随着半导体行业的不断发展，企业为追求利益最大化和性能最大化，半导体器件的关键尺寸不断减小。而随着半导体器件的关键尺寸不断减小，原本存在于半导体器件中的微小缺陷的消极影响可能被放大，进而对缩小后的半导体器件的性能造成较大的影响。
微小缺陷既可能来源于工艺自身的固有缺陷，也可能来源于工艺与结构的配合缺陷。一旦微小缺陷的存在导致半导体器件的性能不满足预设要求，就会提高晶圆报废率，进而提高半导体器件的制作成本。
发明内容
本发明实施例提供一种辅助晶圆及其形成方法、半导体制程，有利于降低晶圆报废率和提高测试效率。
为解决上述问题，本发明实施例提供一种辅助晶圆，包括：晶圆，所述晶圆内具有至少两个测试结构，每一所述测试结构的特征与对应的产品晶圆的所述特征相同，不同所述测试结构的至少一项所述特征不同，所述特征包括测试特征和非测试特征，至少两个所述测试结构的所述测试特征不同；每一所述测试结构包括依次排列的多个测试凹槽，所述测试特征包括多个所述测试凹槽的结构密度，所述结构密度包括开口宽度和垂直深度；每一所述产品晶圆包括依次排列的多个工艺凹槽，所述测试结构中多个所述测试凹槽的结构密度等于对应的所述产品晶圆中多个所述工艺凹槽的结构密度。
可选地，所述测试特征还包括所述测试凹槽的延伸方向、排列密度或侧壁形貌中的至少一者。
可选地，至少一所述测试结构还包括至少一个辅助凹槽，在所述测试凹槽的排列方向上，所述辅助凹槽至少位于多个所述测试凹槽的一侧；所述测试特征还包括所述辅助凹槽的数量、位置或开口宽度中的至少一者。
可选地，所述测试结构包括两个辅助阵列，所述辅助阵列由依次排列的多个所述辅助凹槽组成，多个所述测试凹槽位于两个所述辅助阵列之间；所述测试特征还包括所述辅助凹槽的相邻间距或每一所述辅助阵列包含的所述辅助凹槽的数量中的至少一者。
可选地，所述测试结构包括保护层和依次排列的多个初始凹槽，所述保护层覆盖所述初始凹槽底面和侧壁以及覆盖所述晶圆顶面，位于所述初始凹槽内的所述保护层围成所述测试凹槽。
可选地，所述测试结构对应的所述产品晶圆的所述初始凹槽用于形成功能部件对应的功能凹槽，所述保护层的厚度等于所述功能凹槽的开口宽度，所述功能部件包括有源区、位线或电容接触孔中的至少一者。
可选地，所述晶圆包括硅基底和覆盖所述硅基底表面的缓冲层，所述缓冲层的硬度大于所述硅基底的硬度，所述初始凹槽贯穿所述缓冲层并位于所述硅基底内。
相应地，本发明实施例还提供一种辅助晶圆的形成方法，包括：提供初始晶圆；加工所述初始晶圆，形成具有至少两个测试结构的晶圆，每一所述测试结构的特征与对应的产品晶圆的特征相同，不同所述测试结构的至少一项所述特征不同，所述特征包括测试特征和非测试特征，至少两个所述测试结构的所述测试特征不同；每一所述测试结构包括依次排列的多个测试凹槽，所述测试特征包括多个所述测试凹槽的结构密度，所述结构密度包括开口宽度和垂直深度；每一所述产品晶圆包括依次排列的多个工艺凹槽，所述测试结构中多个所述测试凹槽的结构密度等于对应的所述产品晶圆中多个所述工艺凹槽的结构密度。
可选地，所述形成至少两个测试结构的工艺步骤包括：提供硅基底；形成缓冲层，所述缓冲层覆盖所述硅基底表面，所述缓冲层的硬度大于所述硅基底的硬度，所述缓冲层与所述硅基底构成所述初始晶圆；刻蚀所述缓冲层和所述硅基底，形成第一测试结构和第二测试结构，所述第一测试结构包括依次排列的多个第一测试凹槽，所述第二测试结构包括依次排列的多个第二测试凹槽，所述第一测试凹槽和所述第二测试凹槽贯穿所述缓冲层并位于所述硅基底内，多个所述第一测试凹槽的结构密度与多个所述第二测试凹槽的结构密度不同。
可选地，形成所述第一测试凹槽和形成所述第二测试凹槽的工艺步骤包括：刻蚀所述缓冲层和所述硅基底，形成第一初始凹槽和第二初始凹槽；形成保护层，所述保护层覆盖所述第一初始凹槽的底面和侧壁以及覆盖所述第二初始凹槽的底面和侧壁，位于所述第一初始凹槽内的所述保护层围成所述第一测试凹槽，位于所述第二初始凹槽内的所述保护层围成所述第二测试凹槽。
相应地，本发明实施例还提供一种半导体制程，包括：提供如上述任一项所述的辅助晶圆和产品晶圆，所述辅助晶圆具有第一测试结构，所述第一测试结构具有依次排列的多个第一测试凹槽，所述产品晶圆具有多个第一工艺凹槽；进行第一沉积工艺，形成第一填充层，所述第一填充层填充满所述第一测试结构的所述第一测试凹槽，以及覆盖晶圆顶面；检测所述第一测试结构上方的所述第一填充层的不同位置之间的高度极差，若所述高度极差小于预设值，则对所述产品晶圆的多个所述第一工艺凹槽进行所述第一沉积工艺。
可选地，半导体制程还包括：去除所述第一填充层；进行第二沉积工艺，形成第二填充层，所述第二填充层填充满所述第一测试结构的所述第一测试凹槽，以及覆盖所述晶圆顶面，所述第二填充层的材料与所述第一填充层的材料不同；检测所述第一测试结构上方的所述第二填充层的不同位置之间的高度极差，若所述高度极差小于所述预设值，则对所述产品晶圆的多个所述第一工艺凹槽进行所述第二沉积工艺；去除所述第二填充层。
可选地，述辅助晶圆具有第二测试结构，所述第二测试结构具有多个第二测试凹槽；半导体制程还包括：所进行所述第一沉积工艺，形成第三填充层，所述第三填充层填充满所述第二测试结构的所述第二测试凹槽，以及覆盖所述晶圆顶面；检测所述第二测试结构上方的所述第三填充层的不同位置之间的高度极差，若所述高度极差小于所述预设值，则对另一所述产品晶圆的多个第二工艺凹槽进行所述第一沉积工艺。
可选地，所述预设值为30nm～50nm。
可选地，所述第一填充层的材料为SOC材料，采用灰化工艺去除所述第一填充层。
相应地，本发明实施例还提供一种半导体制程，包括：提供如上述任一项所述的辅助晶圆和产品晶圆，所述辅助晶圆具有第一测试结构，所述第一测试结构具有依次排列的多个第一测试凹槽，所述产品晶圆具有多个第一工艺凹槽；进行第一沉积工艺，形成第一填充层，所述第一填充层填充满所述第一测试结构的所述第一测试凹槽，以及覆盖晶圆顶面；检测所述第一测试结构上方的所述第一填充层的不同位置之间的表面形貌，若所述表面形貌满足预设要求，则对所述产品晶圆的多个所述第一工艺凹槽进行所述第一沉积工艺。
上述技术方案中，提供具有测试结构的辅助晶圆，由于每一测试结构的特征与对应的产品晶圆的特征相同，因此，在进行产品晶圆的加工之前，可通过辅助晶圆中对应的测试结构对加工工艺和产品晶圆进行测试，以保证产品晶圆和对应的加工工艺满足预设性能要求，降低晶圆报废率；同时，辅助晶圆内具有至少两个测试结构，在测试过程中，可利用同一加工工艺对不同的测试结构同时进行测试，有利于提高测试效率。
另外，辅助晶圆还可以用于测试辅助凹槽对产品晶圆和加工工艺的影响，即测试辅助凹槽的设置是否可以部分抵消产品晶圆的部分固有缺陷或部分抵消加工工艺的固有缺陷，进而根据测试结果对产品晶圆和加工工艺进行优化改进，有利于提升基于产品晶圆形成的半导体器件的成品率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为一种半导体制程各步骤对应的结构示意图；
图2至图4为本发明实施例提供的辅助晶圆的结构示意图；
图5至图7为本发明实施例提供的辅助晶圆的形成方法各步骤对应的结构示意图；
图8为本发明实施例提供的半导体制程对应的结构示意图。
具体实施方式
在形成用于填充功能部件的功能凹槽之前，往往需要先形成对应的掩膜层，并根据功能凹槽的特征设置掩膜层的图案开口的特征，而随着半导体器件的特征尺寸的缩小，为实现较小开口宽度的功能凹槽的刻蚀，一般选择先形成开口宽度较大的工艺凹槽，再利用自对准双重图案刻蚀工艺(Self-aligned Double Patterning，SADP)形成对应的开口宽度较小的图案开口，进而利用图案开口刻蚀形成功能凹槽。具体工艺步骤如下：
参考图1，提供产品晶圆200，产品晶圆200内具有依次排列的多个初始凹槽210；形成牺牲层220，牺牲层220覆盖每一初始凹槽210的侧壁和底面，以及覆盖产品晶圆200的顶面；形成填充层230，填充层230填充满每一初始凹槽210。
填充层230一般采用无掩膜沉积工艺形成，在进行无掩膜沉积工艺的过程中，不同区域的沉积速率和沉积时间相同，也就是说，单位面积的任意区域内沉积的填充层230的材料的总量都是相同的。由于初始凹槽210会容纳部分填充层230材料，因此，包含初始凹槽210的第一区域200a的填充层230的顶面往往低于相邻的第二区域200b的填充层230的顶面。填充层230的顶面轮廓与初始凹槽210的特征参数和填充层230的材料的流动性有关，填充层230的材料的流动性越好，填充层230的顶面轮廓越平缓，但无论怎样平缓，在第一区域200a朝向第二区域200b的方向上，填充层230的顶面总是逐渐递增。
第一区域200a包含中间区域201和边缘区域202，可以知晓的是，若中间区域201的填充层230刚好暴露下方的牺牲层220的表面，则边缘区域202的填充层230依旧覆盖下方的牺牲层220表面。进一步地，在采用无掩膜干法刻蚀工艺刻蚀覆盖初始凹槽210侧壁的牺牲层220，以形成图案开口的过程中，由于边缘区域202的牺牲层220顶面依旧被填充层230覆盖，因此，直到中间区域201的覆盖初始凹槽210侧壁的牺牲层220被刻蚀去除，边缘区域202的覆盖初始凹槽210侧壁的牺牲层220可能还有较多残留，甚至未被刻蚀。
也就是说，在小线宽的刻蚀工艺中，不同区域的图案结构密度不同，特别是在中间区域201有大量地、较小线宽的图案，因此结构密度高，而在边缘区域202，特别是朝向第二区域200b的边缘区域图案形成密度较低，从而在做同一制程工艺时，例如同时填充填充材料时，不同区域出现高度差，进而因高度差导致不同区域的边界制程出现异常，例如只有中间区域201形成了有效的图案开口，边缘区域202未形成有效的图案开口，继而将会影响后续的制程。
为解决上述问题，本发明实施例提供一种辅助晶圆及其形成方法、半导体制程，提供具有测试结构的辅助晶圆，由于每一测试结构的特征与对应的产品晶圆的特征相同，因此，在进行产品晶圆的加工之前，可通过辅助晶圆中对应的测试结构对加工工艺和产品晶圆进行测试，监控制程的稳定性，以保证产品晶圆和对应的加工工艺满足预设性能要求，降低晶圆报废率；同时，辅助晶圆内具有至少两个测试结构，在测试过程中，可利用同一加工工艺对不同的测试结构同时进行测试，有利于提高测试效率。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
参考图2，辅助晶圆包括：晶圆100，晶圆100内具有至少两个测试结构101，每一测试结构101的特征与对应的产品晶圆的特征相同，不同测试结构101的至少一项特征不同，特征包括测试特征和非测试特征，至少两个测试结构101的测试特征不同；每一测试结构101包括依次排列的多个测试凹槽，测试特征包括多个测试凹槽的结构密度，结构密度包括开口宽度和垂直深度；每一产品晶圆包括依次排列的多个工艺凹槽，测试结构101中多个测试凹槽的结构密度对应产品晶圆中多个工艺凹槽的结构密度。
辅助晶圆具有不同结构密度，以及不同角度，可以模拟产品晶圆上的情况，对辅助晶圆的中心和边缘形貌进行表征，以及对不同结构密度的结构进行表征，不仅可以监控该产品晶圆的制程工艺以及制程的稳定性，而且可以根据结构密度效应的结构对下一代产品晶圆进行设计，使其更加合理，缩短研发周期。本文记初始凹槽内牺牲层围成的凹槽为测试凹槽，测试凹槽用于填充填充层，依次排列的多个功能凹槽具有对应的多个测试凹槽，通过监测填充层在填充满测试凹槽后的顶面轮廓情况，可分析依次排列的多个功能凹槽的制作可行性。功能凹槽的制作可行性主要表现为在现有加工工艺下，是否可以在预设刻蚀时间内形成满足数量要求的有效图案开口，若无法形成，则判定功能凹槽的不具有制作可行性。
测试凹槽的开口宽度由相邻功能凹槽的间距和功能凹槽的开口宽度限定，开口宽度越大，测试凹槽容纳的填充层材料越多，第一区域的填充层的顶面极差越大；测试凹槽的垂直深度由功能凹槽的垂直深度限定，在利用掩膜层的图案开口刻蚀功能凹槽的过程中，刻蚀剂也会对掩膜层进行刻蚀，为保证功能凹槽的选择性刻蚀，掩膜层需要一定的厚度，即图案开口和测试凹槽具有最小垂直深度。
测试凹槽的测试特征和非测试特征由技术人员根据需要进行认定和选取。测试凹槽的特征与功能凹槽的特征相对应，基于功能凹槽的特征变化，测试凹槽对应的每一特征的单独变化都可能导致无法在预设刻蚀时间内形成满足数量要求的有效图案开口，因此，在测试现有产品晶圆对应的测试凹槽的过程中，需要先对多个特征进行优先排序，并根据排序结果进行逐一比对测试，以依次确定每一特征的单独变化对图案开口的形成造成的影响；同时，由于技术人员的精力有限，因此仅能选取有限个特征作为测试特征，而将其他特征作为非测试特征。
在实际测试过程中，通过确定测试特征和非测试特征，从而仅对测试特征进行测试，而不对或者选择性地对非测试特征进行测试，有利于缩短测试过程的测试时长；相应地，由于测试时长属于半导体器件的制作时长的一部分，缩短测试时长相当于缩短半导体器件的制作时长，因此，缩短测试时长有利于降低半导体器件的制作成本以及为其他制作工序提供时序余地。
本实施例中，技术人员根据功能凹槽的多个特征在不同场景下的变化情况对多个特征的优先级进行排序。举例来说，不同工艺场景下，功能凹槽的结构密度的变化较多，本申请可通过一次测试验证多个结构密度下的功能凹槽的制作可行性，由于结构密度的测试标本量较多，因此，技术人员可根据测试结果较为准确地分析结构密度对制作可行性的影响趋势，进而根据分析结果对多个功能部件的结构密度进行优化，以保证较多的功能部件的有效性。也就是说，将变化较多的特征作为测试特征，有利于获取准确的分析结果，以最大程度改善功能结构的特性以及改善相应的半导体器件的电学性能。
具体地，在形成半导体器件的有源区、位线和电容接触孔时，不同功能部件对应的功能凹槽的结构密度不同，需要形成对应的功能凹槽和测试凹槽，为避免有源区、位线以及电容接触孔的结构特征不满足预设要求而对半导体器件的电学性能造成影响，可设置对应的测试结构101，测试对应的功能凹槽的制作可行性。若功能凹槽的制作可行性满足要求，则可利用初始凹槽和刻蚀工艺形成图案开口，利用图案开口刻蚀形成功能凹槽，以及填充满功能凹槽，以形成有源区、位线或电容接触孔中的至少一者；若某一功能凹槽的制作可行性不满足要求，则可根据测试结果对某一功能凹槽的结构密度进行调整，以保证对应的功能结构的有效性。
同时，特征的优先排序还取决于目标产品晶圆作出的改进。在产品晶圆的改进过程中，技术人员往往直接针对产品晶圆的功能凹槽的特征进行调整，而功能凹槽的特征调整会带来测试凹槽的特征的相应调整。举例来说，相对于性能良好的现有产品晶圆，目标产品晶圆对多个功能凹槽的结构密度进行了调整，在这一情况下，就需要将功能凹槽对应的测试凹槽的结构密度作为优先的测试特征，以优先验证目标产品晶圆的性能，避免目标产品晶圆的制备具有较高的报废率。换句话说，若技术人员要在现有产品晶圆的基础上进行某一特征或多个特征的改进，则需要将对应的测试凹槽的特征作为测试特征，以验证改进的可行性，而未进行改进的特征可作为非测试特征。
需要说明的是，一种功能凹槽可能对应多种测试凹槽，技术人员需要测试每一种测试凹槽是否可用于形成功能凹槽，以及利用哪一种测试凹槽形成的功能凹槽的质量最好，和/或，利用哪一种测试凹槽形成功能凹槽所需的时间最短。
本实施例中，测试特征还包括测试凹槽的延伸方向、排列密度或侧壁形貌中的至少一者。测试凹槽的延伸方向由功能凹槽的延伸方向限定；测试凹槽的侧壁形貌可能对功能凹槽的侧壁形貌产生影响。
示例性地，晶圆100包括第一测试结构102、第二测试结构103、第三测试结构104以及第四测试结构105。其中，第一测试结构102与第二测试结构103的区别特征为垂直深度，第一测试结构102与第三测试结构104的区别特征为延伸方向，第一测试结构102与第四测试结构的区别特征为排列密度。也就是说，不同测试结构101的至少一项特征不同，且至少两个测试结构101的测试特征不同。需要说明的是，至少两个测试结构101的测试特征不同指的是，至少两个测试结构101的测试凹槽的开口宽度不同或垂直深度不同；同时，若第一测试结构102与第二测试结构103相同，则晶圆100上的测试结构101仅满足“至少两个测试结构101的测试特征不同”这一条件。
当然，第一测试结构102、第二测试结构103、第三测试结构104以及第四测试结构105的测试特征也可以完全不同，例如可以分别对应包含半导体制程中的各个制程节点，例如有源区结构、字线结构、电容接触结构，以及金属接触层结构的刻蚀的测试凹槽，这些制程中测试凹槽的测试特征，例如延伸角度、方向等分别有所不同，从而可以分别在不同的测试结构内监控相应制程的稳定性。
本实施例中，参考图3，至少一测试结构还包括至少一个辅助凹槽111，在测试凹槽110的排列方向上，辅助凹槽111至少位于多个测试凹槽110的一侧；测试特征还包括辅助凹槽111的数量、位置或开口宽度中的一者。为减小第一区域100a的填充层的顶面极差，使得在无掩膜干法刻蚀工艺之后，填充层暴露更多的晶圆100顶面，既可以调整测试凹槽110的特征参数，减少测试凹槽110容纳的填充层材料；也可以增加填充层材料的流动性，使得第一区域100a的填充层顶面趋于平缓；还可以在第二区域100b设置辅助凹槽111，以容纳部分填充层材料，降低第一区域100a的边缘位置的填充层顶面。
可以知晓的是，辅助凹槽111的数量越多，辅助凹槽111的位置越靠近第一区域100a，辅助凹槽111的开口宽度越大，第一区域100a的边缘区域102a的顶面高度越低；此外，辅助凹槽111可以是第二区域100b内用于填充其他功能部件的功能凹槽。通过设置辅助凹槽111可以准确地获知形成稳定工艺时，即在预设的高度极差范围内时，需要的辅助凹槽111尺寸、的数量，以及辅助凹槽111之间间距大小。
进一步地，测试结构101包括两个辅助阵列，辅助阵列由依次排列的多个辅助凹槽组成，多个测试凹槽位于两个辅助阵列之间；测试特征还包括辅助凹槽的相邻间距或每一辅助阵列包含的辅助凹槽的数量的至少一者。在其他参数不变的情况下，辅助凹槽的相邻间距越大，每一辅助阵列包含辅助凹槽的数量越多，辅助阵列占据的空间越大，通过设置辅助阵列的测试特征并进行相应测试，有利于保证辅助阵列具有较好的降低边缘区域102a的顶面高度的效果，以降低中间区域101a和边缘区域102a的顶面高度差，还有利于避免辅助阵列占据相邻的其他功能部件的位置。
本实施例中，参考图4，测试结构101包括保护层120和依次排列的多个初始凹槽140，保护层120覆盖初始凹槽140底面和侧壁以及覆盖晶圆100顶面，位于初始凹槽140内的保护层120围成测试凹槽110。如此，有利于避免后续填充层的沉积和去除对测试凹槽110的结构形貌造成影响，保证测试结构101可以多次使用。
其中，测试结构101对应的产品晶圆的初始凹槽140用于形成功能部件对应的功能凹槽，保护层120的厚度等于功能凹槽的开口宽度，功能部件包含有源区、位线或电容接触孔中的至少一者。基于初始凹槽140和刻蚀工艺形成功能凹槽的具体工艺可参考前述方法步骤，在此不再进行赘述；晶圆100可包括硅基底(未标示)和覆盖硅基底表面的缓冲层(未标示)，缓冲层的的硬度大于硅基底的硬度，初始凹槽140贯穿缓冲层并位于硅基底内，缓冲层的设置有利于避免加工工艺对其他区域的硅基底造成损伤，同时有利于提高初始凹槽140的位置精度。
保护层120可以为氧化膜。氧化膜的制作方法如下：炉管常压热氧化法，在700℃～1300℃温度下，常压下通入O2或O2和H2的混合气体进行高温氧化；炉管低压氧化，在700℃-1100℃温度范围内，低压0.2torr～10torr范围内，进行高温氧化；腔室快速氧化，700℃～1300℃通入O2和H2的混合气体，在灯泡快速加热的条件下进行快速热氧化。
本实施例中，提供具有测试结构的辅助晶圆，由于每一测试结构的特征与对应的产品晶圆的特征相同，因此，在进行产品晶圆的加工之前，可通过辅助晶圆中对应的测试结构对加工工艺和产品晶圆进行测试，以保证产品晶圆和对应的加工工艺满足预设性能要求，降低晶圆报废率；同时，辅助晶圆内具有至少两个测试结构，在测试过程中，可利用同一加工工艺对不同的测试结构同时进行测试，有利于提高测试效率。
相应地，本发明实施例还提供一种辅助晶圆的形成方法，用于制作上述辅助晶圆。辅助晶圆的形成方法包括：提供初始晶圆；加工初始晶圆，形成具有至少两个测试结构的晶圆，每一测试结构的特征与对应的产品晶圆的特征相同，不同测试结构的至少一项特征不同，特征包括测试特征和非测试特征，至少两个测试结构的测试特征不同；每一测试结构包括依次排列的多个测试凹槽，测试特征包括多个测试凹槽的结构密度，所述结构密度包括开口宽度和垂直深度；每一产品晶圆包括依次排列的多个工艺凹槽，测试结构中多个测试凹槽的结构密度等于对应的产品晶圆中多个工艺凹槽的结构密度。
图5至图8为本发明实施例提供的辅助晶圆的形成方法各步骤对应的结构示意图。
参考图5，提供硅基底10b并形成缓冲层10c，缓冲层10c覆盖硅基底10b表面，缓冲层10c的硬度大于硅基底10b的硬度，缓冲层10c与硅基底10b构成初始晶圆10a；参考图6，刻蚀缓冲层10c和硅基底10b，形成位于晶圆100内的初始凹槽140，初始凹槽140贯穿缓冲层并位于硅基底内；参考图7，形成保护层120，保护层120覆盖初始凹槽140的底面和侧壁以及覆盖晶圆100顶面，位于初始凹槽140内的保护层120围成测试凹槽110。
示例性地，初始凹槽140包括第一初始凹槽和第二初始凹槽，保护层120覆盖第一初始凹槽的底面和侧壁以及覆盖第二初始凹槽的底面和侧壁，位于第一初始凹槽内的保护层120围成第一测试凹槽，位于第二初始凹槽内的保护层120围成第二测试凹槽；进一步地，第一测试结构包括依次排列的多个第一测试凹槽，第二测试结构包括依次排列的多个第二测试凹槽，多个第一测试凹槽的结构密度与多个第二测试凹槽的结构密度不同。
本实施例中，提供具有测试结构的辅助晶圆，由于每一测试结构的特征与对应的产品晶圆的特征相同，因此，在进行产品晶圆的加工之前，可通过辅助晶圆中对应的测试结构对加工工艺和产品晶圆进行测试，以保证产品晶圆和对应的加工工艺满足预设性能要求，降低晶圆报废率；同时，辅助晶圆内具有至少两个测试结构，在测试过程中，可利用同一加工工艺对不同的测试结构同时进行测试，有利于提高测试效率。
相应地，本发明实施例还提供一种半导体制程。
参考图8，半导体制程包括：提供如上述任一项的辅助晶圆和产品晶圆，辅助晶圆具有第一测试结构，第一测试结构具有依次排列的多个第一测试凹槽110，产品晶圆具有多个第一工艺凹槽；进行沉积工艺，形成第一填充层130，第一填充层130填充满第一测试结构的第一测试凹槽110以及覆盖晶圆100顶面；检测第一测试结构上方的第一填充层130的高度极差(即第一厚度d1和第二厚度d2的差值)，若高度极差小于预设值，则说明第一测试结构对应的产品晶圆有效，则可对产品晶圆的多个第一工艺凹槽进行第一沉积工艺，形成相应的填充层，以及利用填充层作为掩膜刻蚀牺牲层，以在预设时间内形成具有预设数量的有效图案开口。
在检测完高度极差之后，可去除第一填充层130，若第一填充层130的填充和去除不会改变第一测试凹槽的结构形貌，则第一测试结构可重复使用；此外，预设值的大小可以根据第一测试结构中的测试特征，例如开口宽度大小而进行设置，例如开口宽度，即线宽为17nm时，预设值可以为30nm～50nm，例如35nm、40nm或45nm；第一填充层130的材料可以为SOC材料，可采用灰化工艺去除第一填充层130。
本实施例中，在进行第一沉积工艺之后，去除第一填充层130并进行第二沉积工艺，形成第二填充层，第二填充层填充满第一测试结构的第一测试凹槽110，以及覆盖晶圆100顶面，第二填充层的材料与第一填充层的材料不同；检测第一测试结构上方的第二填充层的不同位置之间的高度极差，若高度极差小于预设值，则对产品晶圆的多个第一工艺凹槽进行第二沉积工艺；去除第二填充层。如此，可利用同一测试结构测试同一产品晶圆在不同沉积工艺下的有效性，减少所需的测试结构的个数，减低辅助晶圆的面积和辅助晶圆的制作成本，监控制程的稳定性。
需要强调的是，采用不同的沉积工艺形成的填充层的特征不同，具体表现包括填充层不同位置之间的高度极差不同和填充层的表面形貌不同。举例来说，沉积工艺所沉积的材料的硬度越低、分子越小，沉积材料的流动性越好，基于沉积材料形成的填充层的高度极差越小，填充层的顶面轮廓越为平缓；另外，沉积工艺的沉积速率越快，沉积材料的可流动时间越少，沉积材料的阶梯覆盖性越差，填充层的表面形貌越差，表面形貌差主要表征为理论上平齐或接近平齐的不同位置高度差较大；同时，沉积材料的形成方式也会对表面形貌产生影响，若沉积工艺采用的是原位反应合成技术，则在沉积过程中，可能有部分前驱体未参与反应而沉积在测试结构表面，进而造成填充层的表面形貌变较差。
无论是填充层不同位置之间的高度极差不满足要求，还是填充层的表面形貌不满足要求，都有可能导致无法在预设时间内形成预设数量的有效图案开口。具体地，假设保护层120所在位置为牺牲材料，若填充层不同位置之间的高度极差较大，则在去除中间区域的待去除牺牲材料之后，边缘区域还残留有较多的待去除牺牲材料，这些残留的待去除牺牲材料会导致边缘区域无法形成有效的图案开口；若填充层的表面形貌较差，则同一区域内的相邻位置的顶面高度差可能较大，在经过无掩膜干法刻蚀工艺之后，理应全部形成有效图案开口的中间区域中，可能仅有部分区域形成了有效图案开口，甚至可能完全未形成有效图案开口，即每一图案开口内都有较多的残留牺牲材料。
因此，在更换沉积工艺以形成新的填充层时，需要根据前一沉积工艺形成的填充层的高度极差和表面形貌进行适应性的定量改进。需要说明的是，并非图案开口内残留有牺牲材料就代表图案开口无效，少量残留的牺牲层既可以通过短暂延长无掩膜干法刻蚀刻蚀工艺的刻蚀时长有效去除，也可以利用其他工艺一同去除，其他工艺包括图案开口的清洁工艺、应用于图案开口暴露的材料的刻蚀工艺、相邻的其他区域的无掩膜干法刻蚀工艺等。
本实施例中，技术人员可根据不同沉积工艺下填充层的高度极差和表面形貌，调整沉积工艺的沉积方式、沉积速率、沉积材料等参数，最终找到满足要求的沉积工艺，并将其应用于测试结构对应的产品晶圆上，保证图案开口和功能部件的有效形成。其中，表面形貌的获取可通过原子力显微镜(Atomic Force Microscope，AFM)实现，当然并不限定于此，其他任何可以检测高度极差和表面形貌的表征手段均应当涵盖在本发明要求保护的范围内。
本实施例中，技术人员不仅利用测试结构找到最优的沉积工艺，还在产品晶圆的加工过程中插入测试结构监测产品晶圆的加工稳定性。具体来说，相较于宏观上的高度极差，微观上的表面形貌更容易受到外界因素影响，例如反应腔室受到污染，然而，若采用AFM直接探测产品晶圆的填充层表面形貌，则可能会对产品晶圆的填充层造成破坏，因此，可在产品晶圆的加工过程中插入测试结构，以监测填充层的表面形貌是否满足要求以及监测填充层的表面形貌的稳定性，从而保证产品晶圆的有效加工。
本实施例中，辅助晶圆具有第二测试结构，第二测试结构具有多个第二测试凹槽；半导体制程还包括：进行第一沉积工艺，形成第三填充层，第三填充层填充满第二测试结构的第二测试凹槽，以及覆盖晶圆顶面；检测第二测试结构上方的第三填充层的不同位置之间的高度极差，若高度极差小于预设值，则对另一产品晶圆的多个第二工艺凹槽进行第一沉积工艺；去除第三填充层。如此，可检测不同测试结构测试不同产品晶圆在同一沉积工艺下的有效性。
相应地，本发明实施例还提供另一种半导体制程。
半导体制程包括：提供如上述任一项的辅助晶圆和产品晶圆，辅助晶圆具有第一测试结构，第一测试结构具有依次排列的多个第一测试凹槽，产品晶圆具有多个第一工艺凹槽；进行沉积工艺，形成第一填充层，第一填充层填充满第一测试结构的第一测试凹槽以及覆盖晶圆顶面；检测第一测试结构上方的第一填充层的表面形貌，若表面形貌满足预设要求，则说明第一测试结构对应的产品晶圆有效，则可对产品晶圆的多个第一工艺凹槽进行第一沉积工艺，形成相应的填充层，以及利用填充层作为掩膜刻蚀牺牲层，以在预设时间内形成具有预设数量的图案开口。
本实施例中，提供具有测试结构的辅助晶圆，由于每一测试结构的特征与对应的产品晶圆的特征相同，因此，在进行产品晶圆的加工之前，可通过辅助晶圆中对应的测试结构对加工工艺和产品晶圆进行测试，以保证产品晶圆和对应的加工工艺满足预设性能要求，降低晶圆报废率；同时，辅助晶圆内具有至少两个测试结构，在测试过程中，可利用同一加工工艺对不同的测试结构同时进行测试，有利于提高测试效率。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (16)

1.一种辅助晶圆，其特征在于，包括：
晶圆，所述晶圆内具有至少两个测试结构，每一所述测试结构的特征与对应的产品晶圆的所述特征相同，不同所述测试结构的至少一项所述特征不同，所述特征包括测试特征和非测试特征，至少两个所述测试结构的所述测试特征不同；
每一所述测试结构包括依次排列的多个测试凹槽，所述测试特征包括多个所述测试凹槽的结构密度，所述结构密度包括开口宽度和垂直深度；每一所述产品晶圆包括依次排列的多个工艺凹槽，所述测试结构中多个所述测试凹槽的结构密度等于对应的所述产品晶圆中多个所述工艺凹槽的结构密度。
2.根据权利要求1所述的辅助晶圆，其特征在于，所述测试特征还包括所述测试凹槽的延伸方向、排列密度或侧壁形貌中的至少一者。
3.根据权利要求1所述的辅助晶圆，其特征在于，至少一所述测试结构还包括至少一个辅助凹槽，在所述测试凹槽的排列方向上，所述辅助凹槽至少位于多个所述测试凹槽的一侧；所述测试特征还包括所述辅助凹槽的数量、位置或开口宽度中的至少一者。
4.根据权利要求3所述的辅助晶圆，其特征在于，所述测试结构包括两个辅助阵列，所述辅助阵列由依次排列的多个所述辅助凹槽组成，多个所述测试凹槽位于两个所述辅助阵列之间；所述测试特征还包括所述辅助凹槽的相邻间距或每一所述辅助阵列包含的所述辅助凹槽的数量中的至少一者。
5.根据权利要求1所述的辅助晶圆，其特征在于，所述测试结构包括保护层和依次排列的多个初始凹槽，所述保护层覆盖所述初始凹槽底面和侧壁以及覆盖所述晶圆顶面，位于所述初始凹槽内的所述保护层围成所述测试凹槽。
6.根据权利要求5所述的辅助晶圆，其特征在于，所述测试结构对应的所述产品晶圆的所述初始凹槽用于形成功能部件对应的功能凹槽，所述保护层的厚度等于所述功能凹槽的开口宽度，所述功能部件包括有源区、位线或电容接触孔中的至少一者。
7.根据权利要求5所述的辅助晶圆，其特征在于，所述晶圆包括硅基底和覆盖所述硅基底表面的缓冲层，所述缓冲层的硬度大于所述硅基底的硬度，所述初始凹槽贯穿所述缓冲层并位于所述硅基底内。
8.一种辅助晶圆的形成方法，其特征在于，包括：
提供初始晶圆；
加工所述初始晶圆，形成具有至少两个测试结构的晶圆，每一所述测试结构的特征与对应的产品晶圆的特征相同，不同所述测试结构的至少一项所述特征不同，所述特征包括测试特征和非测试特征，至少两个所述测试结构的所述测试特征不同；每一所述测试结构包括依次排列的多个测试凹槽，所述测试特征包括多个所述测试凹槽的结构密度，所述结构密度包括开口宽度和垂直深度；每一所述产品晶圆包括依次排列的多个工艺凹槽，所述测试结构中多个所述测试凹槽的结构密度等于对应的所述产品晶圆中多个所述工艺凹槽的结构密度。
9.根据权利要求8所述的辅助晶圆的形成方法，其特征在于，所述形成至少两个测试结构的工艺步骤包括：
提供硅基底；
形成缓冲层，所述缓冲层覆盖所述硅基底表面，所述缓冲层的硬度大于所述硅基底的硬度，所述缓冲层与所述硅基底构成所述初始晶圆；
刻蚀所述缓冲层和所述硅基底，形成第一测试结构和第二测试结构，所述第一测试结构包括依次排列的多个第一测试凹槽，所述第二测试结构包括依次排列的多个第二测试凹槽，所述第一测试凹槽和所述第二测试凹槽贯穿所述缓冲层并位于所述硅基底内，多个所述第一测试凹槽的结构密度与多个所述第二测试凹槽的结构密度不同。
10.根据权利要求9所述的辅助晶圆的形成方法，其特征在于，形成所述第一测试凹槽和形成所述第二测试凹槽的工艺步骤包括：刻蚀所述缓冲层和所述硅基底，形成第一初始凹槽和第二初始凹槽；形成保护层，所述保护层覆盖所述第一初始凹槽的底面和侧壁以及覆盖所述第二初始凹槽的底面和侧壁，位于所述第一初始凹槽内的所述保护层围成所述第一测试凹槽，位于所述第二初始凹槽内的所述保护层围成所述第二测试凹槽。
11.一种半导体制程，其特征在于，包括：
提供如权利要求1至7中任一项所述的辅助晶圆和产品晶圆，所述辅助晶圆具有第一测试结构，所述第一测试结构具有依次排列的多个第一测试凹槽，所述产品晶圆具有多个第一工艺凹槽；
进行第一沉积工艺，形成第一填充层，所述第一填充层填充满所述第一测试结构的所述第一测试凹槽，以及覆盖晶圆顶面；
检测所述第一测试结构上方的所述第一填充层的不同位置之间的高度极差，若所述高度极差小于预设值，则对所述产品晶圆的多个所述第一工艺凹槽进行所述第一沉积工艺。
12.根据权利要求11所述的半导体制程，其特征在于，还包括：
去除所述第一填充层；
进行第二沉积工艺，形成第二填充层，所述第二填充层填充满所述第一测试结构的所述第一测试凹槽，以及覆盖所述晶圆顶面，所述第二填充层的材料与所述第一填充层的材料不同；
检测所述第一测试结构上方的所述第二填充层的不同位置之间的高度极差，若所述高度极差小于所述预设值，则对所述产品晶圆的多个所述第一工艺凹槽进行所述第二沉积工艺；去除所述第二填充层。
13.根据权利要求11所述的半导体制程，其特征在于，所述辅助晶圆具有第二测试结构，所述第二测试结构具有多个第二测试凹槽；还包括：
进行所述第一沉积工艺，形成第三填充层，所述第三填充层填充满所述第二测试结构的所述第二测试凹槽，以及覆盖所述晶圆顶面；
检测所述第二测试结构上方的所述第三填充层的不同位置之间的高度极差，若所述高度极差小于所述预设值，则对另一所述产品晶圆的多个第二工艺凹槽进行所述第一沉积工艺。
14.根据权利要求11所述的半导体制程，其特征在于，所述预设值为30nm～50nm。
15.根据权利要求11所述的半导体制程，其特征在于，所述第一填充层的材料为SOC材料，采用灰化工艺去除所述第一填充层。
16.一种半导体制程，其特征在于，包括：
提供如权利要求1至7中任一项所述的辅助晶圆和产品晶圆，所述辅助晶圆具有第一测试结构，所述第一测试结构具有依次排列的多个第一测试凹槽，所述产品晶圆具有多个第一工艺凹槽；
进行第一沉积工艺，形成第一填充层，所述第一填充层填充满所述第一测试结构的所述第一测试凹槽，以及覆盖晶圆顶面；
检测所述第一测试结构上方的所述第一填充层的表面形貌，若所述表面形貌满足预设要求，则对所述产品晶圆的多个所述第一工艺凹槽进行所述第一沉积工艺。
CN202110776836.0A 2021-07-09 2021-07-09 辅助晶圆及其形成方法、半导体制程 Pending CN115602662A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110776836.0A CN115602662A (zh) 2021-07-09 2021-07-09 辅助晶圆及其形成方法、半导体制程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110776836.0A CN115602662A (zh) 2021-07-09 2021-07-09 辅助晶圆及其形成方法、半导体制程

Publications (1)

Publication Number Publication Date
CN115602662A true CN115602662A (zh) 2023-01-13

Family

ID=84841188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110776836.0A Pending CN115602662A (zh) 2021-07-09 2021-07-09 辅助晶圆及其形成方法、半导体制程

Country Status (1)

Country Link
CN (1) CN115602662A (zh)

Similar Documents

Publication Publication Date Title
US7957118B2 (en) Multi-zone electrostatic chuck and chucking method
KR20160086473A (ko) 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
US6365423B1 (en) Method of inspecting a depth of an opening of a dielectric material layer
US20060073651A1 (en) Method for manufacturing electronic circuits integrated on a semiconductor substrate
US20190146330A1 (en) Method for forming an aligned mask
JPH1174365A (ja) Ｄｒａｍチップの製造方法
US6579808B2 (en) Method of fabricating a semiconductor device
CN109285793B (zh) 介电质层中的空洞检测方法及半导体器件的制造方法
CN115602662A (zh) 辅助晶圆及其形成方法、半导体制程
JP4169004B2 (ja) 半導体装置の製造方法
US7923268B2 (en) Method of measuring resistivity of sidewall of contact hole
CN112885772B (zh) 半导体结构的制备方法
KR20060041497A (ko) 건식 식각장치
US7064085B2 (en) Feed forward spacer width control in semiconductor manufacturing
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
US8034721B2 (en) Manufacturing method of semiconductor device
CN114284167A (zh) 半导体器件的制作方法、刻蚀控制方法、系统及存储介质
US6294396B1 (en) Monitoring barrier metal deposition for metal interconnect
JP4441190B2 (ja) 薄膜デバイスの設計方法および製造方法、ならびに半導体製造装置
US6531387B1 (en) Polishing of conductive layers in fabrication of integrated circuits
US8419892B2 (en) Plasma process detecting sensor
US8222143B2 (en) Reworking method for integrated circuit devices
KR100704822B1 (ko) 반도체 장치의 제조 방법
Iyengar et al. Collapse-free patterning of high aspect ratio silicon structures for 20nm NAND Flash technology
TWI833455B (zh) 減少陣列區缺陷之半導體元件的製備方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination