CN115598495A - 芯片测试配置生成方法、测试方法、装置及电子设备 - Google Patents

芯片测试配置生成方法、测试方法、装置及电子设备 Download PDF

Info

Publication number
CN115598495A
CN115598495A CN202211130656.6A CN202211130656A CN115598495A CN 115598495 A CN115598495 A CN 115598495A CN 202211130656 A CN202211130656 A CN 202211130656A CN 115598495 A CN115598495 A CN 115598495A
Authority
CN
China
Prior art keywords
configuration information
tested
chip
test
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211130656.6A
Other languages
English (en)
Other versions
CN115598495B (zh
Inventor
许荣峰
林哲民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Qipule Chip Technology Co ltd
Original Assignee
Shenzhen Qipule Chip Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Qipule Chip Technology Co ltd filed Critical Shenzhen Qipule Chip Technology Co ltd
Priority to CN202211130656.6A priority Critical patent/CN115598495B/zh
Publication of CN115598495A publication Critical patent/CN115598495A/zh
Application granted granted Critical
Publication of CN115598495B publication Critical patent/CN115598495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种芯片测试配置生成方法、测试方法、装置及电子设备,芯片测试配置生成方法基于具有可编程互联网络的芯片,通过获取包括至少一项待测配置信息的待测配置信息集合,并对待测配置信息集合中的每一项待测配置信息执行布线处理,可以自动生成包括至少一项布线配置信息的布线配置信息集合,且每一项待测配置信息与一项布线配置信息相对应,从而可以快速实现封装接口的自动设计,并且若测试后的RMA分析不满足要求,仅需重新修改待测试配置信息集合,并自动生成新的布线配置信息集合即可,可以减少硬件改动风险,并且能够减少开发周期和成本。

Description

芯片测试配置生成方法、测试方法、装置及电子设备
技术领域
本申请涉及芯片测试技术领域,尤其涉及一种芯片测试配置生产方法、测试方法、装置、电子设备、计算机可读存储介质及计算机程序产品。
背景技术
芯片,又称微电路、微芯片或集成电路,是指内含集成电路的硅片,体积很小,是计算机等电子设备的重要组成部分。由于芯片结构精细、制造工艺复杂、流程繁琐,不可避免地会在生产过程中留下潜在的缺陷,使制造完成的芯片不能满足要求,随时可能因为各种原因而出现故障。
因此,为了确保芯片质量,通常会对封装后的芯片进行测试,并根据测试结果确定芯片的测试覆盖率是否满足要求。但是,相关技术中的测试方案耗时较久,会加长整个芯片的开发周期。
发明内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本申请提供一种芯片测试配置生成方法、测试方法、装置及电子设备,以减少芯片测试所需的时间,缩短芯片开发周期。
本申请第一方面的实施例提供一种芯片测试配置生成方法,芯片包括:具有可编程互联网络的中介层、与可编程互联网络连接的至少一个封装引脚、以及至少一个芯粒,每个芯粒设置有用于与可编程互联网络连接的至少一个芯粒引脚;方法包括:获取包括至少一项待测配置信息的待测配置信息集合;以及对待测配置信息集合中的每一项待测配置信息执行布线处理,以包括至少一项布线配置信息的生成布线配置信息集合,其中,每一项待测配置信息与一项布线配置信息相对应。
本申请第二方面的实施例提供一种测试方法,包括:获取布线配置信息集合,布线配置信息集合由基于如上任一项实施例所述的芯片的测试配置生成方法生成;基于布线配置信息集合配置芯片的可编程互联网络;通过芯片的封装引脚向芯片输入测试激励,并采集测试结果。
本申请第三方面的实施例提供一种芯片的测试配置生成装置,芯片包括:具有可编程互联网络的中介层、与可编程互联网络连接的至少一个封装引脚、以及至少一个芯粒,每个芯粒设置有用于与可编程互联网络连接的至少一个芯粒引脚;装置包括:第一获取单元,被配置为获取包括至少一项待测配置信息的待测配置信息集合;以及布线单元,被配置为对待测配置信息集合中的每一项待测配置信息执行布线处理,以生成包括至少一项布线配置信息的布线配置信息集合,其中,每一项待测配置信息与一项布线配置信息相对应。
本申请第四方面的实施例提供一种测试装置,包括:第二获取单元,被配置为获取布线配置信息集合,布线配置信息集合基于如上任一项实施例所述的芯片测试配置生成方法;配置单元,被配置为基于布线配置信息集合配置芯片的可编程互联网络;检测单元,被配置为通过芯片的封装引脚向芯片输入测试激励,并采集芯片针对测试激励产生的输出数据,以生成测试结果。
本申请第五方面的实施例提供一种电子设备,包括:处理器;以及存储器,用于存储处理器的可执行指令;其中,处理器配置为经由执行可执行指令来执行如上任一项实施例中所述的方法。
本申请第六方面的实施例提供一种计算机可读存储介质,计算机可读存储介质存储有计算机程序,计算机程序被处理器执行时实现如上任一项实施例所述的方法。
本申请第七方面的实施例提供一种计算机程序产品,包括计算机程序,计算机程序被处理器执行时实现如上任一项实施例所述的方法。
本申请实施例提供的芯片测试配置生成方法、测试方法、装置及电子设备,基于具有可编程互联网络的芯片,通过获取包括至少一项待测配置信息的待测配置信息集合,并对待测配置信息集合中的每一项待测配置信息执行布线处理,可以自动生成包括至少一项布线配置信息的布线配置信息集合,且每一项待测配置信息与一项布线配置信息相对应,从而可以快速实现封装接口的自动设计,并且若测试后的RMA分析不满足要求,仅需重新修改待测试配置信息集合,并自动生成新的布线配置信息集合即可,可以减少硬件改动风险,并且能够减少开发周期和成本。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
图1为根据本申请一个实施例的芯片测试配置生成方法的流程图;
图2为根据本申请一个实施例的测试架构的结构图;
图3为根据本申请一个实施例的布线处理的流程图;
图4为根据本申请一个实施例的芯片测试配置生成方法的数据结构变化图;
图5为根据本申请一个实施例的布线处理的流程图;
图6为根据本申请另一个实施例的布线处理的流程图;
图7为根据本申请一个实施例的测试方法的流程图;
图8为根据本申请一个实施例的芯片测试配置生成装置的结构图;
图9为根据本申请一个实施例的测试装置的结构图;
图10为根据本申请一个实施例的电子设备的结构图。
附图标记说明:
300:芯片; 310:芯粒;
311:芯粒引脚; 320:可编程互联网络;
321:开关节点; 330:中介层;
340:互联网络控制器; 350:自测试模块;
360:电源管理模块; 370:存储模块;
371:OTP; 372:NVRAM;
373:RAM; 400:测试控制器。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本申请,而不能理解为对本申请的限制。
对于传统多芯片模块(Multi-chipModule,MCM)和系统级封装(System In aPackage,SIP),在封装设计中需要先考虑内部各个部件的测试,并且由于封装后的测试覆盖率对最终产品的可靠性/维修性分析(Reliability,RMA)有重大的影响,因此,封装后的测试方案设计在整个设计周期中占了较大的时间,另外,系统基本功能的初启和测试也可能花费额外的时间。并且,若测试结果的覆盖率无法满足要求,还可能导致设计和制造周期的进一步迭代。
相关技术的芯片开发周期大致包括以下几个流程:(1)进行芯粒选型;(2)完成集成电路自动测试(Automatic Test Equipment,ATE)和芯粒测试对基板的设计要求;(3)基板设计和测试载板设计;(4)芯片(基板制造和芯粒与基板的封装)和测试载板制造;(5)测试;(6)RMA分析。其中,第(2)至(4)中的每一步骤通常需要耗时几星期,且若最终RMA分析后测试覆盖率无法满足要求,还需要返回至第(2)步重新完成集成电路自动测试和芯粒测试对基板的设计要求,然后重新进行步骤(3)至(6),需要重新设计制造基板,导致芯片封装接口和测试载板的硬件改动风险较大,整个开发周期长且成本高。
为了解决上述问题中的至少一个,本申请实施例提供一种芯片测试配置生成方法、测试方法、装置及电子设备,基于具有可编程互联网络的芯片,通过获取包括至少一项待测配置信息的待测配置信息集合,并对待测配置信息集合中的每一项待测配置信息执行布线处理,可以自动生成布线配置信息集合,从而可以快速实现封装接口的自动设计,并且若测试后的RMA分析不满足要求,仅需重新修改待测试配置信息集合,并自动生成新的布线配置信息集合即可,可以减少硬件改动风险,并且能够减少开发周期和成本。
以下结合附图对本申请实施例进行详细阐述。图1为根据本申请一个实施例的芯片测试配置生成方法的流程图;图2为根据本申请一个实施例的测试架构的结构图。请参照图1和图2,本申请实施例提供一种芯片测试配置生成方法100,用于对芯片300进行测试。
芯片300包括:具有可编程互联网络320的中介层330、与可编程互联网络320连接的至少一个封装引脚(未示出)、以及至少一个芯粒310,每个芯粒310设置有用于与可编程互联网络320连接的至少一个芯粒引脚311。
如图2所示,中介层330可以为芯片300的基底,其可以由半导体材料制成,例如由硅制成。芯片300可以设置有至少一个芯粒310,芯粒310可以设置在中介层330上,芯粒310可以为芯片300中的功能模块,芯粒310可以是能够提供处理功能、存储功能、传感功能、致动功能、接收功能、发射功能或其组合的功能性的电路结构。芯粒310的数目和种类可以根据需要进行选择。
每个芯粒310上可以具有至少一个芯粒引脚311,例如图2中示出了芯片300包括芯粒1、芯粒2、芯粒3以及芯粒4,以芯粒1为例,其可以具有s1和s2两个芯粒引脚311,芯粒2具有r1至r3三个芯粒引脚311,芯粒3具有m1至m5一共五个芯粒引脚311,芯粒4则具有p1至p6六个芯粒引脚311。
中介层330还可以设置有可编程互联网络320,可编程互联网络320可以在制造时或者在运行时间期间通过现场可编程配置。可以理解,可编程互联网络320可以包括多条通路,通过编程可以配置通路的通断,以实现不同的布线配置。在一些实施例中,图2中可编程互联网络320可使用可编程纵横开关实现,横纵开关可以包括多个开关节点321,每个芯粒310可以通过芯粒引脚311与可编程控制网络320的开关接点321连接,通过配置可编程互联网络320,例如开关节点321的通断,可以实现芯粒310之间的互联以及芯粒310与其他外部接口的连接。
另外,芯片300还可以具有互联网络控制器340,互联网络控制器340可以为常见能够实现控制功能的结构,通过互联网络控制器340可以对可编程互联网络320进行配置,例如控制各个开关节点321的通断状态。
封装引脚可以设置在中介层330上,其可以与可编程互联网络320连接,以将封装后的芯片300连接至外界部件或信号。封装引脚的数量可以为一个或者多个。可以理解,可编程互联网络320具有暴露于中介层330的多个焊盘,封装引脚可以设置在其中至少部分焊盘上,即封装引脚的数量可以小于或等于焊盘的数量,每个封装引脚可以连接于一个焊盘上。
在一些实施例中,芯片300还具有自测试模块350和电源管理模块360,自测试模块350可以用于实现芯片300的自测试,电源管理模块360可以用于提供电能,并将电能有效分配给芯片300的不同部件。
以图2所示的测试架构为例,芯片测试配置生成方法100包括以下步骤S110和步骤S120。
步骤S110,获取包括至少一项待测配置信息的待测配置信息集合。
步骤S120,对待测配置信息集合中的每一项待测配置信息执行布线处理,以生成包括至少一项布线配置信息的布线配置信息集合,其中,每一项待测配置信息与一项布线配置信息相对应。其中,待测配置信息集合可以为测试需求集合,其可以包括一条或多条待测配置信息,每条待测配置信息可以为测试需求集合中的一条测试需求,例如芯粒1与芯粒2的连接,或者芯粒1与外部接口的连接等等。待测配置信息集合可以根据用户对芯片300的功能的需求进行设置。
步骤S120可以对待测配置信息集合中的每一项待测配置信息进行布线处理,从而得到可编程互联网络320的布线配置信息集合。通常每项待测配置信息可以产生一条与其相对应的布线配置信息,将待测配置信息集合所产生的至少一项布线配置信息汇集而成为布线配置信息集合。
可以理解,基于方法100,可以将芯片300的测试流程更改为以下流程:(1)进行芯粒选型;(2)通过方法100获取满足设计需求的芯片测试配置(布线配置信息集合);(3)测试载板设计;(4)将芯粒310安装至中介层330;(5)将芯片测试配置写入芯片300中并进行测试;(6)RMA分析。
其中,由于方法100可以通过对待测配置信息集合中的每一项待测配置信息进行布线处理,从而可以自动生成满足设计需求的布线配置信息集合,因此,该流程仅需耗时1天左右,相比于相关技术中的完成集成电路自动测试和芯粒测试对基板的设计要求的流程所需时间大大减少。并且,由于采用具有可编程互联网络320的芯片300,使得芯片300的设计更依赖于编程,中介层330可以采用通用模块,而无需像相关技术中一样针对选型的芯粒进行独有的基板设计和制造,使得将芯粒310安装至中介层330也仅需几天,进一步减少测试流程所耗时间以及成本,降低了开发周期。
另外,若RMA分析后,芯片的测试覆盖率不满足要求,还可以通过生成新的测试需求,更新芯片测试配置(布线配置信息集合),然后将其写入芯片300中重新测试,该方式相对于相关技术中的测试流程,在测试覆盖率不满足需求时,无需重新设计制造基板,可以减少芯片300和测试载板的硬件改动,进一步降低芯片300迭代的周期和成本。
图3为根据本申请一个实施例的布线处理的流程图;请参照图3,在一些实施例中,如图3所示,布线处理包括以下步骤S121至步骤S124。
步骤S121,获取每一项待测配置信息中的芯粒集合以及与芯粒集合中的每个芯粒相对应的芯粒引脚集合。
步骤S122,将该项待测配置信息对应的芯粒集合和芯粒引脚集合中未涉及的芯粒和芯粒引脚的状态配置为断开状态。
步骤S123,在可编程互联网络中搜索该项待测配置信息对应的布线配置信息,布线配置信息能够将该项待测配置信息对应的芯粒引脚集合中的芯粒引脚连接至封装引脚集合中的封装引脚,封装引脚集合为能够用于测试的封装引脚的集合。
步骤S124,响应于搜索到布线配置信息,确定该项待测配置信息配置成功,并将该项待测配置信息对应的布线配置信息添加至布线配置信息集合。
具体而言,布线处理中步骤S121可以获取当前执行布线处理的一项待测配置信息的芯粒集合以及芯粒引脚集合。可以理解,该项待测配置信息可以包括与该项测试需求相关的芯粒集合以及芯粒引脚集合,为了便于说明,以下以一项待测配置信息的芯粒集合包括芯粒1和芯粒2为例进行说明,待测配置信息还可以包括芯粒1对应的引脚集合{s1,s2}和芯粒2对应的引脚集合{r1,r2,r3}。当然,芯粒1的引脚集合中还可以只包括s1或s2,芯粒2的引脚集合可以包括r1、r2和r3中的至少一个,具体可以根据测试需求设置。
步骤S122中,可以将该项待测配置信息中未涉及的芯粒310和芯粒引脚311的状态配置为断开状态。若该项待测配置信息包括的芯粒引脚集合为芯粒1对应的引脚集合{s1,s2}和芯粒2对应的引脚集合{r1,r2,r3}时,可以将除芯粒1和芯粒2外的其他芯粒310(芯粒3和芯粒4)设置为断开状态。若该项待测配置信息包括的芯粒引脚集合为{s1}和{r1}时,此时除了将芯粒3和芯粒4的状态配置为断开状态之外,还需要将芯粒引脚s2、r2和r3对应的开关节点321配置为断开状态。
步骤S123中,需要在可编程互联网络320中搜索将该项待测配置信息对应的布线配置信息,该布线配置信息能够将该项待测配置信息对应的芯粒引脚集合中的芯粒引脚连接至封装引脚集合中的封装引脚。其中,封装引脚可以包括能够用于测试的封装引脚,可以理解,芯片300可以具有一个或者多个封装引脚,其中至少部分可以用于测试。例如,芯片300包括5个封装引脚,分别为a1至a5,其中a4和a5的封装引脚可以用于测试,那么封装引脚集合可以包括{a4,a5}两个封装引脚310。
以该项待测配置信息包括的芯粒引脚集合为芯粒1对应的引脚集合{s1,s2}和芯粒2对应的引脚集合{r1,r2,r3}为例时,步骤S123可以搜索{s1,s2}和{r1,r2,r3}连接至{a4,a5}的布线配置信息,可以理解,该布线配置信息中可以包括一条或多条通路,可以由测试需求设置,在此不做限定。
在可编程互联网络320中搜索布线配置信息的方法可以为常见的路径算法等,例如可以包括传统算法(Dijkstra算法、A*算法等)、智能算法(PSO算法、遗传算法、强化学习等)或者传统与智能相结合的算法。
步骤S124中,若搜索到布线配置信息,可以确定该项待测配置信息配置成功,同时,还可以将该项待测配置信息对应的该布线配置信息存储到布线配置信息集合中。
通过步骤S121至步骤S124,可以自动生成满足设计需求的布线配置信息集合,可以实现封装接口自动设计,减少开发周期和成本。
可以理解,在其他一些实施例中,布线处理还可以通过排列组合的方式生成从芯粒集合中的每个芯粒至芯粒引脚集合中的每个芯粒引脚的所有连接路线,通过测试每条连接路线是否连接成功来生成布线配置信息,进而生成布线配置信息集合。
图4为根据本申请一个实施例的芯片测试配置生成方法的数据结构变化图;请参照图4,左侧为基于测试需求集合的待测配置信息集合,Cfgnum M代表待测配置信息集合中的待测配置信息的项目数为M。Test_cfg_0代表待测配置信息集合中的第0项待测配置信息,chiplet_id0代表id编号为0的芯粒310,chiplet_id0下方的bump[]代表该芯粒310的芯粒引脚集合,而chiplet_id0,chiplet_id1,……,chiplet_idx可以构成芯粒集合。同理,Test_cfg_1可以为第1项待测配置信息等。初始ball[]标识封装引脚集合。
图4右侧为经过布线处理的数据的数据结构,该数据除了存储有每项待测配置信息外,还对应每项待测配置信息存储有fabric_config[]和testbump2ball_map[],fabric_config[]表示该项待测配置信息生成的布线配置信息,testbump2ball_map[]为该项待测配置信息所使用的封装引脚的集合。最终ball[]代表最终完成布线后的封装引脚集合,可以理解,由于在布线处理过程中可能会更改封装引脚集合,所以初始ball[]与最终ball[]可能会有不同,将在后面的实施例中进行解释。
图5为根据本申请一个实施例的布线处理的流程图;请参照图4和图5,在一个具体实施例中,可以先获取待测配置信息集合、待测配置信息集合中的待测配置信息的项目数Cfgnum以及初始的封装引脚集合ball[]。另外,为了使每一项待测配置信息都经过布线处理,可以设置变量i,初始i可以为0。
接着判断i是否小于Cfgnum,若否,表示待测配置信息集合中的每一项都经过了布线处理,可以结束流程。若是,则获取第i项待测配置信息中的相关信息,包括该项测试所涉及的芯粒310的芯粒集合chip[]和以及这些芯粒310所涉及到的芯粒引脚集合bump[]。
接着可以将与该待测配置信息无关的芯粒310和芯粒引脚311的状态设置成断开状态。
然后在可编程互联网络320中搜索能够将bump[]连通到ball[]的布线配置信息,若搜索到该布线配置信息,则布线成功,在布线配置信息集合中存储该布线配置信息。
接着将变量i的数值加1,然后跳转至判断i是否小于Cfgnum的步骤中,继续对下一项待测配置信息进行布线处理。
图6为根据本申请另一个实施例的布线处理的流程图,参照图6,在一些实施例中,布线处理还可以包括步骤S125,响应于未搜索到布线配置信息且可编程互联网络中的所有焊盘均连接有封装引脚,确定该项待测配置信息配置失败。
可以理解,封装引脚可以连接于可编程互联网络320的焊盘上。每个封装引脚可以对应一个焊盘。
请参照图5,若布线不成功,即未搜索到该布线配置信息,可以判断可编程互联网络320中的所有焊盘是否均连接有封装引脚,若是,则所有焊盘都已经设置有封装引脚,那么可以确定该项待测配置信息配置失败,即该项测试需求无法满足。因此,可以通过本实施例的芯片测试配置生成方法,在硬件制造前预先检测设计需求是否可以满足,从而降低后期改动的风险。
请继续参照图6,在一些实施例中,布线处理还可以包括步骤S126,响应于未搜索到布线配置信息且可编程互联网络320中存在有未连接封装引脚的空闲焊盘,为空闲焊盘设置新的封装引脚;将新的封装引脚添加至封装引脚集合,并且返回执行在可编程互联网络320中搜索该项待测配置信息对应的布线配置信息的步骤。
其中,空闲焊盘可以为可编程互联网络320中没有配置封装引脚的焊盘。可以理解,对于芯片300而言,封装时,并不会给可编程互联网络320中的每个焊盘都设置封装引脚,只会在保证基础配置的条件下设置一定数量封装引脚,这样封装引脚的数量较少,可以保证芯片300的简洁。测试时,可以将这些封装引脚中能够用于测试的加入封装引脚集合,若未搜索到布线配置信息,可以判断是否存在空闲焊盘,若有则可以添加一个空闲焊盘到封装引脚集合中,然后重新执行步骤S123,直至确定该项待测配置信息配置成功或失败,从而可以根据需求添加封装引脚,保证芯片300的简洁。
如图5所示,若布线不成功,可以判断可编程互联网络320中的所有焊盘是否均连接有封装引脚,若否,可以为未连接有封装引脚的空闲焊盘设置新的封装引脚,将新的封装引脚添加至ball[],然后跳转至在可编程互联网络320中搜索能够将bump[]连通到ball[]的布线配置信息的步骤,直至布线成功或确定待测配置信息配置失败。
另外,由于本实施例的芯片测试配置生成方法是在封装前的设计阶段进行,因此,还可以减少封装引脚安装时硬件的反复修改。
在一些实施例中,可编程互联网络320中具有与芯片引脚311连接的开关节点321;步骤S122将该项待测配置信息对应的芯粒集合和芯粒引脚集合中未涉及的芯粒和芯粒引脚的状态配置为断开状态,可以包括:将该项待测配置信息对应的芯粒集合中未涉及的芯粒310的通电状态配置为断开状态;和/或,将该项待测配置信息对应的芯粒引脚集合中未涉及的芯粒引脚311所连接的开关节点321配置为断开状态。
可以理解,若该项待测配置信息的芯粒集合包括了芯粒1和芯粒2,芯粒引脚集合为芯粒1对应的引脚集合{s1,s2}和芯粒2对应的引脚集合{r1,r2,r3}时,步骤S122可以将除芯粒1和芯粒2外的其他芯粒310(芯粒3和芯粒4)设置为断开状态,即切断芯粒3和芯粒4的供电,使其处于非供电状态。或者还可以将芯粒3的芯粒引脚(m1至m5)以及芯粒4的芯粒引脚(p1至p6)所连接的开关节点321处于断开状态,即与该些芯粒引脚311连接的线路处于断路中。又或者,使芯粒3和芯粒4处于非供电状态,并且同时将两者的芯粒引脚对应的开关节点321处于断开状态。
若该项待测配置信息包括的芯粒引脚集合为{s1}和{r1}时,此时可以切断芯粒3和芯粒4的供电,使其处于非供电状态。同时,可以将芯粒引脚s2、r2和r3对应的开关节点321配置为断开状态。或者,将芯粒引脚s2、r2和r3对应的开关节点321配置为断开状态,同时将芯粒3和芯粒4对应的芯粒引脚m1至m5和p1至p6配置为断开状态。
在一个实施例中,切断芯粒的供电可以通过电源管理门模块360实现。
上述方法可以将待测配置信息外的其他芯粒以及芯粒引脚配置为断开状态,从而可以降低后续布线配置信息的搜索难度,提高效率。
在一些实施例中,在步骤S120对待测配置信息集合中的每一项待测配置信息执行布线处理,以生成包括至少一项布线配置信息的布线配置信息集合之后,方法100还包括:响应于存在有未配置成功的待测配置信息,更新待测配置信息集合,并且返回执行对待测配置信息集合中的每一项待测配置信息执行布线处理的步骤,直至更新后的待测配置信息集合中的所有待测配置信息均配置成功。
可以理解,若在布线配置信息的生成过程中,有任意一项或几项无法搜索到布线配置信息时,则认为有一项或几项测试需求配置失败,可以更新待测配置信息集合,该待测配置信息集合可以包括一项或几项针对该失败测试需求的新的待测配置信息,然后返回执行步骤S120,重新搜索与新的待测配置信息集合对应的布线配置信息集合,直至新的待测配置信息集合中的所有待测配置信息均配置成功,从而可以弥补测试需求的不足,并自动生成满足新的测试需求的布线配置信息集合。
可以理解,该布线配置信息集合可以包括前一次步骤S120生成的布线配置信息以及本次修改待测配置信息集合之后步骤S120生成的布线配置信息。
当然,在一些实施例中,还可以对测试需求进行重新设计,新的测试配置信息集合可以覆盖前一次成功的测试需求以及失败的测试需求,即摒弃前一次步骤S120生成的布线配置信息集合,重新生成新的布线配置信息集合。
图7为根据本申请一个实施例的测试方法的流程图,请参照图7,本申请实施例还提供一种测试方法200,该方法200包括以下步骤S210至步骤S230。
步骤S210,获取布线配置信息集合,布线配置信息集合基于上述任一项的芯片测试配置生成方法200生成。
步骤S220,基于布线配置信息集合配置芯片300的可编程互联网络320。
步骤S230,通过芯片的封装引脚向芯片输入测试激励,并采集测试结果。
请参照图2,在一些实施例中,测试架构中还设置有测试控制器400,该测试控制器400可以安装在芯片300中,当然,其还可以设置在测试载板中,或者其他设备例如电脑中,测试控制器400可以用于对芯片300进行测试。本实施例中,可以依靠测试控制器400获取布线配置信息集合,该布线配置信息集合可以基于上述任一项的芯片测试配置生成方法200生成。
在一些实施例中,步骤210获取布线配置信息集合,可以包括:通过外部配置接口A1获取布线配置信息集合。例如,外部配置接口A1可以为联合测试工作组(Serial WireDebug,JTAG)接口或串行调试(Serial Wire Debug,SWD)接口等等。可以理解,布线配置信息集合可以由电脑等其他外部设备生成,测试控制器400可以具有外部配置接口A1,通过外部配置接口A1可以与外部设备连接,从而可以从外部获取该布线配置信息集合。
在另一些实施例中,布线配置信息集合还可以由测试控制器400生成。
继续参照图7,在一些实施例中,芯片300还包括:存储模块370,存储模块370包括一次可编程存储器(One Time Programable,OTP)371、非易失性存储器(Non-volatileRandom Access Memory,NVRAM)372和随机访问存储器(Random Access Memory,RAM)373中的至少一个。存储模块370可以设置在中介层330上,存储模块370还可以与测试控制器400连接。布线配置信息可以存储于存储模块370中,例如OTP 371中,或者NVRAM 372中,又或者RAM 373中,又或者这三者的任意两者或三者中。步骤S210获取布线配置信息集合,可以包括:从存储模块370中获取布线配置信息集合。
以上各种方式均可以实现布线配置信息集合的获取,具体可以根据实际情况进行选择其中的一种或者多种方式。
步骤S220可以将布线配置信息集合配置到芯片300的可编程互联网络320中。
在一些实施例中,测试控制器400可以和互联网络控制器340连接。步骤S220基于布线配置信息集合配置芯片的可编程互联网络,可以包括:将布线配置信息集合配置到芯片300的互联网络控制器340中,互联网络控制器340用于对芯片的可编程互联网络320进行配置。通过测试控制器400将布线配置信息集合配置到互联网络控制器340中,从而实现对可编程互联网络320的配置,即将测试配置写入芯片300中,使得测试控制器400和互联网络控制器340可以分别执行不同功能,提高配置效率。
步骤S230,测试控制器400还可以通过封装引脚向芯片300输入测试激励,测试激励可以根据测试模式不同进行选择,测试模式可以包括扫描(Scan)或者内建自测试(Bist)等。通过向芯片300输入测试激励,可以接收到芯片300对该测试激励的反馈输出信号,该反馈输出信号可以作为测试结果被收集。
收集测试结果后可以对设计结果进行RMA分析,从而判断测试覆盖率是否满足需求。
通过本实施例提供的测试方法,由于采用了芯片测试配置生成方法100生成的布线配置信息集合来对芯片300的可编程互联网络320进行配置,可以减少芯片300和测试载板的硬件改动,进一步降低芯片300设计和迭代的周期和成本。
在一些实施例中,方法200还可以包括:响应于测试结果的测试覆盖率未满足目标测试覆盖率,基于新的待测配置信息集合更新布线配置信息集合,并且返回执行基于布线配置信息集合配置芯片的可编程互联网络的步骤,直至测试结果的测试覆盖率满足目标测试覆盖率。
其中,测试覆盖率表示对测试完成程度的度量。其通常依据预设覆盖准则来对测试用例执行情况进行衡量,以判断测试执行得是否充分。若在对测试结果进行RMA分析后,测试覆盖率无法满足需求,测试工程师可以对测试需求进行更改,从而确定与新的测试需求对应的新的待测信息配置集合,该新的待测配置信息集合可以包括一项或几项针对无法满足的测试需求的新的待测配置信息,又或者,可以为能够覆盖所有测试需求的重新设计的新的待测配置信息集合。
通过获取该新的待测配置信息集合,然后基于新的待测配置信息集合更新布线配置信息集合,该布线配置信息集合的更新方法可以参考上述实施例中的芯片测试配置生成方法,在此不在进行赘述。接着可以重新执行步骤S220和步骤S230,直至测试结果的测试覆盖率满足目标测试覆盖率。
本实施例中,若RMA分析后,芯片的测试覆盖率不满足要求,还可以通过生成新的测试需求,更新芯片测试配置(布线配置信息集合),然后将其写入芯片300中重新测试,该方式相对于相关技术中的测试流程,在测试覆盖率不满足需求时,无需重新设计制造基板,可以减少芯片300和测试载板的硬件改动,进一步降低芯片300迭代的周期和成本。
在一些实施例中,步骤S220基于布线配置信息集合配置芯片的可编程互联网络中,包括:获取芯片300的工作模式,工作模式包括正常工作模式和测试模式;响应于工作模式为测试模式,基于布线配置信息集合配置芯片的可编程互联网络;响应于工作模式为正常工作模式,将芯片300切换至测试模式,并基于布线配置信息集合配置芯片的可编程互联网络。
请参照图2,测试控制板400还可以具有工作模式控制接口A2,该工作模式控制接口A2可以用于控制当前芯片300处于正常工作模式还是测试模式,若在测试模式下,可以将布线配置信息集合配置到芯片300的可编程互联网320,若在正常工作模式下,可以先将芯片300切换至测试模式,然后再将布线配置信息集合配置到芯片300的可编程互联网320。该工作模式控制接口A2可以是专用的IO控制,也可以是通过I2C/SPI等配置的接口。另外,工作模式控制接口A2还可以用于选择测试模式的子类,从而对芯片300输入不同的测试激励。
通过判断芯片300的工作模式,并根据工作模式进行后续测试,可以区分正常工作模式和测试模式,使得芯片300的正常工作和测试互不影响,提高测试的可靠性。
在一些实施例中,测试方法还可以包括:获取测试结果的采集状态;输出与采集状态相对应的指示信息。
继续参照图2,测试控制板400还可以具有状态指示接口A3,例如,状态指示接口A3可以根据测试结果的采集状态输出不同的指示信号,例如采集进行中或采集已完成等等。
指示信息可以是文字、信号、声音等多种信息中的任意一种或多种,通过指示信息可以方便测试工程师快速了解测试状态和结果等。
可以理解,以上以测试控制器400为例进行说明该测试方法200,在其他实施例中,该测试方法200还可以由其他设备执行。
图8为根据本申请一个实施例的芯片测试配置生成装置的结构图;请参照图8,本申请实施例提供一种芯片测试配置生成装置500,芯片包括:具有可编程互联网络的中介层、与可编程互联网络连接的至少一个封装引脚、以及至少一个芯粒,每个芯粒设置有用于与可编程互联网络连接的至少一个芯粒引脚;装置500包括以下单元。
第一获取单元501,被配置为获取包括至少一项待测配置信息的待测配置信息集合。
布线单元502,被配置为对待测配置信息集合中的每一项待测配置信息执行布线处理,以生成包括至少一项布线配置信息的布线配置信息集合,其中,每一项待测配置信息与一项布线配置信息相对应。
在一些实施例中,布线单元502在执行布线处理时被进一步配置为:获取每一项待测配置信息中的芯粒集合以及与芯粒集合中的每个芯粒相对应的芯粒引脚集合;将该项待测配置信息对应的芯粒集合和芯粒引脚集合中未涉及的芯粒和芯粒引脚的状态配置为断开状态;在可编程互联网络中搜索该项待测配置信息对应的布线配置信息,布线配置信息能够将该项待测配置信息对应的芯粒引脚集合中的芯粒引脚连接至封装引脚集合中的封装引脚,封装引脚集合为能够用于测试的封装引脚的集合;以及响应于搜索到布线配置信息,确定该项待测配置信息配置成功,并将该项待测配置信息对应的布线配置信息添加至布线配置信息集合。
在一些实施例中,布线单元502在执行布线处理时被进一步配置为响应于未搜索到布线配置信息且可编程互联网络中的所有焊盘均连接有封装引脚,确定该项待测配置信息配置失败。
在一些实施例中,布线单元502在执行布线处理时被进一步配置为响应于未搜索到布线配置信息且可编程互联网络中存在有未连接封装引脚的空闲焊盘,为空闲焊盘设置新的封装引脚;将新的封装引脚添加至封装引脚集合,并且返回执行在可编程互联网络中搜索该项待测配置信息对应的布线配置信息的步骤。
在一些实施例中,可编程互联网络中具有与芯片引脚连接的开关节点;布线单元502在执行将该项待测配置信息对应的芯粒集合和芯粒引脚集合中未涉及的芯粒和芯粒引脚的状态配置为断开状态时,被进一步配置为将该项待测配置信息对应的芯粒集合中未涉及的芯粒的通电状态配置为断开状态;和/或,将该项待测配置信息对应的芯粒引脚集合中未涉及的芯粒引脚所连接的开关节点配置为断开状态。
在一些实施例中,布线单元502在对待测配置信息集合中的每一项待测配置信息执行布线处理,以生成包括至少一项布线配置信息的布线配置信息集合之后,被进一步配置为响应于存在有未配置成功的待测配置信息,重新获取待测配置信息集合,并且返回执行对待测配置信息集合中的每一项待测配置信息执行布线处理的步骤,直至更新后的待测配置信息集合中的所有待测配置信息均配置成功。
本实施例中芯片测试配置生成装置的工作原理和功能与上述实施例中芯片测试配置生成方法的工作原理和功能相同,具体可以参考上述各个实施例,在此不再进行赘述。
图9为根据本申请一个实施例的测试装置的结构图;请参照图9,本申请实施例还提供一种测试装置600,包括以下单元。
第二获取单元601,被配置为获取布线配置信息集合,布线配置信息集合基于上述任一项实施例的芯片测试配置生成方法。
配置单元602,被配置为基于布线配置信息集合配置芯片的可编程互联网络。
检测单元603,被配置为通过芯片的封装引脚向芯片输入测试激励,并采集芯片针对测试激励产生的输出数据,以生成测试结果。
在一些实施例中,测试装置600还包括:第三获取单元,被配置为响应于测试结果的测试覆盖率未满足目标测试覆盖率,基于新的待测信息配置集合更新布线配置信息合集,并且返回执行基于布线配置信息集合配置芯片的可编程互联网络的步骤,直至测试结果的测试覆盖率满足目标测试覆盖率。
在一些实施例中,配置单元602在执行基于布线配置信息集合配置芯片的可编程互联网络时,被进一步配置为获取芯片的工作模式,工作模式包括正常工作模式和测试模式;响应于工作模式为测试模式,基于布线配置信息集合配置芯片的可编程互联网络;响应于工作模式为正常工作模式,将芯片切换至测试模式,并基于布线配置信息集合配置芯片的可编程互联网络。
在一些实施例中,配置单元602在执行基于所述布线配置信息集合配置芯片的可编程互联网络时,被进一步配置为:将布线配置信息集合配置到芯片的互联网络控制器中,互联网络控制器用于对芯片的可编程互联网络进行配置。
在一些实施例中,芯片还包括:存储模块,存储模块包括一次可编程存储器、非易失性存储器和随机访问存储器中的至少一个;第二获取单元601在执行获取布线配置信息集合时,被进一步配置为从存储模块中获取布线配置信息集合。
在一些实施例中,第二获取单元601在执行获取布线配置信息集合时,被进一步配置为通过外部配置接口获取布线配置信息集合。
本实施例中测试装置的工作原理和功能与上述实施例中测试方法的工作原理和功能相同,具体可以参考上述各个实施例,在此不再进行赘述。
本申请的实施例还提供了一种电子设备包括:处理器和存储器,存储器用于存储处理器的可执行指令;其中,处理器配置为经由执行可执行指令来执行如上任一项实施例的芯片测试配置生成方法或测试方法。
本申请的实施例还提供了一种计算机可读存储介质,计算机可读存储介质存储有计算机程序,计算机程序被处理器执行时实现执行可执行指令来执行如上任一项实施例的芯片测试配置生成方法或测试方法。
本申请的实施例还提供了一种计算机程序产品,包括计算机程序,计算机程序被处理器执行时实现执行可执行指令来执行如上任一项实施例的芯片测试配置生成方法或测试方法。
图10为根据本申请一个实施例的电子设备的结构图,请参照图10,现将描述可以作为本申请的服务器或客户端的电子设备700的结构框图,其是可以应用于本申请的各方面的硬件设备的示例。电子设备旨在表示各种形式的数字电子的计算机设备,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本申请的实现。
如图10所示,设备700包括计算单元701,其可以根据存储在只读存储器(ROM 702)中的计算机程序或者从存储单元708加载到第二随机访问存储器(第二RAM 703)中的计算机程序,来执行各种适当的动作和处理。在第二RAM 703中,还可存储设备700操作所需的各种程序和数据。计算单元701、ROM 702以及第二RAM 703通过总线704彼此相连。输入/输出(I/O)接口705也连接至总线704。
设备700中的多个部件连接至I/O接口705,包括:输入单元706、输出单元707、存储单元708以及通信单元709。输入单元706可以是能向设备700输入信息的任何类型的设备,输入单元706可以接收输入的数字或字符信息,以及产生与电子设备的用户设置和/或功能控制有关的键信号输入,并且可以包括但不限于鼠标、键盘、触摸屏、轨迹板、轨迹球、操作杆、麦克风和/或遥控器。输出单元707可以是能呈现信息的任何类型的设备,并且可以包括但不限于显示器、扬声器、视频/音频输出终端、振动器和/或打印机。存储单元708可以包括但不限于磁盘、光盘。通信单元709允许设备700通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据,并且可以包括但不限于调制解调器、网卡、红外通信设备、无线通信收发机和/或芯片组,例如蓝牙TM设备、1302.11设备、WiFi设备、WiMax设备、蜂窝通信设备和/或类似物。
计算单元701可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元701的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元701执行上文所描述的各个方法和处理,例如芯片测试配置生成方法或测试方法。例如,在一些实施例中,芯片测试配置方法或测试方法可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元708。在一些实施例中,计算机程序的部分或者全部可以经由ROM 702和/或通信单元709而被载入和/或安装到设备700上。当计算机程序加载到第二RAM 703并由计算单元701执行时,可以执行上文描述的芯片测试配置生成方法或测试方法的一个或多个步骤。备选地,在其他实施例中,计算单元701可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行芯片测试配置方法或测试方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本申请的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本申请的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在计算机上实施此处描述的系统和技术,该计算机具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,也可以为分布式系统的服务器,或者是结合了区块链的服务器。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本申请中记载的各步骤可以并行地执行、也可以顺序地或以不同的次序执行,只要能够实现本申请公开的技术方案所期望的结果,本文在此不进行限制。
虽然已经参照附图描述了本申请的实施例或示例,但应理解,上述的方法、系统和设备仅仅是示例性的实施例或示例,本发明的范围并不由这些实施例或示例限制,而是仅由授权后的权利要求书及其等同范围来限定。实施例或示例中的各种要素可以被省略或者可由其等同要素替代。此外,可以通过不同于本申请中描述的次序来执行各步骤。进一步地,可以以各种方式组合实施例或示例中的各种要素。重要的是随着技术的演进,在此描述的很多要素可以由本申请之后出现的等同要素进行替换。
尽管上面已经示出和描述了本申请的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (17)

1.一种芯片测试配置生成方法,其特征在于,芯片包括:具有可编程互联网络的中介层、与所述可编程互联网络连接的至少一个封装引脚、以及至少一个芯粒,每个所述芯粒设置有用于与所述可编程互联网络连接的至少一个芯粒引脚;所述方法包括:
获取包括至少一项待测配置信息的待测配置信息集合;以及
对所述待测配置信息集合中的每一项所述待测配置信息执行布线处理,以生成包括至少一项布线配置信息的布线配置信息集合,其中,每一项所述待测配置信息与一项所述布线配置信息相对应。
2.根据权利要求1所述的方法,其特征在于,所述布线处理包括:
获取每一项所述待测配置信息中的芯粒集合以及与所述芯粒集合中的每个芯粒相对应的芯粒引脚集合;
将该项所述待测配置信息对应的所述芯粒集合和所述芯粒引脚集合中未涉及的所述芯粒和所述芯粒引脚的状态配置为断开状态;
在所述可编程互联网络中搜索该项所述待测配置信息对应的布线配置信息,所述布线配置信息能够将该项所述待测配置信息对应的所述芯粒引脚集合中的所述芯粒引脚连接至所述封装引脚集合中的所述封装引脚,所述封装引脚集合为能够用于测试的所述封装引脚的集合;以及
响应于搜索到所述布线配置信息,确定该项所述待测配置信息配置成功,并将该项所述待测配置信息对应的所述布线配置信息添加至所述布线配置信息集合。
3.根据权利要求2所述的方法,其特征在于,所述布线处理还包括:
响应于未搜索到所述布线配置信息且所述可编程互联网络中的所有焊盘均连接有所述封装引脚,确定该项所述待测配置信息配置失败。
4.根据权利要求2所述的方法,其特征在于,所述布线处理还包括:
响应于未搜索到所述布线配置信息且所述可编程互联网络中存在有未连接所述封装引脚的空闲焊盘,为所述空闲焊盘设置新的封装引脚;
将所述新的封装引脚添加至所述封装引脚集合,并且返回执行在所述可编程互联网络中搜索该项所述待测配置信息对应的布线配置信息的步骤。
5.根据权利要求2-4中任一项所述的方法,其特征在于,所述可编程互联网络中具有与所述芯片引脚连接的开关节点;
所述将该项所述待测配置信息对应的所述芯粒集合和所述芯粒引脚集合中未涉及的所述芯粒和所述芯粒引脚的状态配置为断开状态,包括:
将该项所述待测配置信息对应的所述芯粒集合中未涉及的所述芯粒的通电状态配置为所述断开状态;和/或,
将该项所述待测配置信息对应的所述芯粒引脚集合中未涉及的所述芯粒引脚所连接的所述开关节点配置为所述断开状态。
6.根据权利要求2-4中任一项所述的方法,其特征在于,在所述对所述待测配置信息集合中的每一项所述待测配置信息执行布线处理,以生成包括至少一项布线配置信息的布线配置信息集合之后,所述方法还包括:
响应于存在有未配置成功的所述待测配置信息,更新所述待测配置信息集合,并且返回执行对所述待测配置信息集合中的每一项所述待测配置信息执行布线处理的步骤,直至更新后的所述待测配置信息集合中的所有所述待测配置信息均配置成功。
7.一种测试方法,其特征在于,包括:
获取布线配置信息集合,所述布线配置信息集合基于权利要求1-6中任一项所述的芯片测试配置生成方法生成;
基于所述布线配置信息集合配置所述芯片的可编程互联网络;
通过所述芯片的封装引脚向所述芯片输入测试激励,并采集测试结果。
8.根据权利要求7所述的方法,其特征在于,还包括:
响应于所述测试结果的测试覆盖率未满足目标测试覆盖率,基于新的待测信息配置集合更新所述布线配置信息合集,并且返回执行基于所述布线配置信息集合配置所述芯片的可编程互联网络的步骤,直至所述测试结果的测试覆盖率满足目标测试覆盖率。
9.根据权利要求7所述的方法,其特征在于,所述基于所述布线配置信息集合配置所述芯片的可编程互联网络,包括:
获取所述芯片的工作模式,所述工作模式包括正常工作模式和测试模式;
响应于所述工作模式为测试模式,基于所述布线配置信息集合配置所述芯片的可编程互联网络;
响应于所述工作模式为正常工作模式,将所述芯片切换至所述测试模式,并基于所述布线配置信息集合配置所述芯片的可编程互联网络。
10.根据权利要求7所述的方法,其特征在于,所述基于所述布线配置信息集合配置所述芯片的可编程互联网络,包括:
将所述布线配置信息集合配置到所述芯片的互联网络控制器中,所述互联网络控制器用于对所述芯片的可编程互联网络进行配置。
11.根据权利要求7-10中任一项所述的方法,其特征在于,所述芯片还包括:存储模块,所述存储模块包括一次可编程存储器、非易失性存储器和随机访问存储器中的至少一个;
所述获取布线配置信息集合,包括:从所述存储模块中获取所述布线配置信息集合。
12.根据权利要求7-10中任一项所述的方法,其特征在于,所述获取布线配置信息集合,包括:通过外部配置接口获取所述布线配置信息集合。
13.一种芯片测试配置生成装置,其特征在于,所述芯片包括:具有可编程互联网络的中介层、与所述可编程互联网络连接的至少一个封装引脚、以及至少一个芯粒,每个所述芯粒设置有用于与所述可编程互联网络连接的至少一个芯粒引脚;所述装置包括:
第一获取单元,被配置为获取包括至少一项待测配置信息的待测配置信息集合;以及
布线单元,被配置为对所述待测配置信息集合中的每一项所述待测配置信息执行布线处理,以生成包括至少一项布线配置信息的布线配置信息集合,其中,每一项所述待测配置信息与一项所述布线配置信息相对应。
14.一种测试装置,其特征在于,包括:
第二获取单元,被配置为获取布线配置信息集合,所述布线配置信息集合基于权利要求1-6中任一项所述的芯片测试配置生成方法;
配置单元,被配置为基于所述布线配置信息集合配置所述芯片的可编程互联网络;
检测单元,被配置为通过所述芯片的封装引脚向所述芯片输入测试激励,并采集所述芯片针对所述测试激励产生的输出数据,以生成测试结果。
15.一种电子设备,其特征在于,包括:
处理器;以及
存储器,用于存储所述处理器的可执行指令;
其中,所述处理器配置为经由执行所述可执行指令来执行权利要求1-6或7-12中任一项所述的方法。
16.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现权利要求1-6或7-12中任一项所述的方法。
17.一种计算机程序产品,包括计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-6或7-12中任一项所述的方法。
CN202211130656.6A 2022-09-16 2022-09-16 芯片测试配置生成方法、测试方法、装置及电子设备 Active CN115598495B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211130656.6A CN115598495B (zh) 2022-09-16 2022-09-16 芯片测试配置生成方法、测试方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211130656.6A CN115598495B (zh) 2022-09-16 2022-09-16 芯片测试配置生成方法、测试方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN115598495A true CN115598495A (zh) 2023-01-13
CN115598495B CN115598495B (zh) 2024-01-30

Family

ID=84843693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211130656.6A Active CN115598495B (zh) 2022-09-16 2022-09-16 芯片测试配置生成方法、测试方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN115598495B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115879399A (zh) * 2023-02-16 2023-03-31 深圳市奇普乐芯片技术有限公司 芯片系统的生成方法、装置、终端及存储介质
CN117148117A (zh) * 2023-10-27 2023-12-01 中诚华隆计算机技术有限公司 一种Chiplet故障自动检测修复方法及系统
CN117290898A (zh) * 2023-10-18 2023-12-26 中诚华隆计算机技术有限公司 一种用于Chiplet芯片系统的安全保护方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0526986A (ja) * 1991-07-20 1993-02-05 Mega Chitsupusu:Kk ゲートアレイの試験方法及び試験装置
US20040042312A1 (en) * 2002-08-29 2004-03-04 Sung-Ryul Kim Memory devices with selectively enabled output circuits for test mode and method of testing the same
US20080104448A1 (en) * 2006-10-30 2008-05-01 Kenji Tamura Testing apparatus for semiconductor device
CN101881811A (zh) * 2009-05-08 2010-11-10 复旦大学 一种可编程逻辑器件互连资源的故障测试方法
CN110210102A (zh) * 2019-05-27 2019-09-06 中国人民解放军国防科技大学 仿生自修复硬件分布式全局动态布线系统
CN111563011A (zh) * 2019-02-13 2020-08-21 慧荣科技股份有限公司 存储器接口检测方法及计算机可读取存储介质
CN112151471A (zh) * 2020-10-13 2020-12-29 杭州晶通科技有限公司 一种多芯粒集成的封装结构及其制备方法
CN114002577A (zh) * 2021-10-21 2022-02-01 山东云海国创云计算装备产业创新中心有限公司 一种芯片测试方法、装置、设备及可读存储介质
CN115020266A (zh) * 2022-08-04 2022-09-06 南京邮电大学 一种2.5D Chiplet绑定后测试电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0526986A (ja) * 1991-07-20 1993-02-05 Mega Chitsupusu:Kk ゲートアレイの試験方法及び試験装置
US20040042312A1 (en) * 2002-08-29 2004-03-04 Sung-Ryul Kim Memory devices with selectively enabled output circuits for test mode and method of testing the same
US20080104448A1 (en) * 2006-10-30 2008-05-01 Kenji Tamura Testing apparatus for semiconductor device
CN101881811A (zh) * 2009-05-08 2010-11-10 复旦大学 一种可编程逻辑器件互连资源的故障测试方法
CN111563011A (zh) * 2019-02-13 2020-08-21 慧荣科技股份有限公司 存储器接口检测方法及计算机可读取存储介质
CN110210102A (zh) * 2019-05-27 2019-09-06 中国人民解放军国防科技大学 仿生自修复硬件分布式全局动态布线系统
CN112151471A (zh) * 2020-10-13 2020-12-29 杭州晶通科技有限公司 一种多芯粒集成的封装结构及其制备方法
CN114002577A (zh) * 2021-10-21 2022-02-01 山东云海国创云计算装备产业创新中心有限公司 一种芯片测试方法、装置、设备及可读存储介质
CN115020266A (zh) * 2022-08-04 2022-09-06 南京邮电大学 一种2.5D Chiplet绑定后测试电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高虎等: "FPGA 软件半实物仿真测试环境研究与框架设计", 《微电子学与计算机》, vol. 36, no. 6, pages 15 - 20 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115879399A (zh) * 2023-02-16 2023-03-31 深圳市奇普乐芯片技术有限公司 芯片系统的生成方法、装置、终端及存储介质
CN117290898A (zh) * 2023-10-18 2023-12-26 中诚华隆计算机技术有限公司 一种用于Chiplet芯片系统的安全保护方法
CN117290898B (zh) * 2023-10-18 2024-05-03 中诚华隆计算机技术有限公司 一种用于Chiplet芯片系统的安全保护方法
CN117148117A (zh) * 2023-10-27 2023-12-01 中诚华隆计算机技术有限公司 一种Chiplet故障自动检测修复方法及系统
CN117148117B (zh) * 2023-10-27 2023-12-29 中诚华隆计算机技术有限公司 一种Chiplet故障自动检测修复方法及系统

Also Published As

Publication number Publication date
CN115598495B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
CN115598495B (zh) 芯片测试配置生成方法、测试方法、装置及电子设备
CN104518924B (zh) 自动化测试及结果比对方法及系统
US20020087948A1 (en) Configurable debug system with proactive error handling
US7802140B2 (en) Diagnostic program, a switching program, a testing apparatus, and a diagnostic method
US7340658B2 (en) Technique for combining scan test and memory built-in self test
CN111158967B (zh) 人工智能芯片测试方法、装置、设备及存储介质
CN105378493A (zh) 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施
US7577876B2 (en) Debug system for data tracking
US6842022B2 (en) System and method for heterogeneous multi-site testing
JP2007279050A (ja) オープンアーキテクチャ試験システムにおける較正及び診断のサポート
CN113608940B (zh) 智能网卡的生产测试方法、系统、装置及可读存储介质
CN113448787A (zh) 晶圆异常分析的方法、装置、电子设备及可读存储介质
JP2007057541A (ja) 試験エミュレート装置
US20170277613A1 (en) Multiple mode testing in a vector memory restricted test environment
CN102478623B (zh) 待测单元的测试方法
TW201435371A (zh) 診斷工具-一種增加良率提升製程之產量的方法
Banik et al. Application-dependent testing of FPGA interconnect network
US20170370988A1 (en) Burn-in testing of individually personalized semiconductor device configuration
US9239897B2 (en) Hierarchical testing architecture using core circuit with pseudo-interfaces
US20230184831A1 (en) Server jtag component adaptive interconnection system and method
CN211528548U (zh) 一种基于片上系统的小型化卫星通用测试平台
CN114019357A (zh) 一种逻辑处理模块的测试引脚的管理方法及相关组件
CN114609510A (zh) 用于处理器的测试控制电路以及测试控制方法
US8887017B2 (en) Processor switchable between test and debug modes
Zhang et al. A dependability solution for homogeneous MPSoCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant