CN115598427B - 基于厚膜薄膜集成的耦合检波器及其实现方法 - Google Patents

Abstract

基于厚膜薄膜集成的耦合检波器及其实现方法，属于微波射频技术，耦合检波器布局于一层薄膜电路层和多层厚膜电路中，薄膜电路层与第1层厚膜电路之间有空白陶瓷层；相邻厚膜电路之间有陶瓷基板；第一耦合电桥、第一耦合电桥、第一检波二极管、第二检波二极管、第一端口、第二端口、第三端口、第四端口、第一电容、第二电容、第三电容、第四电容在薄膜电路层上；第一电感、第二电感、第三电感、第四电感、第一电阻、第二电阻、第三电阻、第四电阻在中间一层厚膜电路上；第一匹配负载、第二匹配负载在中间另一层厚膜电路上；最下层底面设有钼铜金属层，并贯通设置有多个散热孔。实现双向可互易检波，降低传输和功率损耗，缩小尺寸，利于集成。

Description

基于厚膜薄膜集成的耦合检波器及其实现方法

技术领域

本申请属于微波射频技术领域，尤其涉及一种基于厚膜薄膜集成的耦合检波器及其实现方法。

背景技术

检波器是微波、毫米波技术中的常规部件之一，在微波毫米波信号检测、自动增益控制、功率探测、稳幅的应用中是关键部件，被广泛应用于矢量网络分析仪、六端口网络、微波瞬时接收机、微波遥感探头等整机系统中，检波器将微波功率转化为电压来监测微波功率，微带检波器具有体积小、使用方便、成本低等特点，得到了广泛应用。

耦合器的精度会影响检波的精度，根据以往设计经验，带状线耦合器只有四分之一波长长度对应的频点附近效果较好，特别是毫米波频段，对耦合器的加工精度要求较高；另外，如果耦合功率过大，耦合线间距较小的情况下，可能会发生局部打火击穿介质的情况；另外，在保证性能前提下的产品小型化一直是微波系统的发展方向之一，在具体电路设计中，通常会遇到空间受限问题。同时，现有技术中利用ALN基板来提高散热性能，但是此种方式的散热仍然不够理想，后期集成化后也会带来系统散热的问题。

发明内容

为了解决上述现有技术的不足，本申请提供一种基于厚膜薄膜集成的耦合检波器及其实现方法，将以检波二极管、匹配负载、衰减电阻、电感等构成的双向可互易耦合检波器布局在不同的厚膜及薄膜层中，且将接地分层设置，并贯通设置与钼铜层连通的散热孔，利于大功率条件下的传输损耗和功率损耗降低，且可以缩小整体尺寸，利于小型化集成和集成后的散热改良。

为了实现上述目的，本发明采用以下技术：

一种基于厚膜薄膜集成的耦合检波器，其电路包括第一耦合电桥、第二耦合电桥、第一检波二极管、第二检波二极管；第一耦合电桥的1端连接第一端口，3端连接第一电阻一端，4端连接第一匹配负载后接地，2端连接第二耦合电桥的1端，第二耦合电桥的2端连接第二端口，3端连接第二匹配负载后接地，4端连接第二电阻一端；第一电阻另一端连接第一检波二极管正极端和第一电感一端，第一检波二极管负极端连接第一电容一端和第二电感一端，第二电感另一端连接第二电容一端和第三电阻一端，第三电阻另一端连接第三端口；第二电阻另一端连接第二检波二极管正极端和第三电感一端，第二检波二极管负极端连接第三电容一端和第四电感一端，第四电感另一端连接第四电容一端和第四电阻一端，第四电阻另一端连接第四端口，第二电容、第一电容、第一电感的另一端，以及第三电容、第四电容、第三电感的另一端均接地。

所述耦合检波器布局于自上而下叠设的一层薄膜电路层和多层厚膜电路中，薄膜电路层与第1层厚膜电路之间设有一空白陶瓷层；相邻两层厚膜电路之间设有一陶瓷基板；

第一耦合电桥、第二耦合电桥、第一检波二极管、第二检波二极管、第一端口、第二端口、第三端口、第四端口、第一电容、第二电容、第三电容、第四电容布局在薄膜电路层上；

第一电感、第二电感、第三电感、第四电感、第一电阻、第二电阻、第三电阻、第四电阻布局在中间的一层厚膜电路上；

第一匹配负载、第二匹配负载布局在中间的另一层厚膜电路上；

最后一层厚膜电路的底面设有一钼铜金属层，从薄膜电路层到钼铜金属层，贯通设置有多个散热孔。

一种基于厚膜薄膜集成的耦合检波器的实现方法，包括步骤：

S1、提供1个空白陶瓷层，对其表面进行减薄、打磨、抛光后，再在其上面按照薄膜工艺加工出薄膜电路层，根据设计需求均加工出相应的过孔；

在薄膜电路层上设置第一耦合电桥、第二耦合电桥、第一检波二极管、第二检波二极管、第一端口、第二端口、第三端口、第四端口、第一电容、第二电容、第三电容、第四电容，并使第一耦合电桥的1端连接第一端口，2端连接第二耦合电桥的1端，第二耦合电桥的2端连接第二端口，第一检波二极管负极端连接第一电容一端，第二检波二极管负极端连接第三电容一端；

S2、提供4个的陶瓷基板，在顶面分别加工出厚膜电路层，依次为第1层厚膜电路、第2层厚膜电路、第3层厚膜电路、第4层厚膜电路，并在第4层厚膜电路所在的陶瓷基板底面加工出第5层厚膜电路，根据设计需求均加工出相应的过孔；

在第2层厚膜电路上设置第一电感、第二电感、第三电感、第四电感、第一电阻、第二电阻、第三电阻、第四电阻，使第一电阻一端连接第一电感一端，第二电感一端连接第三电阻一端，第二电阻一端连接第三电感一端，第四电感一端连接第四电阻一端；

在第4层厚膜电路上设置第一匹配负载、第二匹配负载；

S3、叠合，将第1层厚膜电路、第2层厚膜电路、第3层厚膜电路、第4层厚膜电路所在陶瓷基板按自上而下的顺序叠合，将空白陶瓷层设于第1层厚膜电路上，并对齐相应过孔，烧结成型；

成型后，第一耦合电桥的3端通过过孔连接第一电阻另一端，4端通过过孔连接第一匹配负载一端，第二耦合电桥的3端通过过孔连接第二匹配负载一端，4端通过过孔连接第二电阻另一端，第一匹配负载和第二匹配负载另一端通过过孔连接到第3层厚膜电路上接地，第一电阻一端通过过孔连接第一检波二极管正极端，第一检波二极管负极端通过过孔连接第二电感另一端，第二电感一端通过过孔连接第二电容一端，第三电阻另一端通过过孔连接第三端口；第二电阻一端通过过孔连接第二检波二极管正极端，第二检波二极管负极端通过过孔连接第四电感另一端，第四电感一端通过过孔连接第四电容一端，第四电阻另一端通过过孔连接第四端口；第二电容、第一电容、第一电感的另一端，以及第三电容、第四电容、第三电感的另一端均通过过孔连接到第1层厚膜电路进行接地。

加工相应的过孔时，一并加工贯通的散热孔，叠合时，在第5层厚膜电路下方叠设一钼铜金属层，然后再进行烧结，成型后，散热孔从薄膜电路层贯通至钼铜金属层。

本发明有益效果在于：

1、本申请的耦合检波器电路，其耦合和截止端口是相对于输入端口而言，可实现双向可互易检波，本申请中将耦合电桥、检波二极管、电容、微带传输线等布置在顶层的薄膜电路层上，将电阻、电感布局在中间一层厚膜电路上，将匹配负载布局在中间另一层厚膜电路上，并且将电容、电感的接地与负载匹配的接地分别布置到中间的不同层的厚膜电路上，以薄膜厚膜集成的多层结构实现耦合检波器，并贯通设置连接到钼铜金属层的散热孔，利于大功率条件下的传输损耗和功率损耗降低，并且可以缩小整体尺寸，利于小型化集成和集成后的散热改良；

2、在本申请的耦合检波器实现方式中，利用空白陶瓷层进行打磨、抛光等处理获得平整面，在平整面上利用薄膜工艺加工出薄膜电路层，可确保薄膜电路层的平整性，以克服烧制过程中可能出现的变形等问题，并且利用薄膜电路层特性，易于在其上进行精细电路加工，便于将耦合电桥以印刷方式直接设置在薄膜电路层上，避免单独安装额外的独立耦合器器件，利于保持整体体积的缩小。

附图说明

图1是本申请实施例的耦合检波器电路结构示例图。

图2是本申请实施例的耦合检波器布局于厚膜薄膜结构中的结构示意图。

图3是本申请实施例的薄膜电路层的结构示意图。

图4是本申请实施例的从薄膜电路层至钼铜金属层的结构示意图。

附图标记说明：P1-第一端口、P2-第二端口、P3-第三端口、P4-第四端口、H1-第一耦合电桥、H2-第二耦合电桥、D1-第一检波二极管、D2-第二检波二极管、R1-第一电阻、R2-第二电阻、R3-第三电阻、R4-第四电阻、RL1-第一匹配负载、RL2-第二匹配负载、C1-第一电容、C2-第二电容、C3-第三电容、C4-第四电容、L1-第一电感、L2-第二电感、L3-第三电感、L4-第四电感、10-薄膜电路层、11-第1层厚膜电路、12-第2层厚膜电路、13-第3层厚膜电路、14-第4层厚膜电路、15-第5层厚膜电路、20-空白陶瓷层、21-陶瓷基板、31-散热孔、3-钼铜金属层。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面结合附图对本发明的实施方式进行详细说明，但本发明所描述的实施例是本发明一部分实施例，而不是全部的实施例。

本申请实施例的一种基于厚膜薄膜集成的耦合检波器，其电路如图1所示，包括第一耦合电桥H1、第二耦合电桥H2、第一检波二极管D1、第二检波二极管D2等。

其中，第一耦合电桥H1的1端连接第一端口P1，3端连接第一电阻R1一端，4端连接第一匹配负载RL1后接地，2端连接第二耦合电桥H2的1端，第二耦合电桥H2的2端连接第二端口P2，3端连接第二匹配负载RL2后接地，4端连接第二电阻R2一端；第一电阻R1另一端连接第一检波二极管D1正极端和第一电感L1一端，第一检波二极管D1负极端连接第一电容C1一端和第二电感L2一端，第二电感L2另一端连接第二电容C2一端和第三电阻R3一端，第三电阻R3另一端连接第三端口P3；第二电阻R2另一端连接第二检波二极管D2正极端和第三电感L3一端，第二检波二极管D2负极端连接第三电容C3一端和第四电感L4一端，第四电感L4另一端连接第四电容C4一端和第四电阻R4一端，第四电阻R4另一端连接第四端口P4，第二电容C2、第一电容C1、第一电感L1的另一端，以及第三电容C3、第四电容C4、第三电感L3的另一端均接地。

本实例的耦合检波器为双向可互易检波器，由于耦合电桥是无源互易器件，其耦合和截止端口是相对于输入端口而言的，所以根据信号的输入端口的改变，其工作模式会发生改变。其中，当信号以第一端口P1输入时，此时对于第一耦合电桥H1，其1端为输入端，2端为直通输出端，3端为耦合端，4端为截止端，对于第二耦合电桥H2，其1端为输入端，2端为直通输出端，3端为耦合端，4端为截止端。反之，当信号以第二端口P2输入时，对于第二耦合电桥H2，其2端为输入端，1端为直通输出端，3端为截止端，4端为耦合端，对于第一耦合电桥H1，其2端为输入端，1端为直通输出端，3端为截止端，4端为耦合端。

即当信号从第一端口P1侧进入时，主要由第一耦合电桥H1及其各端连接的电路工作进行检波，此时第二耦合电桥H2及其附属电路不进行检波工作；当信号从第二端口P2侧进入时，主要由第二耦合电桥H2及其各端连接的附属电路工作进行检波，此时第一耦合电桥H1及其附属电路不进行检波工作。

具体的，当信号从图1所示的左侧第一端口P1输入时，当为小功率信号时，第一耦合电桥H1的耦合电流小于第一检波二极管D1的导通电流，信号从第一耦合电桥H1的2端输出进入第二耦合电桥H2，第二耦合电桥H2此时由于3端为耦合端，4端为截止端，3端耦合的信号被第二匹配负载RL2吸收，第二检波二极管D2不工作，不进行耦合检波，信号直接从第二端口P2输出；当为大功率信号时，第一耦合电桥H1的耦合电流大于等于第一检波二极管D1的导通电流，第一检波二极管D1工作，提供一个检波电流，检波电流经过第三电阻R3转换成检波电压从第三端口P3输出。其中，第一电容C1和第二电容C2用于阻止直流信号通过，第一匹配负载RL1为50欧姆匹配负载，将可能出现的截止端信号吸收掉；第一电感L1和第二电感L2用于阻止高频信号通过。

同理，当信号从图1所示的右侧第二端口P2输入时，当为小功率信号时，直接从第一端口P1输出，当为大功率信号时，且第二耦合电桥H2的耦合电流大于等于第二检波二极管D2的导通电流，第二检波二极管D2工作，提供一个检波电流，检波电流经过第四电阻R4转换成检波电压从第四端口P4输出。第一耦合电桥H1的4端耦合的信号被第一匹配负载RL1吸收，第一检波二极管D1不工作，不进行耦合检波。其中，第三电容C3和第四电容C4用于阻止直流信号通过，第二匹配负载RL2为50欧姆匹配负载，将可能出现的截止端信号吸收掉；第三电感L3和第四电感L4用于阻止高频信号通过。

为使藕合信号强度在检波二极管灵敏度范围之内，在本实例中，优选的，在第一耦合电桥H1与第一检波二极管D1之间加设用于衰减的第一电阻R1，在第二耦合电桥H2与第二检波二极管D2之间加设用衰减的第二电阻R2。

本实例中，为了进一步解决现有技中仅一个基板平面布局检波器的方式存在的相关缺陷/不足，将耦合检波器布局在厚膜薄膜混合集成的多层结构中，具体的，如图2~图4所示，所述耦合检波器布局于自上而下叠设的一层薄膜电路层10和5层厚膜电路中，5层厚膜电路自上而下依次是第1层厚膜电路11、第2层厚膜电路12、第3层厚膜电路13、第4层厚膜电路14、第5层厚膜电路15。

薄膜电路层10与第1层厚膜电路11之间设有一层空白陶瓷层20；相邻两层厚膜电路之间设有一层陶瓷基板21。

第5层厚膜电路15的底面设有一钼铜金属层3，从薄膜电路层10到钼铜金属层3，贯通设置有多个散热孔31。钼铜金属层3连接到外部金属壳体。

其中，耦合检波器的第一耦合电桥H1、第二耦合电桥H2、第一检波二极管D1、第二检波二极管D2、第一端口P1、第二端口P2、第三端口P3、第四端口P4、第一电容C1、第二电容C2、第三电容C3、第四电容C4设置在薄膜电路层10上；第一电感L1、第二电感L2、第三电感L3、第四电感L4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4布局在中间的一层厚膜电路上，比如在第2层厚膜电路12上；第一匹配负载RL1、第二匹配负载RL2布局在中间的另一层厚膜电路上，比如在第4层厚膜电路14上。

第1层厚膜电路11为厚膜金属层，材质为钨，第一电容C1、第二电容C2、第三电容C3、第四电容C4的接地端，通过过孔连接到第1层厚膜电路11上，第一电感L1和第三电感L3的接地端，通过过孔连接到第1层厚膜电路11上。

第一匹配负载RL1、第二匹配负载RL2的一端分别通过不同过孔连接到薄膜电路层10，并在薄膜电路层10上通过键合线分别对应连接第一耦合电桥H1、第二耦合电桥H2，第一匹配负载RL1、第二匹配负载RL2的另一端的接地通过不同过孔连接到第3层厚膜电路13上。第3层厚膜电路13为厚膜金属层，材质为钨。

第三电阻R3一端通过过孔连接第二电容C2一端，第三电阻R3另一端通过过孔连接第三端口P3；第四电阻R4一端通过过孔连接第四电容C4一端，第四电阻R4另一端通过过孔连接第四端口P4；第二电感L2一端通过过孔连接第一检波二极管D1负极端、第一电容C1一端；第四电感L4一端通过过孔连接第二检波二极管D2负极端、第三电容C3一端；第一电阻R1一端通过过孔连接第一耦合电桥H1，另一端通过过孔连接第一检波二极管D1正极端；第二电阻R2一端通过过孔连接第二耦合电桥H2，另一端通过过孔连接第二检波二极管D2正极端。

第5层厚膜电路15为厚膜金属层，材质为钨。但由于钨和金属壳体热膨胀系数不一样，不能很好地直接相连，因此本实例中利用钼铜金属层来连接金属壳体，不仅起到散热作用，还能很好地和金属壳体相连。

本实例中，通过将如图1所示的检波器各元器件布局在薄膜电路层10、第2层厚膜电路12、第4层厚膜电路14，实现分层布局并利用过孔进行导通，并且利用第1层厚膜电路11和第3层厚膜电路13作为不同的接地层，可以合理的节省所占面积，利于小型化集成，还能将热功耗分布到不同的层，以由不同的陶瓷层来进行传导散热。

具体的，如上所述的基于厚膜薄膜集成的耦合检波器，可通过如下方式进行实现，包括如下步骤：

S1、提供1个空白陶瓷层20，对其表面进行减薄、打磨、抛光后，再在其上面按照薄膜工艺，如溅射、蒸发、电镀、蚀刻等工艺步骤加工出薄膜电路层10，根据设计需求均加工出相应的过孔，一并加工贯通的散热孔31。通过表面使用薄膜电路，确保表面平整，即可解决厚膜表面金属不平整带来的问题，同时，薄膜工艺的高精度加工保证，也可以满足小型化的要求。

然后，在薄膜电路层10上设置第一耦合电桥H1、第二耦合电桥H2、第一检波二极管D1、第二检波二极管D2、第一端口P1、第二端口P2、第三端口P3、第四端口P4、第一电容C1、第二电容C2、第三电容C3、第四电容C4。并在薄膜电路层10上，使第一耦合电桥H1的1端连接第一端口P1，2端连接第二耦合电桥H2的1端，第二耦合电桥H2的2端连接第二端口P2，第一检波二极管D1负极端连接第一电容C1一端，第二检波二极管D2负极端连接第三电容C3一端。

S2、提供4个陶瓷基板21，在顶面分别加工出厚膜电路层，依次为第1层厚膜电路11、第2层厚膜电路12、第3层厚膜电路13、第4层厚膜电路14，并在第4层厚膜电路14所在的陶瓷基板21底面加工出第5层厚膜电路15，根据设计需求均加工出相应的过孔，一并加工贯通的散热孔31。

然后，在第2层厚膜电路12上设置第一电感L1、第二电感L2、第三电感L3、第四电感L4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4，使第一电阻R1一端连接第一电感L1一端，并在第2层厚膜电路12上使第二电感L2一端连接第三电阻R3一端，第二电阻R2一端连接第三电感L3一端，第四电感L4一端连接第四电阻R4一端。

同时，在第4层厚膜电路14上设置第一匹配负载RL1、第二匹配负载RL2，并在第4层厚膜电路14上使第一匹配负载RL1、第二匹配负载RL2的两端均连接到不同的过孔。

在一些实施例中，也可以将步骤S1和步骤S2的顺序调换，并不影响方案实施的结果。

S3、叠合，将第1层厚膜电路11、第2层厚膜电路12、第3层厚膜电路13、第4层厚膜电路14所在陶瓷基板21按自上而下的顺序叠合，将空白陶瓷层20设于第1层厚膜电路11上，并在第5层厚膜电路15下方叠设一钼铜金属层3，并对齐相应过孔和散热孔31，烧结成型。

成型后，散热孔31从薄膜电路层10贯通至钼铜金属层3；并且，第一耦合电桥H1的3端通过过孔连接第一电阻R1另一端，4端通过过孔连接第一匹配负载RL1一端，第二耦合电桥H2的3端通过过孔连接第二匹配负载RL2一端，4端通过过孔连接第二电阻R2另一端，第一匹配负载RL1和第二匹配负载RL2另一端通过过孔连接到第3层厚膜电路13上接地，第一电阻R1一端通过过孔连接第一检波二极管D1正极端，第一检波二极管D1负极端通过过孔连接第二电感L2另一端，第二电感L2一端通过过孔连接第二电容C2一端，第三电阻R3另一端通过过孔连接第三端口P3；第二电阻R2一端通过过孔连接第二检波二极管D2正极端，第二检波二极管D2负极端通过过孔连接第四电感L4另一端，第四电感L4一端通过过孔连接第四电容C4一端，第四电阻R4另一端通过过孔连接第四端口P4；第二电容C2、第一电容C1、第一电感L1的另一端，以及第三电容C3、第四电容C4、第三电感L3的另一端均通过过孔连接到第1层厚膜电路11进行接地。

耦合电桥的线间距较小，承受大功率信号同样需要精细加工，本实例中，通过薄膜电路层10直接在表面印制形成一体化电路，而不是将加工好的耦合电桥10额外安装在薄膜电路层10表面，从而更加有利于散热，能够提升系统功率容量。

通过此种方式来实现，解决了单层厚膜陶瓷板形式存在的加工精度不高、表面不平整给射频信号传输带来较大损耗的问题，且通过器件分层和接地分层布置，避免大功率信号带来发热、射频线间打火、介质击穿等问题。

以上所述仅为本申请的优选实施例，并不用于限制本申请，显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。

Claims (8)

1.一种基于厚膜薄膜集成的耦合检波器，其特征在于：

耦合检波器的电路包括第一耦合电桥（H1）、第二耦合电桥（H2）、第一检波二极管（D1）、第二检波二极管（D2）；第一耦合电桥（H1）的1端连接第一端口（P1），3端连接第一电阻（R1）一端，4端连接第一匹配负载（RL1）后接地，2端连接第二耦合电桥（H2）的1端，第二耦合电桥（H2）的2端连接第二端口（P2），3端连接第二匹配负载（RL2）后接地，4端连接第二电阻（R2）一端；第一电阻（R1）另一端连接第一检波二极管（D1）正极端和第一电感（L1）一端，第一检波二极管（D1）负极端连接第一电容（C1）一端和第二电感（L2）一端，第二电感（L2）另一端连接第二电容（C2）一端和第三电阻（R3）一端，第三电阻（R3）另一端连接第三端口（P3）；第二电阻（R2）另一端连接第二检波二极管（D2）正极端和第三电感（L3）一端，第二检波二极管（D2）负极端连接第三电容（C3）一端和第四电感（L4）一端，第四电感（L4）另一端连接第四电容（C4）一端和第四电阻（R4）一端，第四电阻（R4）另一端连接第四端口（P4），第二电容（C2）、第一电容（C1）、第一电感（L1）的另一端，以及第三电容（C3）、第四电容（C4）、第三电感（L3）的另一端均接地；

所述耦合检波器布局于自上而下叠设的一层薄膜电路层（10）和多层厚膜电路中，多层厚膜电路自上而下包括第1层厚膜电路（11）、第2层厚膜电路（12）、第3层厚膜电路（13）、第4层厚膜电路（14）、第5层厚膜电路（15），薄膜电路层（10）与第1层厚膜电路（11）之间设有一空白陶瓷层（20）；相邻两层厚膜电路之间设有一陶瓷基板（21）；

第一耦合电桥（H1）、第二耦合电桥（H2）、第一检波二极管（D1）、第二检波二极管（D2）、第一端口（P1）、第二端口（P2）、第三端口（P3）、第四端口（P4）、第一电容（C1）、第二电容（C2）、第三电容（C3）、第四电容（C4）布局在薄膜电路层（10）上；

第一电感（L1）、第二电感（L2）、第三电感（L3）、第四电感（L4）、第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）布局在第2层厚膜电路（12）上；

第一匹配负载（RL1）、第二匹配负载（RL2）布局在第4层厚膜电路（14）上。

2.根据权利要求1所述的基于厚膜薄膜集成的耦合检波器，其特征在于，第5层厚膜电路（15）的底面设有一钼铜金属层（3），从薄膜电路层（10）到钼铜金属层（3），贯通设置有多个散热孔（31）。

3.根据权利要求2所述的基于厚膜薄膜集成的耦合检波器，其特征在于，第二电容（C2）、第一电容（C1）、第一电感（L1）的另一端，以及第三电容（C3）、第四电容（C4）、第三电感（L3）的另一端的接地，均通过不同过孔连接到第1层厚膜电路（11）上。

4.根据权利要求3所述的基于厚膜薄膜集成的耦合检波器，其特征在于，第一匹配负载（RL1）、第二匹配负载（RL2）的一端分别通过不同过孔连接到薄膜电路层（10），并在薄膜电路层（10）上通过键合线分别对应连接第一耦合电桥（H1）、第二耦合电桥（H2），第一匹配负载（RL1）、第二匹配负载（RL2）的另一端的接地通过不同过孔连接到第3层厚膜电路（13）上。

5.根据权利要求3所述的基于厚膜薄膜集成的耦合检波器，其特征在于，第三电阻（R3）一端通过过孔连接第二电容（C2）一端，第三电阻（R3）另一端通过过孔连接第三端口（P3）；

第四电阻（R4）一端通过过孔连接第四电容（C4）一端，第四电阻（R4）另一端通过过孔连接第四端口（P4）；

第二电感（L2）一端通过过孔连接第一检波二极管（D1）负极端、第一电容（C1）一端；

第四电感（L4）一端通过过孔连接第二检波二极管（D2）负极端、第三电容（C3）一端；

第一电阻（R1）一端通过过孔连接第一耦合电桥（H1），另一端通过过孔连接第一检波二极管（D1）正极端；

第二电阻（R2）一端通过过孔连接第二耦合电桥（H2），另一端通过过孔连接第二检波二极管（D2）正极端。

6.一种基于厚膜薄膜集成的耦合检波器的实现方法，其特征在于，包括步骤：

S1、提供1个空白陶瓷层（20），对其表面进行减薄、打磨、抛光后，再在其上面按照薄膜工艺加工出薄膜电路层（10），根据设计需求均加工出相应的过孔；

在薄膜电路层（10）上设置第一耦合电桥（H1）、第二耦合电桥（H2）、第一检波二极管（D1）、第二检波二极管（D2）、第一端口（P1）、第二端口（P2）、第三端口（P3）、第四端口（P4）、第一电容（C1）、第二电容（C2）、第三电容（C3）、第四电容（C4），并使第一耦合电桥（H1）的1端连接第一端口（P1），2端连接第二耦合电桥（H2）的1端，第二耦合电桥（H2）的2端连接第二端口（P2），第一检波二极管（D1）负极端连接第一电容（C1）一端，第二检波二极管（D2）负极端连接第三电容（C3）一端；

S2、提供4个的陶瓷基板（21），在顶面分别加工出厚膜电路层，依次为第1层厚膜电路（11）、第2层厚膜电路（12）、第3层厚膜电路（13）、第4层厚膜电路（14），并在第4层厚膜电路（14）所在的陶瓷基板（21）底面加工出第5层厚膜电路（15），根据设计需求均加工出相应的过孔；

在第2层厚膜电路（12）上设置第一电感（L1）、第二电感（L2）、第三电感（L3）、第四电感（L4）、第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4），使第一电阻（R1）一端连接第一电感（L1）一端，第二电感（L2）一端连接第三电阻（R3）一端，第二电阻（R2）一端连接第三电感（L3）一端，第四电感（L4）一端连接第四电阻（R4）一端；

在第4层厚膜电路（14）上设置第一匹配负载（RL1）、第二匹配负载（RL2）；

S3、叠合，将第1层厚膜电路（11）、第2层厚膜电路（12）、第3层厚膜电路（13）、第4层厚膜电路（14）所在陶瓷基板（21）按自上而下的顺序叠合，将空白陶瓷层（20）设于第1层厚膜电路（11）上，并对齐相应过孔，烧结成型；

成型后，第一耦合电桥（H1）的3端通过过孔连接第一电阻（R1）另一端，4端通过过孔连接第一匹配负载（RL1）一端，第二耦合电桥（H2）的3端通过过孔连接第二匹配负载（RL2）一端，4端通过过孔连接第二电阻（R2）另一端，第一匹配负载（RL1）和第二匹配负载（RL2）另一端通过过孔连接到第3层厚膜电路（13）上接地，第一电阻（R1）一端通过过孔连接第一检波二极管（D1）正极端，第一检波二极管（D1）负极端通过过孔连接第二电感（L2）另一端，第二电感（L2）一端通过过孔连接第二电容（C2）一端，第三电阻（R3）另一端通过过孔连接第三端口（P3）；第二电阻（R2）一端通过过孔连接第二检波二极管（D2）正极端，第二检波二极管（D2）负极端通过过孔连接第四电感（L4）另一端，第四电感（L4）一端通过过孔连接第四电容（C4）一端，第四电阻（R4）另一端通过过孔连接第四端口（P4）；第二电容（C2）、第一电容（C1）、第一电感（L1）的另一端，以及第三电容（C3）、第四电容（C4）、第三电感（L3）的另一端均通过过孔连接到第1层厚膜电路（11）进行接地。

7.根据权利要求6所述的基于厚膜薄膜集成的耦合检波器的实现方法，其特征在于，加工相应的过孔时，一并加工贯通的散热孔（31），叠合时，在第5层厚膜电路（15）下方叠设一钼铜金属层（3），然后再进行烧结，成型后，散热孔（31）从薄膜电路层（10）贯通至钼铜金属层（3）。

8.根据权利要求6所述的基于厚膜薄膜集成的耦合检波器的实现方法，其特征在于，第一耦合电桥（H1）和第二耦合电桥（H2）通过在薄膜电路层（10）上进行直接印刷形成。

Images