CN117253889B - 射频集成电路的固支梁结构静电保护电路及其制备方法 - Google Patents
射频集成电路的固支梁结构静电保护电路及其制备方法 Download PDFInfo
- Publication number
- CN117253889B CN117253889B CN202311546025.7A CN202311546025A CN117253889B CN 117253889 B CN117253889 B CN 117253889B CN 202311546025 A CN202311546025 A CN 202311546025A CN 117253889 B CN117253889 B CN 117253889B
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- clamped beam
- integrated circuit
- frequency integrated
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 37
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 230000008054 signal transmission Effects 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000004873 anchoring Methods 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000001883 metal evaporation Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 238000004891 communication Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及射频集成电路技术领域，尤其为射频集成电路的固支梁结构静电保护电路及其制备方法，包括半导体衬底，所述半导体衬底表面靠近两侧边缘处均固定设置有锚定块，且所述锚定块一端接地，两个所述锚定块之间固定安装有固支梁，还包括端口焊盘，所述端口焊盘位于半导体衬底一侧，且所述端口焊盘一端连接有信号传输线，所述信号传输线的另一端与射频集成电路的内部电路电连接，且固支梁的下拉电压大于射频集成电路的输入输出信号电压，且小于端口焊盘的静电脉冲信号的电压。在实现射频集成电路的静电保护的同时，有效降低寄生效应对射频集成电路的影响，确保射频集成电路的正常运行。
Description
技术领域
本发明涉及射频集成电路技术领域，尤其是射频集成电路的固支梁结构静电保护电路及其制备方法。
背景技术
射频集成电路是无线通讯设备中的重要元器件，随着现在无线通讯技术的高速发展，无线通讯设备以及无线通讯基站越来越多的出现在我们的生活中，所以射频集成电路也越来越多应用在我们的生活中，随着射频集成电路的广泛应用，其可靠性问题也日渐显现，而静电损伤是我们射频集成电路中最常见的一个可靠性问题；所以，对于目前的射频集成电路的设计来说，提高射频集成电路的静电保护能力越来越重要，也是急需解决的问题。
目前应用在射频集成电路中的传统的静电保护方法就是利用到二极管或者晶体管的导通来实现对静电的泄放。但是，这种静电保护电路中的二极管或者晶体管不可避免存在寄生效应，频率越高，寄生效应越大；而射频集成电路的工作频率较高，如果在射频集成电路的射频信号输入输出端口设计这种传统的静电保护电路，那静电保护电路引入的寄生效应将大大恶化射频集成电路的性能，甚至使得电路不能正常工作。
因此，如何降低寄生效应对射频集成电路的影响，已成为现有技术中亟待解决的问题。
发明内容
本发明的目的是通过提出射频集成电路的固支梁结构静电保护电路及其制备方法，以解决上述背景技术中提的静电保护电路引入的寄生效应将大大恶化射频集成电路的性能，甚至使得电路不能正常工作的缺陷。
为实现上述目的，一方面，本发明提供一种射频集成电路的固支梁结构静电保护电路，包括半导体衬底，所述半导体衬底表面靠近两侧边缘处均固定设置有锚定块，且所述锚定块一端接地，两个所述锚定块之间固定安装有固支梁，所述射频集成电路的固支梁结构静电保护电路还包括：
端口焊盘，所述端口焊盘位于半导体衬底一侧，且所述端口焊盘一端连接有信号传输线，所述信号传输线的另一端与射频集成电路的内部电路电连接。
作为本发明的一种优选技术方案：所述固支梁的下拉电压大于射频集成电路的输入输出信号电压，且所述固支梁的下拉电压小于所述端口焊盘的静电脉冲信号的电压。
作为本发明的一种优选技术方案：所述固支梁的中间区域位于信号传输线的正上方，且所述固支梁位于所述信号传输线上方的区域设置有极板。
作为本发明的一种优选技术方案：所述固支梁的分布方向与所述信号传输线的分布方向垂直。
作为本发明的一种优选技术方案：所述锚定块和所述固支梁均通过光刻工艺制成。
作为本发明的一种优选技术方案：所述锚定块与所述固支梁均采用导电金属材料。
作为本发明的一种优选技术方案：另一方面，本发明还提供一种如上述任意一项所述的射频集成电路的固支梁结构静电保护电路的制备方法，包括如下操作步骤：
S1、在半导体衬底上涂覆光刻胶，并去除锚定块布设区域、端口焊盘布设区域和信号传输线布设区域的光刻胶；
S2、通过金属蒸发沉积形成第一金属层，所述第一金属层包括信号传输线的金属层、端口焊盘的金属层和锚定块的金属层；
S3、去除光刻胶及光刻胶上的金属；
S4、在半导体衬底上涂覆牺牲层，光刻牺牲层并保留固支梁布设区域的牺牲层；
S5、涂覆光刻胶，并去除端口焊盘布设区域和固支梁布设区域的光刻胶；
S6、蒸发沉积第二金属种子层；
S7、去除光刻胶以及光刻胶上的第二金属种子层；
S8、电镀第二金属层；
S9、去除牺牲层，形成固支梁。
与现有技术相比，本发明的有益效果：
本发明提供的射频集成电路的固支梁结构静电保护电路及其制备方法中，在实现射频集成电路的静电保护的同时，有效降低寄生效应对射频集成电路的影响，确保射频集成电路的正常运行，便于实际应用和推广。
附图说明
图1为本发明优选实施例的射频集成电路的固支梁结构静电保护电路的主视图；
图2为本发明优选实施例的射频集成电路的固支梁结构静电保护电路的俯视图；
图3为本发明优选实施例的射频集成电路的固支梁结构静电保护电路的侧视图。
图中：1、锚定块；2、半导体衬底；3、固支梁；4、极板；5、信号传输线；6、端口焊盘。
具体实施方式
需要说明的是，在不冲突的情况下，本实施例中的实施例及实施例中的特征可以相互组合，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
参照图1-3，一方面，本发明优选实施例提供了射频集成电路的固支梁结构静电保护电路，包括半导体衬底2，半导体衬底2用于为半导体器件提供了机械支持和稳定性，以制成半导体器件，半导体衬底2表面靠近两侧边缘处均固定设置有锚定块1，且锚定块1一端接地，锚定块1用于提供静电保护，防止不必要的电荷积聚和电荷漏失；
两个锚定块1之间固定安装有固支梁3，固支梁3位于半导体衬底2上方，进一步的，如图2所示，固支梁3的分布方向与信号传输线5的分布方向垂直，且固支梁3的中间区域位于信号传输线5的正上方。
进一步的，锚定块1和固支梁3均通过光刻工艺制成，且锚定块1与固支梁3均采用导电金属材料，导电金属材料用于确保锚定块1和固支梁3在需要导电性能的应用中提供良好的电气连接和接地，其中，导电金属材料为铜、铝、银或镍中的任意一种。
射频集成电路的固支梁结构静电保护电路还包括端口焊盘6，端口焊盘6位于半导体衬底2一侧，且端口焊盘6一端连接有信号传输线5，信号传输线5的另一端与射频集成电路的内部电路电连接，用于允许信号的输入和输出；信号传输线5和端口焊盘6同样是射频集成电路的固支梁结构静电保护电路的一部分。
其中，端口焊盘6用于连接信号传输线5，信号传输线5用于将信号传输到射频集成电路的内部，或从射频集成电路的内部进行信号输出
进一步的，固支梁3位于信号传输线5上方的区域设置有极板4，即极板4位于固支梁3的中间区域，因此，极板4位于信号传输线5的正上方，极板4可以帮助防止静电干扰或电荷积聚对信号传输线5和射频集成电路的影响，当发生静电脉冲信号时，固支梁3下拉并与信号传输线5接触，但极板4可能充当静电屏蔽层，帮助分离静电脉冲信号并将其泄放到地，有助于防止静电脉冲信号进入射频集成电路的内部电路；极板4的接触可以用于连接或断开电路，根据需要改变信号的路径。
同时，极板4作为绝缘材料，以确保信号传输线5和射频电路之间的隔离，极板4位于固支梁3和信号传输线5之间，可能充当绝缘层，有助于确保固支梁和信号传输线之间的隔离，以防止在正常操作期间发生不必要的电路干扰。
再进一步的，极板4的形状和位置可能会影响电路中的电容效应，具体取决于其几何形状，因此，极板4的形状可以但不限于圆形、矩形等，如图2，极板4为矩形，极板4将固支梁3除极板4的部分分割为“T”字形结构，固支梁3被分割为“T”字形结构，极板4可提供额外的机械支持，以保持固支梁3的稳定性。
由于锚定块1和固支梁3均采用导电金属材料制成，固支梁3的下拉电压大于射频集成电路的输入输出信号电压，且固支梁3的下拉电压小于端口焊盘6的静电脉冲信号的电压，因此，当正常输入输出信号通过信号传输线5时，由于信号电压低于固支梁3的下拉电压，固支梁3保持在信号传输线5上方，信号可正常通过信号传输线5进入射频集成电路的内部电路，当产生静电脉冲信号时，由于固支梁3的下拉电压小于静电脉冲信号的电压，固支梁3会被下拉并和信号传输线5接触，造成信号传输线5短路到地，静电脉冲信号可通过固支梁3泄放到地，无法进入到射频集成电路的内部电路，从而无法损伤到射频集成电路的内部电路，实现射频集成电路的静电保护；
当固支梁3未被下拉时，寄生效应就是固支梁3和信号传输线5之间形成的电容效应，固支梁3和信号传输线5之间的介质为空气，介电常数较低，所以形成的电容的容值很小，寄生效应很弱，对于正常工作状态下的射频集成电路的基本没有影响，从而可有效降低寄生效应对射频集成电路的影响，确保射频集成电路的正常运行；即本申请实施例提供的固支梁结构静电保护电路，可在实现射频集成电路的静电保护的同时，有效降低寄生效应对射频集成电路的影响，确保射频集成电路的正常运行，出现潜在的静电脉冲威胁时，固支梁3充当了防护装置，确保静电脉冲信号不会对射频集成电路的内部电路造成损害，有助于提高集成电路的可靠性和耐受性，便于实际应用和推广。
进一步的，本实施例，参照图2，A表示半导体衬底2的前侧方向；A1表示半导体衬底2的后侧方向；P表示半导体衬底2的左侧方向；P1表示半导体衬底2的右侧方向。
另一方面，本发明优选实施例提供了射频集成电路的固支梁结构静电保护电路的制备方法，用于制备射频集成电路的固支梁结构静电保护电路，该射频集成电路的固支梁结构静电保护电路的制备方法，可以但不限于包括如下步骤：
S1、在半导体衬底2上涂覆光刻胶，并使用光刻技术，去除锚定块1布设区域、端口焊盘6布设区域和信号传输线5布设区域的光刻胶；
S2、在经过光刻胶的遮蔽下，通过金属蒸发沉积形成第一金属层，其中，第一金属层包括信号传输线5的金属层、端口焊盘6的金属层和锚定块1的金属层；
S3、去除光刻胶及光刻胶上的金属，去除未被金属覆盖的光刻胶以及光刻胶上的金属，留下定义好的金属结构；
S4、在半导体衬底2上涂覆牺牲层，光刻牺牲层并保留固支梁3布设区域的牺牲层，使用光刻技术，去除将用于形成固支梁的区域的光刻胶；
S5、涂覆光刻胶，并去除端口焊盘6布设区域和固支梁3布设区域的光刻胶；
S6、在光刻胶的遮蔽下，蒸发沉积第二金属种子层；
S7、去除光刻胶以及光刻胶上的第二金属种子层，去除未被金属种子层覆盖的光刻胶以及光刻胶上的金属种子层，留下定义好的金属结构；
S8、电镀第二金属层，去除未被金属种子层覆盖的光刻胶以及光刻胶上的金属种子层，留下定义好的金属结构；
S9、去除牺牲层，形成固支梁3。
根据上述步骤制备的射频集成电路的固支梁结构静电保护电路，可在实现射频集成电路的静电保护的同时，有效降低寄生效应对射频集成电路的影响，确保射频集成电路的正常运行，出现潜在的静电脉冲威胁时，固支梁3充当了防护装置，确保静电脉冲信号不会对射频集成电路的内部电路造成损害，有助于提高集成电路的可靠性和耐受性，便于实际应用和推广。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (6)
1.一种射频集成电路的固支梁结构静电保护电路，包括半导体衬底（2），其特征在于：所述半导体衬底（2）表面靠近两侧边缘处均固定设置有锚定块（1），且所述锚定块（1）一端接地，两个所述锚定块（1）之间固定安装有固支梁（3），所述射频集成电路的固支梁结构静电保护电路还包括：
端口焊盘（6），所述端口焊盘（6）位于半导体衬底（2）一侧，且所述端口焊盘（6）一端连接有信号传输线（5），所述信号传输线（5）的另一端与射频集成电路的内部电路电连接，所述固支梁（3）的中间区域位于信号传输线（5）的正上方；
所述固支梁（3）的下拉电压大于射频集成电路的输入输出信号电压，且所述固支梁（3）的下拉电压小于所述端口焊盘（6）的静电脉冲信号的电压。
2.根据权利要求1所述的射频集成电路的固支梁结构静电保护电路，其特征在于：所述固支梁（3）位于所述信号传输线（5）上方的区域设置有极板（4）。
3.根据权利要求1所述的射频集成电路的固支梁结构静电保护电路，其特征在于：所述固支梁（3）的分布方向与所述信号传输线（5）的分布方向垂直。
4.根据权利要求1所述的射频集成电路的固支梁结构静电保护电路，其特征在于：所述锚定块（1）和所述固支梁（3）均通过光刻工艺制成。
5.根据权利要求1所述的射频集成电路的固支梁结构静电保护电路，其特征在于：所述锚定块（1）与所述固支梁（3）均采用导电金属材料。
6.一种如权利要求1-5任意一项所述的射频集成电路的固支梁结构静电保护电路的制备方法，其特征在于：包括如下操作步骤：
S1、在半导体衬底（2）上涂覆光刻胶，并去除锚定块（1）布设区域、端口焊盘（6）布设区域和信号传输线（5）布设区域的光刻胶；
S2、通过金属蒸发沉积形成第一金属层，所述第一金属层包括信号传输线（5）的金属层、端口焊盘（6）的金属层和锚定块（1）的金属层；
S3、去除光刻胶及光刻胶上的金属；
S4、在半导体衬底（2）上涂覆牺牲层，光刻牺牲层并保留固支梁（3）布设区域的牺牲层；
S5、涂覆光刻胶，并去除端口焊盘（6）布设区域和固支梁（3）布设区域的光刻胶；
S6、蒸发沉积第二金属种子层；
S7、去除光刻胶以及光刻胶上的第二金属种子层；
S8、电镀第二金属层；
S9、去除牺牲层，形成固支梁（3）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311546025.7A CN117253889B (zh) | 2023-11-20 | 2023-11-20 | 射频集成电路的固支梁结构静电保护电路及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311546025.7A CN117253889B (zh) | 2023-11-20 | 2023-11-20 | 射频集成电路的固支梁结构静电保护电路及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117253889A CN117253889A (zh) | 2023-12-19 |
| CN117253889B true CN117253889B (zh) | 2024-01-26 |
Family
ID=89135482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311546025.7A Active CN117253889B (zh) | 2023-11-20 | 2023-11-20 | 射频集成电路的固支梁结构静电保护电路及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117253889B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1832081A (zh) * | 2006-04-17 | 2006-09-13 | 东南大学 | 射频微电子机械双膜桥并联电容式开关及其制备方法 |
| CN103336175A (zh) * | 2013-06-19 | 2013-10-02 | 东南大学 | 基于微机械固支梁电容式功率传感器的相位检测器及制法 |
| CN103344831A (zh) * | 2013-06-19 | 2013-10-09 | 东南大学 | 基于微机械直接热电式功率传感器的相位检测器及制法 |
| CN107709225A (zh) * | 2015-06-22 | 2018-02-16 | 英特尔公司 | 集成mems结构与互连和过孔 |
| CN113336183A (zh) * | 2021-06-04 | 2021-09-03 | 东南大学 | 一种微波集成电路固支梁静电释放防护及其能量存储结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067914B2 (en) * | 2001-11-09 | 2006-06-27 | International Business Machines Corporation | Dual chip stack method for electro-static discharge protection of integrated circuits |
| US7045459B2 (en) * | 2002-02-19 | 2006-05-16 | Northrop Grumman Corporation | Thin film encapsulation of MEMS devices |
| JP2010129371A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | スイッチ及びｅｓｄ保護素子 |
| TWI663785B (zh) * | 2017-11-29 | 2019-06-21 | 啟碁科技股份有限公司 | 電子裝置、射頻裝置及其訊號傳輸構件 |
-
2023
- 2023-11-20 CN CN202311546025.7A patent/CN117253889B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1832081A (zh) * | 2006-04-17 | 2006-09-13 | 东南大学 | 射频微电子机械双膜桥并联电容式开关及其制备方法 |
| CN103336175A (zh) * | 2013-06-19 | 2013-10-02 | 东南大学 | 基于微机械固支梁电容式功率传感器的相位检测器及制法 |
| CN103344831A (zh) * | 2013-06-19 | 2013-10-09 | 东南大学 | 基于微机械直接热电式功率传感器的相位检测器及制法 |
| CN107709225A (zh) * | 2015-06-22 | 2018-02-16 | 英特尔公司 | 集成mems结构与互连和过孔 |
| CN113336183A (zh) * | 2021-06-04 | 2021-09-03 | 东南大学 | 一种微波集成电路固支梁静电释放防护及其能量存储结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117253889A (zh) | 2023-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7101778B2 (en) | Transmission lines for CMOS integrated circuits | |
| CN105140207B (zh) | 半导体装置 | |
| US7554829B2 (en) | Transmission lines for CMOS integrated circuits | |
| US6118357A (en) | Wireless MMIC chip packaging for microwave and millimeterwave frequencies | |
| US20220141950A1 (en) | Shielding Structure for System-In-Package and Electronic Device | |
| CN102638931B (zh) | 电子组件、使寄生电容最小的方法及电路板结构制造方法 | |
| WO2022065994A1 (en) | Non-galvanic interconnect for planar rf devices | |
| KR20070048266A (ko) | 다중 전압용 분리형 박막 커패시터 | |
| US10453774B1 (en) | Thermally enhanced substrate | |
| CN117253889B (zh) | 射频集成电路的固支梁结构静电保护电路及其制备方法 | |
| US4992851A (en) | Characteristic impedance-correct chip carrier for microwave semiconductor components | |
| US7170361B1 (en) | Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices | |
| CN105789183A (zh) | 半导体器件 | |
| JP2001237634A (ja) | パッチ／マイクロストリップ要素を用いた能動アンテナのための電光防護方法及び電光防護手段を有する能動アンテナ・システム | |
| GB2248346A (en) | Multilayer semiconductor circuit module | |
| JP2011506925A (ja) | Ｅｃｏ接触器 | |
| KR100827665B1 (ko) | 반도체 장치 및 이 장치의 디커플링 커패시터의 레이아웃방법 | |
| KR20030064830A (ko) | 상호 연결체 | |
| CN115693080A (zh) | 一种基于厚薄膜电路基板的大功率合成器实现方法 | |
| CN115696896A (zh) | 一种毫米波电路装置 | |
| CN117199070A (zh) | 射频集成电路的悬臂梁结构静电保护电路及其制备方法 | |
| US20090020877A1 (en) | Transmission line structure and signal transmission structure | |
| CN117096149B (zh) | 一种氮化稼器件及其制造方法 | |
| CN218849479U (zh) | 电子器件及电子设备 | |
| CN220043764U (zh) | 一种多层电路板、电路板及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |