CN115589769A - 选通器件制备方法、选通器件及1s1r单元 - Google Patents
选通器件制备方法、选通器件及1s1r单元 Download PDFInfo
- Publication number
- CN115589769A CN115589769A CN202110688727.3A CN202110688727A CN115589769A CN 115589769 A CN115589769 A CN 115589769A CN 202110688727 A CN202110688727 A CN 202110688727A CN 115589769 A CN115589769 A CN 115589769A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- substrate
- photoresist
- growing
- functional layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种选通器件的制备方法,一种选通器件和1S1R单元,制备方法包括:在衬底上生长金属层,并在金属层上形成具有第一光刻图形的光刻胶;根据光刻胶的第一光刻图案,对金属层进行刻蚀,以形成底电极;采用氧化工艺对底电极表面进行氧化处理,以形成功能层;在功能层上生长顶电极,以形成选通器件。本发明提供的选通器件制备方法用以解决现有技术中选通器件易产生短路或者击穿现象,以及多个选通器件之间均一性差的技术问题。
Description
技术领域
本发明涉及微电子器件领域,尤其涉及一种选通器件的制备方法、一种选通器件及1S1R单元。
背景技术
阻变存储器(Resistive Random Access Memory,RRAM)是一种新型的存储技术,具有低功耗,高存取速度,可缩小性好及易于3D集成等优势,被认为是下一代存储技术的有力竞争者,此外,基于阻变器件实现神经形态计算系统也是目前实现新型计算架构的新方向。
基于一阻变器件一选通管(one Selector one RRAM,1S1R)单元的交叉阵列构架是RRAM最具潜力的高密度集成技术方案,也适用于实现神经形态计算系统。非易失性阻变存储器和易失性选通器件是1S1R单元中不可或缺的组成部分。为保证1S1R正常工作,开发高可靠的选通管器件和忆阻器件,对实现大规模忆阻器阵列,以及通过忆阻器实现神经形态计算和大规模数据存储都具有重大的意义。
但采用目前的选通器件制备方法制备的选通器件很容易产生短路或者击穿现象,并且多个选通器件之间的均一性也偏低,电学特性的离散型较大,不利于大规模集成。
发明内容
本申请实施例通过提供一种选通器件的制备方法、选通器件及阻变忆阻器,解决了现有技术中选通器件易产生短路或者击穿现象,以及多个选通器件之间均一性差的技术问题。
第一方面,本申请提供一种选通器件的制备方法,包括:
在衬底上生长金属层,并在所述金属层上形成具有第一光刻图形的光刻胶;
根据所述光刻胶的所述第一光刻图案,对所述金属层进行刻蚀,以形成底电极;
采用氧化工艺对所述底电极表面进行氧化处理,以形成功能层;
在所述功能层上生长顶电极,以形成所述选通器件。
可选地,在所述在衬底上生长金属层之前,还包括:对所述衬底进行清洗,所述清洗过程包括:
将所述衬底置于丙酮溶液中进行超声清洗;
依次使用无水乙醇和去离子水对所述衬底进行清洗;
使用N2将所述衬底吹干。
可选地,所述在衬底上生长金属层,包括:
采用磁控溅射法、离子束溅射法、电子束蒸发法或者热蒸发法在所述衬底上生长金属层。
可选地,所述金属层的材料为Ta、W、Hf、Al或者Ti。
可选地,所述对所述金属层进行刻蚀,包括:
采用电感耦合等离子体方法对所述金属层进行刻蚀;
在所述刻蚀完成后,还包括:
去除残留的光刻胶,以形成所述底电极。
可选地,所述采用氧化工艺对所述底电极表面进行氧化处理,包括:
在温度为200℃~500℃的热氧气氛中对所述底电极表面进行氧化处理,所述氧化处理的时间为100s~500s。
可选地,所述在所述功能层上生长顶电极,包括:
在所述功能层上形成具有第二光刻图形的光刻胶;
在所述功能层上所述第二光刻图形所在的位置生长所述顶电极,并对所述光刻胶进行剥离处理。
可选地,所述顶电极的材料为Pd、Pt、Ru或者Au。
第二方面,提供一种选通器件,包括自底向上依次生长在衬底上的底电极、功能层和顶电极;该选通器件按照上述第一方面任一所述的方法制备而成。
第三方面,提供一种1S1R单元,包括上述第二方面所述的选通器件。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
本申请提供的选通器件制备方法,首先在衬底上直接生长金属层,然后在金属层上形成具有第一光刻图形的光刻胶,根据光刻胶的第一光刻图案,对金属层进行刻蚀,形成底电极,从而避免了传统制备方法在剥离金属的过程中在图形化后的金属边缘的形成大量金属毛刺,从而极大地提升了选通器件的底电极表面的平整度,进而提高了选通器件的均一性;
另外,本申请采用氧化工艺直接对底电极表面进行氧化处理以形成氧化层,并将该氧化层作为功能层,因此本申请的选通器件的功能层中会形成氧气的浓度梯度,一方面可以在功能层中形成梯形势垒,随着在器件上施加电压,器件的电流会随着热电子发射机制加强而急剧上升,使器件呈现非线性电阻特性,从而可以作为选通器件使用;另一方面也在功能层中形成大量的氧空位,在较大的电学刺激下,氧空位发生移动,并形成导电细丝,使器件产生阻变特性,可以作为阻变存储器使用。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例中的选通器件制备方法流程示意图;
图2~图5为本申请实施例中的选通器件制备步骤示意图;
图6为本申请实施例中的选通器件结构示意图;
图7~8为本申请实施例中的选通器件的选通特性测试图;
图9~10为本申请实施例中的选通器件在调制电压下的阻变特性测试图;
图11为本申请实施例中的1S1R单元结构示意图。
具体实施方式
本申请实施例通过提供一种选通器件的制备方法,解决了现有技术中解决了现有技术中选通器件易产生短路或者击穿现象,以及多个选通器件之间均一性差的技术问题。
本申请实施例的技术方案为解决上述技术问题,总体思路如下:
在衬底上生长金属层,并在所述金属层上形成具有第一光刻图形的光刻胶;
根据所述光刻胶的所述第一光刻图案,对所述金属层进行刻蚀,以形成底电极;
采用氧化工艺对所述底电极表面进行氧化处理,以形成功能层;
在所述功能层上生长顶电极,以形成所述选通器件。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例一
本实施例提供一种选通器件的制备方法,如图1所示,包括:
步骤S101,在衬底上生长金属层,并在所述金属层上形成具有第一光刻图形的光刻胶;
步骤S102,根据所述光刻胶的所述第一光刻图案,对所述金属层进行刻蚀,以形成底电极;
步骤S103,采用氧化工艺对所述底电极表面进行氧化处理,以形成功能层;
步骤S104,在所述功能层上生长顶电极,以形成所述选通器件。
下面,结合图1详细介绍本申请实施例提供的制备方法的具体实施过程:
首先,执行步骤S101,在衬底上生长金属层,并在所述金属层上形成具有第一光刻图形的光刻胶。
在具体的实施过程中,衬底材料可以采用SiO2、陶瓷或者柔性有机衬底例如聚酰亚胺(PI)衬底等,在此不作限制。在生长金属层之前,首先要对衬底进行清洗,以去除衬底表面的脏污以及可能附着的颗粒,从而减少生长缺陷。在具体的实施例中,可以先将衬底置于丙酮溶液中进行超声清洗以去除衬底表面的脏污和附着的大颗粒,然后依次用无水乙醇和去离子水对衬底进行清洗以去除衬底表面残留的丙酮,最后用N2将衬底表面吹干,即可在衬底表面开始生长金属层,在具体的实施例中,对衬底进行清洗以后,也可以将衬底放在软板上烘烤,以去除衬底表面吸附的水汽,本申请对此不作限制。
在具体的实施过程中,可以采用磁控溅射法、离子束溅射法、电子束蒸发法或者热蒸发法等常用的生长方法在衬底上生长金属层。而金属的材料可以是化学性质较稳定且可以通过氧化在金属表面形成稳定氧化层的金属,例如Ta、W、Hf、Al或者Ti等,本申请对此不作限制,在本实施例中,采用Ta作为金属层的生长材料。金属层的厚度和密度可以视器件的具体应用条件和应用场景而定,本申请对此不作限制。
当金属层生长完成以后,需要在金属层表面形成具有第一光刻图案的光刻胶。具体来讲,首先在金属层表面涂布均匀厚度的光刻胶,然后通过紫外光曝光的方式将掩膜版上的图案转移到光刻胶上,并通过显影液显影,形成具有第一光刻图案的光刻胶。在具体的实施例中,可以根据具体的情况选择采用正光刻胶或者负光刻胶,例如,当对第一光刻图案的分辨率和对比度要求较高时,可以采用正光刻胶,当要求光刻胶具有良好的粘附能力和抗蚀能力时,可以采用富光刻胶,本申请对光刻胶的类型不作限制。
然后,执行步骤S102,根据所述光刻胶的所述第一光刻图案,对所述金属层进行刻蚀,以形成底电极。
在具体的实施例中,可以采用任意一种常用的刻蚀方法对金属层进行刻蚀,例如干法刻蚀、湿法刻蚀等。在本实施例中,采用电感耦合等离子体法来刻蚀金属层,其具体的刻蚀过程可以是:通入反应气体并使用电感耦合等离子体辉光放电将反应气体分解,分解产生的具有强化学活性的等离子体在电场的加速作用下移动到金属表面,对金属表面既进行化学反应生成挥发性气体,又有一定的物理刻蚀作用。由于等离子体源与射频加速源分离,所以等离子体密度可以更高,加速能力也可以加强,从而可以获得更高的刻蚀速率,以及更好的各向异性刻蚀。在刻蚀完成后,还需要去除金属表面残留的光刻胶,即可得到图形化后的底电极。
需要说明的是,传统的选通器件的生长工艺流程是先涂布光刻胶,再生长金属,最后剥离金属和光刻胶,这种工艺流程的主要问题是:在剥离的过程中,很容易在图形化后的金属边缘形成毛刺,影响器件的平整度。从而在接下来生长功能层材料的过程中,很容易穿透功能层,使得上下电极接触,造成器件短路或击穿,或使得多个器件间的均一性差,电学特性的离散性较大,不利于大规模集成。而在本申请中,则是首先生长金属层,再涂布光刻胶并进行刻蚀直接得到图像化后的底电极,从而可以避免剥离金属时在图形化后的边缘产生毛刺的情形,极大地提升了底电极表面的平整度,进而促进了器件均一性的提升。
接着,执行步骤S103,采用氧化工艺对所述底电极表面进行氧化处理,以形成功能层。在具体的实施过程中,可以采用任意一种常用的氧化工艺,例如炉管氧化、快速热氧化等,来对底电极表面进行氧化处理,以形成氧化物功能层。更具体地,可以在温度为200℃~500℃的热氧气氛中对底电极表面进行氧化处理,而氧化处理的时间可以为100s~500s,以使氧化层的质量符合预期的要求。而氧化层的厚度则可以根据器件的实际使用条件来进行设置,本申请对此不作限制。
在这一步骤中,由于直接通过对金属底电极的氧化形成功能层,因此该功能层中会形成氧气的浓度梯度,这使得一方面可以在功能层中形成梯形势垒,因此随着在器件上施加电压,器件的电流会随着热电子发射机制加强而急剧上升,使选通器件呈现非线性电阻特性,从而可以作为选通器件使用;另一方面也可以在功能层中形成大量的氧空位,在较大的电学刺激下,这些氧空位可以发生移动,并形成导电细丝,有利于实现阻变特性,从而时该选通器件作为阻变存储器使用。
也就是说,本申请通过直接对金属底电极的氧化形成氧化物功能层,从而可以通过电学调制的方法使得本申请的器件一方面可以作为选通器件使用,另一方面,还可以作为阻变存储器使用,具有选通和忆阻两种用途。
最后,执行步骤S104,在所述功能层上生长顶电极,以形成所述选通器件。在具体的实施过程中,顶电极的材料可以采用功函数较高的金属,例如Pd、Pt、Ru或者Au等。生长顶电极的具体过程可以是首先采用光刻工艺在功能层上形成具有第二光刻图形的光刻胶,然后在功能层上第二光刻图形所在的位置生长该顶电极,从而能够确定上电极生成的位置和形状,之后可以对光刻胶进行剥离处理,处理的方法例如可以是采用丙酮浸泡的方法剥离光刻胶,然后用无水乙醇和去离子水清洗,并用氮气枪吹干。
下面,结合图2~5详细介绍本申请的制备方法在具体的选通器件制备过程中的实施步骤:
首先,准备SiO2衬底并进行清洗后,采用磁控溅射法在SiO2衬底表面生长一层金属Ta,并在金属Ta上通过光学光刻的方式形成具有第一光刻图案的光刻胶,此时,器件的剖面图如图2所示,其中201是衬底,202是生长的金属层,203是具有第一光刻图案的光刻胶。
然后,根据光刻胶203的第一光刻图案对金属层202进行电感耦合等离子体刻蚀,并去除金属层202表面残留的光刻胶,得到如图3所示的器件。其中,在刻蚀的过程中,刻蚀的气体可以采用Ar、C3F8等,刻蚀的功率控制在50W~200W之间,时间控制在30s~90s之间,当然,具体的刻蚀条件可以根据金属层202的材料和厚度进行选择,在此不作限制。
之后,通过热氧工艺直接在图形化后的金属层202上形成氧化物TaOx功能层,具体的氧化条件可以根据金属层202的材料进行选择,例如本实施例中采用金属Ta,其氧化的温度为200℃,氧化的时间为300s,氧化处理完成后,在金属层202的表面形成了氧化物功能层204,如图4所示。
最后,如图5所示,通过磁控溅射法在氧化物功能层204表面生长顶电极205,在本实施例中,顶电极205的材料为Ru,顶电极生长完成后,即得到选通器件。
上述本申请实施例中的技术方案,至少具有如下的技术效果或优点:
本实施例提供的选通器件制备方法,首先在衬底上直接生长金属层,然后在金属层上形成具有第一光刻图形的光刻胶,根据光刻胶的第一光刻图案,对金属层进行刻蚀,形成底电极,从而避免了传统制备方法在剥离金属的过程中在图形化后的金属边缘形成大量金属毛刺,从而极大地提升了选通器件的底电极表面的平整度,进而提高了选通器件的均一性;
另外,本申请采用氧化工艺直接对底电极表面进行氧化处理以形成氧化层,并将该氧化层作为功能层,因此本申请的选通器件的功能层中会形成氧气的浓度梯度,一方面可以在功能层中形成梯形势垒,随着在器件上施加电压,器件的电流会随着热电子发射机制加强而急剧上升,使器件呈现非线性电阻特性,从而可以作为选通器件使用;另一方面也在功能层中形成大量的氧空位,在较大的电学刺激下,氧空位发生移动,并形成导电细丝,使器件产生阻变特性,可以作为阻变存储器使用。
实施例二
基于同一发明构思,本实施例提供一种选通器件600,如图6所示,包括底电极601、功能层602以及顶电极603。在具体的实施过程中,选通器件600是根据实施例一中提供的制备方法制备而成,因此与传统的器件相比,本实施例的选通器件的表面平整度更高,多个选通器件之间的均一性也更好。
本实施例还对选通器件的特性进行测试,如图7所示是单个选通器件在100个循环下的选通特性测试图,其中,横坐标表示施加在选通器件上的电压,纵坐标表示对应的电流,可以看到大电压下的电流远远大于小电压下的电流,器件呈现非线性电阻特性,并且,在特定的读电压(Vread)和半读电压(1/2Vread)下,器件的非线性度大于10000,实现了良好非线性选通特性。如图8所示是多个器件各20个循环下的电流电压曲线,可以看到该器件在单个器件100循环和多个器件各20个循环下的电流电压曲线几乎重合,没有明显的分离。说明本申请的选通器件具有良好的稳定性和均一性。
另一方面,由于本申请的选通器件的功能层是通过直接对底电极金属进行氧化处理得到,因此在功能层中存在大量的氧空位,在较大的电学刺激下,氧空位会发生移动,并形成导电细丝,使器件产生阻变特性,因此选通器件可以作为阻变器件使用。如图9所示是器件在电学调制下的电流电压曲线图,可以看到当施加一个大的负向调制电压(Vforming)后,器件产生阻变现象。图10所示是器件在多个连续直流扫描下的阻变特性测试图,在施加大的电压对器件进行电学调制后器件出现阻变特性,且阻变特性稳定。
也就是说,本实施例的选通器件与传统单用途器件相比,可以根据不同的应用灵活地调节器件的特性。
实施例三
基于同一发明构思,本实施例提供一种1S1R单元1100,该1S1R单元包括实施例二中提供的选通器件。由于本申请的选通器件具有良好的稳定性和均一性,因此与忆阻器串联组成的1S1R单元具有很高的非线性度,且多个1S1R单元之间的电学特性的离散型较小,可以实现大规模忆阻器阵列,以及通过忆阻器实现神经形态计算和大规模数据存储。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种选通器件的制备方法,其特征在于,包括:
在衬底上生长金属层,并在所述金属层上形成具有第一光刻图形的光刻胶;
根据所述光刻胶的所述第一光刻图案,对所述金属层进行刻蚀,以形成底电极;
采用氧化工艺对所述底电极表面进行氧化处理,以形成功能层;
在所述功能层上生长顶电极,以形成所述选通器件。
2.如权利要求1所述的制备方法,其特征在于,在所述在衬底上生长金属层之前,还包括:对所述衬底进行清洗;
所述清洗过程包括:
将所述衬底置于丙酮溶液中进行超声清洗;
依次使用无水乙醇和去离子水对所述衬底进行清洗;
使用N2将所述衬底吹干。
3.如权利要求1所述的制备方法,其特征在于,所述在衬底上生长金属层,包括:
采用磁控溅射法、离子束溅射法、电子束蒸发法或者热蒸发法在所述衬底上生长金属层。
4.如权利要求1所述的制备方法,其特征在于,所述金属层的材料为Ta、W、Hf、Al或者Ti。
5.如权利要求1所述的制备方法,其特征在于,所述对所述金属层进行刻蚀,包括:
采用电感耦合等离子体法对所述金属层进行刻蚀;
在所述刻蚀完成后,还包括:
去除残留的光刻胶,以形成所述底电极。
6.如权利要求1所述的制备方法,其特征在于,所述采用氧化工艺对所述底电极表面进行氧化处理,包括:
在温度为200℃~500℃的热氧气氛中对所述底电极表面进行氧化处理,所述氧化处理的时间为100s~500s。
7.如权利要求1所述的制备方法,其特征在于,所述在所述功能层上生长顶电极,包括:
在所述功能层上形成具有第二光刻图形的光刻胶;
在所述功能层上所述第二光刻图形所在的位置生长所述顶电极,并对所述光刻胶进行剥离处理。
8.如权利要求1所述的制备方法,其特征在于,所述顶电极的材料为Pd、Pt、Ru或者Au。
9.一种选通器件,其特征在于,包括自底向上依次生长在衬底上的底电极、功能层和顶电极;
所述选通器件按照如权利要求1~8任一所述的方法制备而成。
10.一种1S1R单元,其特征在于,包括如权利要求9所述的选通器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110688727.3A CN115589769A (zh) | 2021-06-21 | 2021-06-21 | 选通器件制备方法、选通器件及1s1r单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110688727.3A CN115589769A (zh) | 2021-06-21 | 2021-06-21 | 选通器件制备方法、选通器件及1s1r单元 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115589769A true CN115589769A (zh) | 2023-01-10 |
Family
ID=84771910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110688727.3A Pending CN115589769A (zh) | 2021-06-21 | 2021-06-21 | 选通器件制备方法、选通器件及1s1r单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115589769A (zh) |
-
2021
- 2021-06-21 CN CN202110688727.3A patent/CN115589769A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3954667B2 (ja) | 強誘電性キャパシタの製造方法 | |
CN111029459B (zh) | 一种界面型原子忆阻器及其制备方法 | |
CN107946189A (zh) | 一种薄膜晶体管及其制备方法 | |
CN112289930A (zh) | 一种兼具易失性与非易失性的CuxO忆阻器及其调控方法 | |
KR101752200B1 (ko) | 낮고 신뢰성 있는 동작 전압 및 장기 안정성 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법 | |
EP0998597B1 (en) | Field emitter fabrication using open circuit electrochemical lift off | |
CN107275219B (zh) | 一种石墨烯器件的制造方法 | |
CN115589769A (zh) | 选通器件制备方法、选通器件及1s1r单元 | |
CN111969108A (zh) | 一种基于柔性基底的偏铝酸铜忆阻器及制备方法 | |
CN110556297A (zh) | 一种10纳米以下硅基鳍式场效应晶体管的制备方法 | |
CN112331766B (zh) | 基于碲化钼的忆阻器及其制备方法、非易失性存储器 | |
JP2007123076A (ja) | 電子回路装置とその製造方法 | |
CN112201749A (zh) | 阻变存储器的制备方法 | |
JPH07249368A (ja) | 電界放出素子及びその製造方法 | |
CN107492485B (zh) | 半导体器件的制作方法 | |
CN113921708B (zh) | 一种基于二维材料面内各向异性的表面型忆阻集成器件 | |
CN111725040A (zh) | 一种场发射晶体管的制备方法、场发射晶体管及设备 | |
CN112563124A (zh) | 一种大面积超薄镂空硬掩模的制备方法 | |
TWI385697B (zh) | 製備場發射裝置之陰極板之方法 | |
CN115020585A (zh) | 用于制备忆阻器的功能层、忆阻器以及相应的制作方法 | |
JP3895911B2 (ja) | 対サージ防御装置の主構成部材及びその作製方法 | |
Keser et al. | Patterning titanium dioxide based memristors using electron beam lithography | |
CN111725057A (zh) | 半导体装置的制造方法 | |
CN117913141A (zh) | 一种二维半导体垂直型沟道场效应晶体管及制备方法 | |
KR100830987B1 (ko) | 전계 방출 표시 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |